CN114765921A - 电路板及电路板的制造方法 - Google Patents

电路板及电路板的制造方法 Download PDF

Info

Publication number
CN114765921A
CN114765921A CN202210025571.5A CN202210025571A CN114765921A CN 114765921 A CN114765921 A CN 114765921A CN 202210025571 A CN202210025571 A CN 202210025571A CN 114765921 A CN114765921 A CN 114765921A
Authority
CN
China
Prior art keywords
opening
layer
insulating layer
circuit board
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210025571.5A
Other languages
English (en)
Inventor
田中辉
春日崇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN114765921A publication Critical patent/CN114765921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

本发明提供电路板及电路板的制造方法，它们可提高连接可靠性。该电路板包括：布线层；绝缘层，其层叠于所述布线层上；开口部，其贯穿所述绝缘层至所述布线层；以及导体膜，其形成于所述绝缘层的开口部，所述绝缘层的表面包括：平滑部，其从所述导体膜显露，以及粗糙部，其包含由所述导体膜覆盖的所述开口部的内壁面，所述粗糙部的表面粗糙度比所述平滑部大。

Description

电路板及电路板的制造方法
技术领域
本发明涉及电路板及电路板的制造方法。
背景技术
目前，例如搭载半导体芯片的电路板中，存在具有多层布线结构的电路板，该多层布线结构例如利用半加成法来形成。具体而言，在绝缘层上通过无电电镀和电镀形成布线层，再形成用于覆盖该布线层的绝缘层。这样，通过重复层叠绝缘层和布线层，能够形成具有多层布线结构的电路板。
在这种电路板中，根据需要而设置贯穿绝缘层的导通孔(via)，以使不同布线层的布线图案电气连接。此外，多层布线结构中位于最外层的布线层由绝缘性阻焊层覆盖。然后，根据需要而设置贯穿阻焊层的连接端子，由此能够使位于最外层的布线层与搭载在阻焊层上的半导体芯片等电子元件电气连接。
这些导通孔和连接端子，可通过如下方式形成：在绝缘层或者阻焊层上形成开口部，并在包含该开口部内壁面在内的绝缘层或阻焊层的表面上，通过无电电镀来形成种晶层，并在种晶层上进行电镀。通过例如利用阻镀干膜(Dry Film Resist，DFR)，将形成导通孔或连接端子的部分以外的部分覆盖，来进行电镀。进行电镀后，去除DFR，并通过蚀刻来去除在不需要部分上显露出的种晶层。
专利文献1：日本特开2019-125709号公报
专利文献2：日本特开2019-186243号公报
发明内容
然而，上述的电路板中，存在导通孔及连接端子的连接可靠性不够的问题。具体而言，在通过蚀刻来去除不需要部分的种晶层时，由于侧蚀现象，导通孔及连接端子的基部的种晶层被从侧面蚀刻，从而发生钻刻(undercut)。这是因为，用于蚀刻种晶层的蚀刻液是无向性的，所以在厚度方向上对不需要部分的种晶层进行蚀刻的同时，还在沿面的方向上进行蚀刻，导致导通孔及连接端子的根部附近从侧面被溶解。
由于钻刻量根据蚀刻时间而变化，因此可以考虑通过缩短蚀刻时间来减小钻刻。然而，这种情况存在无法充分去除不需要部分的种晶层，使得布线图案发生短路的风险。因此，在一般情况下，蚀刻时间设定为，与在厚度方向上完全去除不需要部分的种晶层所需时间相比更长，以可靠地防止布线图案的短路。其结果，侧蚀现象增加，使得钻刻部分增大。
再者，钻刻部分增大则导通孔及连接端子的可动范围变大，导致导通孔及连接端子与布线层之间的电气连接不稳定。即，与电路板的布线层之间的连接可靠性降低。
本发明的技术是鉴于上述问题而完成的，其目的在于提供一种能够提高连接可靠性的电路板及电路板的制造方法。
本申请所公开的电路板，在其一个形态中，包括：布线层；绝缘层，其层叠于所述布线层上；开口部，其贯穿所述绝缘层至所述布线层；以及导体膜，其形成于所述绝缘层的开口部，所述绝缘层的表面包括：平滑部，其从所述导体膜显露；以及粗糙部，其包含由所述导体膜覆盖的所述开口部的内壁面，所述粗糙部的表面粗糙度比所述平滑部大。
根据本申请所公开的电路板及电路板的制造方法的一个形态，能够获得可提高连接可靠性的效果。
附图说明
图1是表示一实施方式涉及的电路板的结构的图。
图2是放大表示连接端子的一部分的图。
图3是放大表示导通孔附近的图。
图4是表示一实施方式涉及的半导体装置的制造方法的流程图。
图5是表示芯基材形成工序的具体示例的图。
图6是表示绝缘层形成工序的具体示例的图。
图7是表示开口部形成工序的具体示例的图。
图8是表示布线层形成工序的具体示例的图。
图9是表示多层布线结构的具体示例的图。
图10是表示阻焊层形成工序的具体示例的图。
图11是表示连接端子形成工序的具体示例的图。
图12是表示半导体芯片搭载工序的具体示例的图。
图13是表示连接端子形成工序的流程图。
图14是放大表示阻焊层的一部分的图。
图15是表示开口部形成工序的具体示例的图。
图16是表示去胶渣处理工序的具体示例的图。
图17是表示无电电镀工序的具体示例的图。
图18是表示种晶层表面的外观的图。
图19是表示DFR层形成工序的具体示例的图。
图20是表示电镀工序的具体示例的图。
图21是表示DFR层去除工序的具体示例的图。
图22是表示蚀刻工序的具体示例的图。
图23是表示覆盖工序的具体示例的图。
图24是表示干式去胶渣处理工序的具体示例的图。
图25是表示掩膜去除处理工序的具体示例的图。
符号说明
110…芯基材；111…基材；112…贯穿布线；113、122…布线层；120…多层布线结构；121…绝缘层；121a、131、141…开口部；123…导通孔；130、140…阻焊层；130a…粗糙部；130b…平滑部；150…连接端子；151…种晶层；152…柱子；180…半导体芯片。
具体实施方式
以下，参照附图对本申请所公开的电路板及电路板的制造方法的一实施方式进行详细说明。另外，本发明不限于该实施方式。
图1是表示一实施方式涉及的电路板100的结构的图。在图1中，示意性地表示电路板100的截面。图1所示的电路板100例如可以作为搭载半导体芯片的半导体装置的基板而被利用。
电路板100呈层叠结构，具有芯基材110、多层布线结构120和阻焊层130、140。以下，如图1所示，设阻焊层140为最下层、阻焊层130为最上层来进行说明，但电路板100例如也可以上下颠倒来使用，即可以在任何姿势下使用。
芯基材110是在板状绝缘体即基材111的两个表面上，通过镀覆金属形成布线层113而成的。两个表面上的布线层113，根据需要通过贯穿基材111的贯穿布线112被连接。
多层布线结构120是通过将具有绝缘性的绝缘层121和导电性的布线层122的层进行层叠而成的。绝缘层121是使用例如环氧树脂、聚酰亚胺树脂和氰酸酯树脂等具有耐热性的非感光性热固绝缘树脂来形成的。此外，布线层122是使用例如铜或铜合金等金属来形成的。在图1中，在芯基材110上方的多层布线结构120内层叠有两层，在芯基材110下方的多层布线结构120内层叠有两层，不过，层叠的层数也可以是一层或三层以上。根据需要，隔着绝缘层121相邻的布线层113、122通过贯穿绝缘层121的导通孔123被连接。由于绝缘层121是由非感光性热固树脂形成的，因此可以通过激光加工来形成用于形成导通孔123的开口部。此外，如在后文中说明的，在形成导通孔123的开口部的内壁面和导通孔123附近，绝缘层121的表面已被粗化处理。
阻焊层130覆盖多层布线结构120的最上层的布线层122，是用来保护走线的层。阻焊层130是例如由环氧树脂、聚酰亚胺树脂及氰酸酯树脂等具有耐热性的非感光性热固绝缘树脂形成的层，是绝缘层之一。
电路板100的阻焊层130侧为搭载例如半导体芯片等电子元件的面。在阻焊层130中搭载半导体芯片的位置上，形成有开口部131。由于阻焊层130是使用非感光性热固树脂形成的，因此可以通过激光加工来形成开口部131。然后，在开口部131形成连接端子150，该连接端子150用于将多层布线结构120中的布线层122与半导体芯片的电极连接。如在后文中说明的，在开口部131的内壁面和连接端子150附近，阻焊层130的表面已被粗化处理。
阻焊层140与阻焊层130一样，覆盖多层布线结构120的表面的布线层122，是用来保护走线的层。阻焊层140是例如由环氧树脂、聚酰亚胺树脂及氰酸酯树脂等具有耐热性的非感光性热固绝缘树脂形成的层，是绝缘层之一。
电路板100的阻焊层140侧是与外部部件或设备等连接的面。阻焊层140中，在形成用于与外部部件或设备电气连接的外部连接端子的位置上，形成有开口部141，多层布线结构120中的布线层122从开口部141显露。在开口部141形成有例如焊料球等外部连接端子。由于阻焊层140是使用非感光性热固树脂形成的，因此可以通过激光加工来形成开口部141。
图2是放大表示图1的A部分的图。该图中，放大表示连接端子150与阻焊层130的交界附近。
如图2所示，连接端子150具有：种晶层151，其是通过无电电镀形成的无电电镀膜，以及柱子152，其是通过电镀形成在种晶层151上的电镀膜。此外，在形成连接端子150的位置附近，阻焊层130的表面经过了粗化处理，由此形成有粗糙部130a。在其他位置上，阻焊层130的表面是平滑的，形成为平滑部130b。形成连接端子150的种晶层151，通过无电电镀形成于粗糙部130a。粗糙部130a与平滑部130b相比，与阻焊层130的表面平行的方向上的、每单位长度的沿面距离较长，因此种晶层151的侧蚀量减小，柱子152周围的钻刻也减小。
即，不需要部分的种晶层形成在平滑部130b上，在通过蚀刻去除该种晶层时，形成连接端子150的种晶层151会被侧蚀。此时，由于形成有种晶层151的粗糙部130a的沿面距离较长，在与阻焊层130的表面平行的方向上的侧蚀的进展较慢，所以柱子152的下部和种晶层151的溶解量较少。其结果，对连接端子150的钻刻较小，能够提高连接端子150与布线层122之间的连接可靠性。
另外，以上说明的是连接端子150的结构，而贯穿绝缘层121的导通孔123和附近的布线层122也与连接端子150同样地，由种晶层和电镀层构成。具体而言，例如，如图3所示，在形成导通孔123的位置处，布线层122由种晶层122a和电镀层122b构成。导通孔123是通过在绝缘层121的开口部内以在种晶层122a上填充的方式进行电镀来形成的。这种布线层122和导通孔123，例如可以采用半加成法来形成。
此外，在形成导通孔123的位置附近，绝缘层121的表面形成有粗糙部。即，形成导通孔123的绝缘层121开口部的内壁面附近经过了粗化处理，并以覆盖粗糙部的方式形成种晶层122a。由于导通孔123是通过在该种晶层122a上进行电镀来形成的，因此能够使导通孔123的钻刻减小，以提高导通孔123与布线层113(或者下层的布线层122)之间的连接可靠性。
接着，对具有以上述方式构成的电路板100的半导体装置的制造方法，举出具体示例并参照图4的流程图进行说明。
首先，形成芯基材110，以作为电路板100的支撑部件(步骤S101)。具体而言，例如，如图5所示，在作为板状绝缘体的基材111上，形成贯穿基材111的贯穿布线112，并且在基材111的两个表面上，例如通过铜箔或镀铜，形成例如铜或铜合金等金属的布线层113。根据需要，基材111的两个表面上的布线层113，例如通过由铜或铜合金等金属电镀形成的贯穿布线112而连接。作为基材111，可以使用例如使环氧树脂等绝缘树脂浸渗至玻璃织布等增强材料而成的材料。作为增强材料，除了玻璃织布以外，还可以使用玻璃无纺布、芳纶织布或芳纶无纺布等。此外，作为绝缘树脂，除了环氧树脂以外，还可以使用聚酰亚胺树脂或氰酸酯树脂等。
然后，通过积层法，在芯基材110的上表面和下表面上形成多层布线结构120。具体而言，例如如图6所示，首先在芯基材110的上表面和下表面上形成绝缘层121(步骤S102)。即，在芯基材110的布线层113上层叠绝缘层121，该绝缘层121例如由环氧树脂、聚酰亚胺树脂和氰酸酯树脂等具有耐热性的非感光性热固树脂形成。
在绝缘层121中形成导通孔123的位置上，形成开口部(步骤S103)。即，例如如图7所示，形成贯穿绝缘层121并在底面显露出布线层113的开口部121a。此时，由于绝缘层121是由非感光性树脂形成的，因此通过激光加工来形成开口部121a。在激光加工中，例如使用二氧化碳激光或紫外线激光等，以使绝缘层121的表面温度至少成为构成绝缘层121的树脂的玻璃转化温度以上的方式，对绝缘层121的表面照射激光。也就是说，在形成开口部121a时，将具有能使绝缘层121的材料变质的能量的激光照射至开口部121a的内壁面和周边，使开口部121a的内壁面和周边脆化。
在绝缘层121形成开口部121a后，为了去除树脂残渣，进行去胶渣处理。即，例如使用高锰酸钾溶液，去除在开口部121a内和周边残留的树脂残渣。此时，由于开口部121a的内壁面和周边已被脆化，因此在将这些部分浸渍于去胶渣处理用药液后，绝缘层121的表面被粗化而表面粗糙度增大。开口部121a的内壁面和周边的表面粗糙度与未通过照射激光脆化的部分的表面粗糙度相比，例如为其3～10倍左右。
然后，在形成有开口部121a的绝缘层121上，形成布线层122(步骤S104)。例如，通过半加成法形成布线层122。在这种情况下，在包含开口部121a内壁面的绝缘层121的表面上，例如通过无电镀铜形成种晶层。接着，在种晶层上形成阻镀层，该阻镀层中形成布线图案的部分设有开口。接着，在从阻镀层的开口显露的种晶层上，例如进行电镀镀铜，以形成电镀层。接着，去除阻镀层。然后，通过蚀刻将从电镀层显露的种晶层去除，由此形成具有所需要的布线图案的布线层122。
此时，例如如图8所示，在绝缘层121的开口部121a，通过填充电镀镀铜来形成贯穿绝缘层121的导通孔123，使芯基材110的布线层113与布线层122电气连接。此外，在通过电镀镀铜形成布线图案后，通过蚀刻来去除未形成有布线图案的不需要部分的种晶层，此时在导通孔123的周边，绝缘层121的表面已粗化处理，因此形成导通孔123的种晶层的侧蚀量较小。因此，导通孔123周围的钻刻减小，能够提高导通孔123的连接可靠性。另外，种晶层也可以通过进行铜等金属的溅镀来形成。通过无电电镀或溅镀来形成的种晶层，或者电镀层，即是导体膜的一个示例。
通过重复进行所需次数的、如上所述的形成绝缘层121、形成开口部121a以及形成布线层122的步骤，能够依次层叠绝缘层121和布线层122，由此形成多层布线结构120。下面，例如如图9所示，假设在芯基材110的上下表面上分别形成两个绝缘层121和两个布线层122，来继续进行说明。在图9所示的各导通孔123的周边，由于绝缘层121的表面已粗化处理，所以在导通孔123周边，钻刻较小，提高了连接可靠性。
通过积层法形成多层布线结构120后，由阻焊层130、140覆盖多层布线结构120的表面的布线层122(步骤S105)。即，由阻焊层130覆盖在芯基材110的上表面上层叠的多层布线结构120的表面上的布线层122，以及由阻焊层140覆盖在芯基材110的下表面上层叠的多层布线结构120的表面上的布线层122。阻焊层130、140例如以环氧树脂、聚酰亚胺树脂和氰酸酯树脂等具有耐热性的非感光性热固树脂为材料而形成。
然后，例如如图10所示，在搭载半导体芯片的一侧的阻焊层130中，在设置与半导体芯片的连接端子150的位置上，形成开口部131(步骤S106)。从开口部131的底面，显露出多层布线结构120的最上层的布线层122。另一方面，在与外部部件或设备连接的一侧的阻焊层140中，在设置外部连接端子的位置上，形成开口部141。从开口部141的底面，显露出多层布线结构120的最下层的布线层122。
由于阻焊层130、140是由非感光性树脂形成的，因此通过激光加工来形成开口部131、141。在激光加工中，例如使用二氧化碳激光或紫外线激光等，以使阻焊层130、140的表面温度至少达到构成阻焊层130、140的树脂的玻璃转化温度以上的方式，对阻焊层130、140的表面照射激光。也就是说，在形成开口部131、141时，将具有能使阻焊层130、140的材料变质的能量的激光照射到开口部131、141的内壁面和周边，使开口部131、141的内壁面和周边脆化。
在阻焊层130、140形成开口部131、141后，为了去除树脂残渣，进行去胶渣处理。即，例如使用高锰酸钾溶液，去除在开口部131、141内和周边残留的树脂残渣。此时，由于开口部131、141的内壁面和周边已被脆化，因此在将这些部分浸渍于去胶渣处理用药液后，阻焊层130、140的表面被粗化而表面粗糙度增大。开口部131、141的内壁面和周边的表面粗糙度与未通过照射激光脆化的部分的表面粗糙度相比，例如为其3～10倍左右。
然后，在阻焊层130的开口部131，形成连接端子150(步骤S107)。即，在阻焊层130的表面，例如通过无电镀铜形成种晶层，并在开口部131的位置，在种晶层上例如进行电镀镀铜，由此形成由种晶层151和柱子152构成的连接端子150。例如，如图11所示，在阻焊层130的开口部131的位置，连接端子150与多层布线结构120的最上层的布线层122连接。另外，种晶层也可以通过进行铜等金属的溅镀来形成。通过无电电镀或溅镀来形成的种晶层，或者电镀层，即是导体膜的一个示例。
在形成连接端子150时，在种晶层151上通过电镀镀铜形成柱子152后，通过蚀刻去除不需要部分的种晶层，此时在开口部131周边的阻焊层130的表面已粗化处理，因此种晶层151的侧蚀量较小。因此，连接端子150周围的钻刻较小，能够提高连接端子150的连接可靠性。另外，对于连接端子150的形成方式，将在后文中详细说明。
形成了连接端子150，则电路板100的制作完成。然后，在电路板100的阻焊层130侧，搭载半导体芯片(步骤S108)，将连接端子150与半导体芯片的电极连接。
具体而言，例如，如图12所示，将半导体芯片180搭载在连接端子150的上方。例如，利用焊料等将电极181接合到连接端子150，并且利用底部填充树脂182对电极181与连接端子150的接合部进行封装，由此将半导体芯片180安装到电路板100。接着，在阻焊层140的开口部141形成焊球170等外部连接端子(步骤109)。另外，上述的搭载半导体芯片180的工序和形成外部连接端子的工序的顺序可以颠倒。此外，也可以不设置焊球170，而将从阻焊层140的开口部141显露的布线层122部分作为外部连接端子。
接着，参照图13所示的流程图对连接端子150的形成工序更具体地进行说明。这里说明的是，例如如图14所示，在覆盖多层布线结构120最上层的布线层122的阻焊层130上，形成连接端子150的方法。需要说明的是，该方法也能够适用于在绝缘层121上形成导通孔123的情况。
在使用非感光性绝缘树脂形成阻焊层130后，在阻焊层130上形成开口部131(步骤S201)。具体而言，例如如图15所示，通过对配置有布线层122的布线图案的位置，照射例如二氧化碳激光或紫外线激光等激光，在阻焊层130上形成开口部131。此时，以使阻焊层130的表面温度至少达到构成阻焊层130的树脂的玻璃转化温度以上的方式，照射能量较高的激光，由此开口部131的内壁面131a及其周边的树脂发生脆化变质。在图15中，以粗线表示树脂变质的部分。
然后，为了去除在开口部131的底面和内壁面131a及其周边残留的树脂残渣，进行去胶渣处理(步骤S202)。即，例如使用高锰酸钾溶液等药液，洗净开口部131内及其周边。开口部131的内壁面131a及其周边因激光照射而脆化，因此，例如如图16所示，浸渍于药液后被粗化。也就是说，在开口部131的周边，阻焊层130的表面形成粗糙部130a，相比于除此之外的平滑部130b，表面粗糙度增大。
具体而言，平滑部130b的表示表面粗糙度的算术平均粗糙度Ra为例如60～100nm左右，相对于此，粗糙部130a的算术平均粗糙度Ra为例如300～600nm左右。因此，粗糙部130a的表面粗糙度与平滑部130b的表面粗糙度相比，例如为其3～10倍左右。如上所述的粗糙部130a与平滑部130b的表面粗糙度的比例是一个示例，优选的是，粗糙部130a的表面粗糙度处于平滑部130b的表面粗糙度1.5～50倍左右的范围内。由于粗糙部130a的表面粗糙度增大，在粗糙部130a中，与阻焊层130的表面平行的方向上的、每单位长度的沿面距离变长。即，粗糙部130a的每单位长度的沿面距离成为平滑部130b的每单位长度的沿面距离的例如3～10倍。
以上述方式在开口部131的周边形成粗糙部130a后，通过无电电镀形成种晶层151(步骤S203)。具体而言，例如如图17所示，通过在包含粗糙部130a和平滑部130b的阻焊层130的表面，例如进行无电镀铜，形成种晶层151。种晶层151的厚度例如为0.5～1.5μm左右。
种晶层151覆盖布线层122的上表面、粗糙部130a以及平滑部130b。从上方观察该种晶层151时，其外观例如如图18所示。即，在中央的覆盖布线层122上表面的部分的周围，延伸有覆盖包含开口部131内壁面的粗糙部130a的部分，在其周围，还延伸有覆盖平滑部130b的部分。另外，也可以通过铜等金属的溅镀来形成种晶层151。
在形成种晶层151后，形成阻镀干膜(DFR)层作为电镀掩膜(步骤S204)。即，在种晶层151上层叠DFR后，与连接端子150的位置对应地进行曝光及显影，由此，例如如图19所示，在形成连接端子150的位置以外的部分的种晶层151上形成DFR层210。
然后，通过进行电镀，在种晶层151上形成柱子152(步骤S205)。具体而言，例如，通过使用硫酸铜镀液来进行电镀镀铜，在未形成有DFR层210的部分上析出铜，例如如图20所示，在种晶层151上形成柱子152。此时，通过电镀将开口部131内部填充。
在形成柱子152后，去除DFR层210(步骤S206)。为了去除DFR层210，例如使用烧碱或胺类碱性剥离液。去除DFR层210后，例如如图21所示，柱子152成为从阻焊层130突出并经由种晶层151与布线层122连接的状态。在此阶段，种晶层151还残留在整个面上，柱子152与其他柱子处于短路状态，因此需要去除不与柱子152重叠的、不需要部分的种晶层151。
对此，将柱子152作为掩膜，对种晶层151进行蚀刻(步骤S207)。具体而言，将形成于阻焊层130上表面的种晶层151，例如浸渍于选择性地溶解铜的蚀刻液中，由此，例如如图22所示，不与柱子152重叠的不需要部分的种晶层151被去除。由此形成与布线层122连接、且由种晶层151和柱子152构成的连接端子150。
在对种晶层151的蚀刻过程中，在溶解不需要部分的种晶层151的同时，还发生侧蚀，从侧方溶解与柱子152重叠的种晶层151。然而，在与柱子152重叠的区域中，由于种晶层151形成在阻焊层130表面的粗糙部130a上，因此侧蚀的进展较慢。即，由于粗糙部130a的沿面距离较长，阻碍了蚀刻液进入粗糙部130a上的种晶层151，因此种晶层151的侧蚀量较小。其结果，能够使与柱子152重叠的种晶层151的溶解量较少，使得连接端子150处的钻刻较小。由此，连接端子150被可靠地固定于阻焊层130的表面，能够提高连接端子150与布线层122之间的连接可靠性。
如上所述，根据本实施方式，在由树脂形成的绝缘层上通过激光加工形成开口部时，通过照射激光使开口部周边的树脂变质，并在通过去胶渣处理去除树脂残渣时，使变质后的开口部周边粗化。然后，在包含开口部周边的绝缘层的表面上形成种晶层，在种晶层上进行电镀来形成连接端子或者导通孔，并通过蚀刻去除不需要部分的种晶层。由此，在对不需要部分的种晶层进行蚀刻时，能够阻碍蚀刻液进入已粗化处理的开口部周边，减小与电镀重叠的部分的种晶层的侧蚀量。其结果，能够将连接端子或导通孔可靠地固定于绝缘层表面，以提高连接端子或导通孔的连接可靠性。
另外，在上述的一实施方式中，通过照射激光使绝缘层的开口部周边的树脂变质，并通过对变质后的开口部周边进行去胶渣处理，来使绝缘层的表面粗化。然而，使绝缘层的表面粗化的方法不限于上述方法。例如，也可以是：在绝缘层上形成开口部后，例如用DFR等覆盖开口部周边以外的、设置为平滑部的部分，然后对未覆盖的开口部周边，例如进行干式去胶渣(dry desmear)处理，来使开口部周边粗化。
采用这种方法时，例如在使用绝缘树脂形成阻焊层130后，在阻焊层130上形成开口部131，并在开口部131的周边，例如由DFR形成掩膜。即，例如如图23所示，由DFR层220覆盖除开口部131的内壁面131a及其周边以外的阻焊层130表面。
然后，为了去除在开口部131的底面和内壁面131a及其周边残留的树脂残渣，进行干式去胶渣处理。干式去胶渣处理为一种等离子处理，例如，通过使用CF4(四氟化碳)气体，对绝缘层表面的树脂进行微蚀刻。因此，通过干式去胶渣处理，例如如图24所示，在从DFR层220显露出的开口部131的内壁面131a及其周边，阻焊层130的表面被粗化。
然后，例如如图25所示，去除DFR层220的掩膜后，则在阻焊层130的表面形成出了粗糙部130a和平滑部130b。也就是说，在开口部131周边，在阻焊层130的表面形成了粗糙部130a，与其他的平滑部130b相比，表面粗糙度增大。
根据这种方法，虽然增加了由DFR形成掩膜及去除掩膜的工序，但在通过曝光和显影在绝缘层形成开口部的情况下，也能够使开口部周边粗化，并且可以使用感光性树脂作为绝缘层的材料。
此外，在上述的一实施方式中，由种晶层151和柱子152构成连接端子150，但也可以在连接端子150的上表面上，例如形成镀镍、镀钯、镀金等的表面处理层。通过在连接端子150的上表面上形成表面处理层，例如在通过焊料将半导体芯片180的电极181接合于连接端子150时，能够提高焊料的润湿性。
此外，在上述的一实施方式中说明的是，在芯基材110上通过积层法形成多层布线结构120的电路板100的示例。不过，本发明也可以适用于不具有芯基材110的无芯电路板。

Claims (16)

1.一种电路板，其特征在于，包括：
布线层；
绝缘层，其层叠于所述布线层上；
开口部，其贯穿所述绝缘层至所述布线层；以及
导体膜，其形成于所述绝缘层的开口部，
所述绝缘层的表面包括：
平滑部，其从所述导体膜显露；以及
粗糙部，其包含由所述导体膜覆盖的所述开口部的内壁面，所述粗糙部的表面粗糙度比所述平滑部大。
2.根据权利要求1所述的电路板，其特征在于，
所述导体膜包括：
第一导体膜，其覆盖所述开口部的内壁面、以及从所述开口部显露的所述布线层的表面；以及
第二导体膜，其层叠于所述第一导体膜上。
3.根据权利要求2所述的电路板，其特征在于，
相对于所述第二导体膜的侧面，所述第一导体膜的侧面位于内侧。
4.根据权利要求1所述的电路板，其特征在于，
所述粗糙部具有所述平滑部的表面粗糙度的1.5～50倍的表面粗糙度。
5.根据权利要求1所述的电路板，其特征在于，
所述粗糙部设于所述开口部周围的所述绝缘层的表面和所述开口部的内壁上，并且由所述导体膜覆盖。
6.根据权利要求1所述的电路板，其特征在于，
所述导体膜与所述布线层连接，并且从所述绝缘层的开口部突出，从而形成连接端子。
7.根据权利要求1所述的电路板，其特征在于，
所述导体膜形成导通孔，该导通孔使所述布线层与形成在所述绝缘层上的其他布线层连接。
8.一种电路板的制造方法，其特征在于，包括：
在布线层上层叠绝缘层的工序；
在所述绝缘层上形成开口部的工序，所述开口部贯穿至所述布线层；
对包含所述开口部的内壁面在内的、所述绝缘层的表面的一部分进行粗化的工序；
在所述绝缘层的表面上形成导体膜的工序；以及
通过蚀刻去除所述导体膜的不需要部分的工序。
9.根据权利要求8所述的电路板的制造方法，其特征在于，
在所述形成开口部的工序中，
通过向所述绝缘层照射激光，形成所述开口部，并且使包含所述开口部的内壁面在内的、所述绝缘层的表面的一部分变质，
在所述粗化的工序中，
通过使用药液的去胶渣处理，使变质后的所述绝缘层的表面的一部分粗化。
10.根据权利要求8所述的电路板的制造方法，其特征在于，
所述粗化的工序包括：
在除所述一部分之外的所述绝缘层的表面上形成掩膜的工序；
通过使用等离子的干式去胶渣处理，对所述绝缘层的表面进行微蚀刻，以使所述一部分粗化的工序；以及
去除所述掩膜的工序。
11.根据权利要求8至10中任一项所述的电路板的制造方法，其特征在于，
在所述粗化的工序中，在所述开口部的内壁面和所述开口部周围的、所述绝缘层的表面上形成粗糙部，
所述粗糙部的表面具有所述粗糙部周围的所述绝缘层的表面的1.5～50倍的表面粗糙度。
12.根据权利要求8所述的电路板的制造方法，其特征在于，
所述形成导体膜的工序包括：
形成第一导体膜的工序，所述第一导体膜覆盖所述绝缘层的表面、所述开口部的内壁面、以及从所述开口部显露的所述布线层的表面；
在所述第一导体膜上形成阻镀层的工序，所述阻镀层使所述开口部及所述开口部周围处的所述第一导体膜显露；
在从所述阻镀层显露的所述第一导体膜上，形成第二导体膜的工序；以及
去除所述阻镀层的工序，
去除所述导体膜的不需要部分的工序包括：
将从所述第二导体膜显露的所述第一导体膜去除的工序。
13.根据权利要求12所述的电路板的制造方法，其特征在于，
通过无电电镀或溅镀来形成所述第一导体膜，并且，
通过由第一导体膜供电的电镀来形成所述第二导体膜。
14.根据权利要求12所述的电路板的制造方法，其特征在于，
通过所述去除导体膜的不需要部分的工序，使所述第一导体膜的侧面相对于所述第二导体膜的侧面位于内侧。
15.根据权利要求8所述的电路板的制造方法，其特征在于，
在所述形成导体膜的工序中，将所述导体膜填充于所述开口部内，使其与所述布线层连接并且从所述开口部突出，从而形成连接端子。
16.根据权利要求8所述的电路板的制造方法，其特征在于，
在所述形成导体膜的工序中，将所述导体膜填充于所述开口部内，使其与所述布线层连接并且与形成在所述绝缘层上的其他布线层连接，从而形成导通孔。
CN202210025571.5A 2021-01-13 2022-01-11 电路板及电路板的制造方法 Pending CN114765921A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-003743 2021-01-13
JP2021003743A JP2022108637A (ja) 2021-01-13 2021-01-13 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN114765921A true CN114765921A (zh) 2022-07-19

Family

ID=82322552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210025571.5A Pending CN114765921A (zh) 2021-01-13 2022-01-11 电路板及电路板的制造方法

Country Status (3)

Country Link
US (1) US20220225503A1 (zh)
JP (1) JP2022108637A (zh)
CN (1) CN114765921A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4028863B2 (ja) * 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
JP6228785B2 (ja) * 2013-09-02 2017-11-08 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10636730B2 (en) * 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process

Also Published As

Publication number Publication date
US20220225503A1 (en) 2022-07-14
JP2022108637A (ja) 2022-07-26

Similar Documents

Publication Publication Date Title
KR101046077B1 (ko) 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US8298945B2 (en) Method of manufacturing substrates having asymmetric buildup layers
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JPWO2010076875A1 (ja) プリント配線板及びその製造方法
US20240121903A1 (en) Printed wiring board and manufacturing method for printed wiring board
JP5221887B2 (ja) 配線基盤の製造方法
JP2000216289A (ja) 半導体装置用パッケ―ジ
JP2019176068A (ja) 印刷配線板および印刷配線板の製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
CN107770946B (zh) 印刷布线板及其制造方法
US20230089948A1 (en) Wiring board and manufacturing method of wiring board
JP2010034430A (ja) 配線基板及びその製造方法
JP2003309214A (ja) 配線基板の製造方法
WO1999026458A1 (fr) Carte de cablage imprime multicouche et son procede de fabrication
CN114765921A (zh) 电路板及电路板的制造方法
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP5233929B2 (ja) プリント配線板の製造方法
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP4396839B2 (ja) キャビティ構造プリント配線板とその製造方法及び実装構造
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2004152935A (ja) 印刷配線板
JP4279089B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination