KR101933423B1 - 팬-아웃 센서 패키지 - Google Patents

팬-아웃 센서 패키지 Download PDF

Info

Publication number
KR101933423B1
KR101933423B1 KR1020170160576A KR20170160576A KR101933423B1 KR 101933423 B1 KR101933423 B1 KR 101933423B1 KR 1020170160576 A KR1020170160576 A KR 1020170160576A KR 20170160576 A KR20170160576 A KR 20170160576A KR 101933423 B1 KR101933423 B1 KR 101933423B1
Authority
KR
South Korea
Prior art keywords
layer
fan
circuit
disposed
insulating layer
Prior art date
Application number
KR1020170160576A
Other languages
English (en)
Inventor
김주호
김은실
이상규
김종만
김석환
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020170160576A priority Critical patent/KR101933423B1/ko
Priority to US15/966,621 priority patent/US10467450B2/en
Priority to TW107115153A priority patent/TWI665769B/zh
Application granted granted Critical
Publication of KR101933423B1 publication Critical patent/KR101933423B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 복수의 층으로 구성된 배선층을 포함하며 관통홀을 갖는 코어부재, 상기 관통홀에 배치된 센서용 집적회로, 상기 코어부재 및 상기 센서용 집적회로의 적어도 일부를 봉합하는 봉합재, 및 상기 코어부재 및 상기 센서용 집적회로 상에 배치되며 복수의 회로층을 포함하는 연결부재를 포함하며, 상기 회로층은 정전용량의 변화를 검출하는 센싱 패턴을 포함하는, 팬-아웃 센서 패키지에 관한 것이다.

Description

팬-아웃 센서 패키지{FAN-OUT SENSOR PACKAGE}
본 개시는 센서 패키지, 예를 들면, 지문인식 기능을 갖는 팬-아웃 센서 패키지에 관한 것이다.
정전방식 지문센서 모듈에는 일반적으로 다층 구조의 인쇄회로기판(PCB: Printed Circuit Board)가 사용된다. 일반적으로, 인쇄회로기판의 지문이 접촉되는 상측의 회로층은 센싱 패턴을 가지며, 이와 반대측인 하측의 회로층은 집적회로(IC: Integrated Circuit)와 수동부품과 솔더볼 등이 실장되는 회로패턴을 가진다. 이러한 정전방식 지문센서 모듈은 인쇄회로기판의 하측에 집적회로 및 수동부품이 솔더볼이 형성되지 않은 영역에 표면실장기술(SMT: Surface Mounted Technique)을 이용하여 각각 실장되어 있다.
한편, 이러한 구조의 정전방식 지문센서 모듈은 솔더볼을 이용하여 전자기기의 메인기판에 연결되기 때문에, 솔더볼은 실장 후에도 집적회로 및 수동부품 보다 높은 충분한 높이가 보장되어야 한다.
본 개시의 여러 목적 중 하나는 우수한 지문인식 기능을 가지며 집적도가 높고 강성이 우수한 초소형 초박형의 팬-아웃 센서 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 센서용 집적회로가 배치되는 영역에 관통홀을 가지며 복수의 배선층을 포함하는 코어부재를 도입하고, 센서용 집적회로를 코어부재의 관통홀에 배치한 후, 코어부재와 센서용 집적회로를 봉합하고, 이들 상에 직접 고감도 지문인식 기능을 구현할 수 있는 회로층을 포함하는 연결부재를 형성하는 것이다. 이때, 관통홀에는 센서용 집적회로와 함께 수동부품이 함께 배치될 수 있으며, 복수의 배선층은 두께가 상이할 수 있다.
예를 들면, 본 개시에서 제안하는 일례에 따른 팬-아웃 센서 패키지는, 복수의 층으로 구성된 배선층을 포함하며 관통홀을 갖는 코어부재, 상기 관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서용 집적회로, 상기 관통홀에 상기 센서용 집적회로와 나란하게 배치되며 외부전극을 갖는 수동부품, 상기 코어부재와 상기 센서용 집적회로의 비활성면과 상기 수동부품의 적어도 일부를 덮으며 상기 관통홀의 적어도 일부를 채우는 봉합재, 및 상기 코어부재와 상기 센서용 집적회로의 활성면과 상기 수동부품 상에 배치되며 복수의 층으로 구성된 회로층을 포함하는 연결부재를 포함하며, 상기 회로층은 상기 배선층과 상기 접속패드와 상기 외부전극과 전기적으로 연결되며, 상기 회로층은 정전용량의 변화를 검출하는 센싱 패턴을 포함하는 것일 수 있다.
또는, 본 개시에서 제안하는 일례에 따른 팬-아웃 센서 패키지는, 절연층과 상기 절연층의 상측에 배치된 제1배선층과 상기 절연층의 하측에 배치된 제2배선층과 상기 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 비아를 포함하며 관통홀을 갖는 코어부재, 상기 관통홀에 배치된 센서용 집적회로, 상기 코어부재 및 상기 센서용 집적회로의 하측의 적어도 일부를 덮으며 상기 관통홀의 적어도 일부를 채우는 봉합재, 상기 코어부재 및 상기 센서용 집적회로의 상측에 배치되며 복수의 층으로 구성된 회로층을 포함하는 연결부재를 포함하며, 상기 제2배선층의 두께는 상기 제1배선층의 두께보다 두꺼운 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 우수한 지문인식 기능을 가지며 집적도가 높고 강성이 우수한 초소형 초박형의 팬-아웃 센서 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 평면도다.
도 11은 도 9의 팬-아웃 반도체 패키지의 M1 및 M2의 일례를 나타낸다.
도 12는 도 9의 팬-아웃 반도체 패키지의 M1 및 M2의 다른 일례를 나타낸다.
도 13은 도 9의 팬-아웃 반도체 패키지의 코어부재의 절연층의 일례를 나타낸 단면도다.
도 14은 도 9의 팬-아웃 반도체 패키지의 코어부재의 절연층의 다른 일례를 나타낸 단면도다.
도 15는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 16은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 BGA 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 BGA 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 BGA 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 BGA 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 BGA 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 BGA 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 BGA 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 BGA 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 BGA 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 BGA 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 BGA 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, BGA 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 BGA 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 우수한 지문인식 기능을 가지며 집적도가 높고 강성이 우수한 초소형 초박형의 팬-아웃 센서 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 평면도다.
도 11은 도 9의 팬-아웃 반도체 패키지의 M1 및 M2의 일례를 나타낸다.
도 12는 도 9의 팬-아웃 반도체 패키지의 M1 및 M2의 다른 일례를 나타낸다.
도 13은 도 9의 팬-아웃 반도체 패키지의 코어부재의 절연층의 일례를 나타낸 단면도다.
도 14은 도 9의 팬-아웃 반도체 패키지의 코어부재의 절연층의 다른 일례를 나타낸 단면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 코어부재(110), 관통홀(110H)에 배치되며 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 센서용 집적회로(120), 관통홀(110H)에 센서용 집적회로(120)와 나란하게 배치되며 외부전극(190P)을 갖는 수동부품(190), 코어부재(110)와 센서용 집적회로(120)의 비활성면과 수동부품(190)의 적어도 일부를 덮으며 관통홀(110H)의 적어도 일부를 채우는 봉합재(130), 및 코어부재(110)와 센서용 집적회로(120)의 활성면과 수동부품(190) 상에 배치된 연결부재(140)를 포함한다. 코어부재(110)는 복수의 배선층(112a, 112b)을 포함한다. 연결부재(140)는 복수의 배선층(112a, 112b)과 접속패드(122)와 외부전극(190P)과 전기적으로 연결된 복수의 회로층(142)을 포함한다. 연결부재(140)의 복수의 회로층(142) 중 상측에 배치된 회로층(M1, M2)은 지문의 골(valley)과 마루(ridge)의 패턴에 의한 정전용량(Capacitive) 변화를 정밀하게 검출하여 지문인식이 가능한 센싱 패턴(Rx: Receiver pattern, Tx: Transmit pattern)을 포함한다.
종래의 정전방식 지문센서 모듈의 구조는 일반적으로 CCL(Copper Clad Laminate) 자재를 기반으로 하는 다층의 Cored type의 일반 볼그리드 어레이(BGA) 기판 구조였다. 예를 들면, 지문인식센서 기능을 가지는 패턴이 형성된 볼그리드 어레이 기판의 하면에 센서용 집적회로 및 수동부품을 각각 저융점 금속을 이용하여 표면 실장하고, 같은 레벨에 솔더볼 등을 형성하여, 기판을 전자기기의 메인보드 등에 실장하였다. 이러한 기판구조는 센서 송수신 감도 향상을 위해 중요한 Tx, Rx 층의 미세 배선, 초박형화가 어려웠으며, 지문이 접촉되는 최외곽 층의 완벽한 평탄도(Flatness)를 확보하기가 기술적으로 어려웠다. 또한, Tx, Rx 층을 포함하는 터치 센싱의 효율을 향상하기 위해 강유전체의 절연재 적용이 필요하나 기존 기판 재료 외 적용이 어려웠다. 또한, 집적회로와 수동부품이 기판 하단부에 실장된 형태인바 반도체칩의 두께와 수동부품의 두께가 제약되며, 솔더볼의 높이를 크게 해야 했다. 더욱이, 최근에는 지문인식센서의 전체 두께를 초박형에서 후판형까지 용이하게 변경하고자 하는 고객 니즈가 강해지고 있다.
일례에 따른 팬-아웃 반도체 패키지(100A)는 센싱 패턴(Tx, Rx)을 포함하는 연결부재(140)의 회로층(142)을 반도체 공법으로 제작하여 초미세 패턴, 절연층 박형화가 가능토록 하여, 센서 송수신 감도를 향상시킬 수 있다. 또한, 코어부재(110)의 두께 조절을 통해 센서용 집적회로(120)의 두께를 원하는 사양에 따라 변경이 용이한바, 전체 패키지(100A) 두께 조절이 용이할 수 있다. 또한, 센서용 집적회로(120)를 코어부재(110)의 관통홀(110H)에 센서용 집적회로(120)를 배치함으로써 전자기기의 메인보드 등과 접속하기 위한 솔더볼 드으이 전기연결구조체(170)의 높이를 축소시킬 수 있다. 또한, 코어부재(110)에도 배선층(112a, 112b)을 형성함으로써 패키지(100A)의 두께 및 성능을 더욱 향상시킬 수 있다. 또한, 수동부품(190)이 관통홀(110H)에 센서용 집적회로(120)와 나란하게 배치되는바 사이즈 집적도롤 높임과 동시에 전기적 연결거리를 짧게 하여 노이즈를 최소화할 수 있다.
한편, 센싱 패턴(Tx, Rx)은 서로 다른 층(M1, M2)에 형성된 Rx(Reset Transistor: Rx) 패턴 및 Tx(Transfer Transistor: Tx)을 포함할 수 있다. 이때, Tx 패턴 및 Rx 패턴은 도 11에 도시한 바와 같이 투영면을 기준으로 메시(mesh) 형태로 배치될 수 있다. 또한, 미세회로 기술을 적용하여 Rx 패턴을 형성할 때 선폭(Wr)을 좁게 패턴간 간격(Sr)은 넓게 형성할 수 있고, 반대로 Tx 패턴을 형성할 때 선폭(Wt)을 넓게 패턴간 간격(St)은 좁게 형성할 수 있다. 따라서, Tx 패턴이 넓은 영역을 통해 인식한 신호를 Rx 패턴으로 용이하게 전달할 수 있으며, 전달된 신호는 비아를 통하여 다른 층(M3, M4)으로 전달될 수 있다.
또는, 센싱 패턴(Tx, Rx)은 도 12에 도시한 바와 같이 서로 동일 층(M1)에 형성된 Tx 패턴 및 Rx 패턴을 포함할 수 있다. 이 경우, 도면에서와 달리 하나의 층(M2)이 생략될 수 있다. 즉, 센싱 패턴(Tx, Rx)은 미세 스페이싱 기술을 활용하여 동일 층(M1)에 형성될 수 있으며, 이때 Tx 패턴 및 Rx 패턴은 다이아몬드 형태로 소정의 간격(g)을 가지면서 교대로 배치될 수 있는바, 센싱 감도를 극대화 시킬 수 있다. Tx 패턴의 경우 개별 패드를 비아를 통하여 그 아래층(M3)에서 다시 연결해줄 수 있는바, 센싱 감도를 향상시킬 수 있다. Rx 패턴의 패드는 미세 회로를 통해서 최외층(M1)에서 연결할 수 있다. Tx 패턴 및 Rx 패턴은 다이아몬드 형태로 소정의 간격(g)을 가지면서 교대로 배치될 수 있다. Tx 패턴 및 Rx 패턴의 구체적인 형태는 특별히 제한되지 않으며, 예를 들면, 도면에서와 달리 각 패턴의 모퉁이가 라운드 형상일 수도 있다.
한편, 연결부재(140) 상에는 패시베이션층(150)이 더 배치될 수 있다. 이때, 패시베이션층(150)은 연결부재(140)를 구성하는 절연층(141)보다 유전율이 클 수 있다. 즉, 센싱 패턴(Tx, Rx)가 배치되는 패시베이션층(150)에는 유전율이 높은 절연재, 즉 강유전체의 절연재를 사용할 수 있다. 이 경우, 센싱 감도를 더욱 효과적으로 극대화 시킬 수 있다. 또한, 연결부재(140)의 회로층(142) 중 적어도 하나의 층(M3)은 전자파 차폐 패턴을 포함할 수 있다. 전자파 차폐 패턴은, 예를 들면, 판(plane) 형태일 수 있다. 전자파 차폐 패턴은 센서용 집적회로(120)가나 회로층(142) 중 라우팅 패턴을 갖는 층(M4) 등에서 발생하는 전자파를 차폐할 수 있다. 배치형태에 따라서, 그 외에 기타 다른 구성요소에서 발생하는 전자파를 차폐할 수도 있음은 물론이다.
한편, 봉합재(130)가 센서용 집적회로(120)의 비활성면을 덮도록 제어하거나, 코어부재(110)를 구성하는 배선층(112a, 112b)의 두께(tA1, tA2)를 제어하거나, 코어부재(110)를 구성하는 절연층(111)의 재료(111as, 111bs)를 제어함으로써, 패키지(100A)의 초소형 초박형에도 불구하고 워피지 문제를 개선할 수 있다.
구체적으로, 제1배선층(112a)은 절연층(111)의 상측에 배치되며 연결부재(140)와 접한다. 제2배선층(112b)은 절연층(111)의 하측에 배치되며 적어도 일부가 봉합재(130)에 형성된 개구부(131)로 노출된다. 이때, 제2배선층(112b)의 두께(tA2)는 제1배선층(112a)의 두께(tA1)보다 두꺼울 수 있다. 일반적으로 센서용 집적회로(120)의 상측에 배치된 연결부재(140)가 센서용 집적회로(120)의 하측에 배치된 봉합재(130)보다 열팽창계수(CTE: Coefficient of Thermal Expansion) 값이 크기 때문에, 주변 온도변화에 따라 패키지(100A)의 워피지가 발생할 수 있으며, 봉합재(130)를 얇게 할수록 워피지는 더욱 커진다. 패키지(100A)의 전체를 줄이기 위해서는 봉합재(130)의 두께를 얇게 하는 것이 유리한바, 다른 방법으로 워피지 제어가 필요하며, 이때 봉합재(130) 쪽의 제2배선층(112b)의 두께(tA2)를 연결부재(140) 쪽의 제1배선층(112a)의 두께(tA1)보다 두껍게 하는 경우 상술한 열팽창계수 차이가 어느 정도 보정될 수 있어, 패키지(100A)의 워피지 제어가 가능해진다.
또한, 절연층(111)의 재료로는 도13에 도시한 바와 같이 열가소성 수지나 열경화성 수지를 포함하는 제1수지층(111a1) 및 마찬가지의 재료를 포함하는 제2수지층(111a2), 그리고 이들 사이에 배치된 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 보강재(111ac)를 포함하는 프리프레그(111as) 등을 사용할 수 있으며, 이때 봉합재(130) 쪽에 배치된 하측의 제2수지층(111a2)의 두께(ta2)를 연결부재(140) 쪽에 배치된 상측의 제1수지층(111a1)의 두께(ta1)보다 두껍게 함으로써도 상술한 열팽창계수 차이가 어느 정도 보정될 수 있어, 패키지(100A)의 워피지 제어가 가능해진다. 한편, 제1 및 제2수지층(111a1, 111a2)에는 실리카 등의 무기필러가 포함될 수 있으며, 무기필러의 양 조절을 통하여 열팽창계수 제어도 가능하다.
또한, 절연층(111)의 재료로는 도 14에 도시한 바와 같이 열가소성 수지나 열경화성 수지를 포함하는 제1수지층(111b1) 및 제1수지층(111b1)과 물성이 다른 재료를 포함하는 제2수지층(111b2), 그리고 이들 사이에 배치된 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 보강재(111bc)를 포함하는 프리프레그(111bs) 등을 사용할 수 있으며, 이때 봉합재(130) 쪽에 배치된 하측의 제2수지층(111b2)의 재료로 열팽창계수 및 엘라스틱 모듈러스가 상대적으로 높은 재료를 사용하고, 연결부재(140) 쪽에 배치된 상측의 제1수지층(111b1)의 재료로 열팽창계수 및 엘라스틱 모듈러스가 상대적으로 낮은 재료를 사용하는 경우에도, 상술한 열팽창계수 차이가 어느 정도 보정될 수 있어, 패키지(100A)의 워피지 제어가 가능해진다. 제1수지층(111b1)과 제2수지층(111b2)의 두께(tb1, tb2)는 동일할 수도 있고, 상이할 수도 있다. 한편, 제1 및 제2수지층(111b1, 111b2)에는 실리카 등의 무기필러가 포함될 수 있으며, 무기필러의 양 조절을 통하여 열팽창계수 제어도 가능하다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
코어부재(110)는 패키지(100A)의 강성을 유지시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 코어부재(110)에 의하여 센서용 집적회로(120)와 수동부품(190)이 연결부재(140) 및 전기연결구조체(170) 등을 거쳐 전자기기의 메인보드 등에 전기적으로 연결될 수 있다. 코어부재(110)는 복수의 배선층(112a, 112b)을 포함하는바 센서용 집적회로(120)의 접속패드(122) 등을 효과적으로 재배선할 수 있으며, 넓은 배선 설계 영역을 제공함으로써 다른 영역에 회로층을 형성하는 것을 최소화할 수 있다. 관통홀(110H) 내에는 센서용 집적회로(120) 및 수동부품(190)이 서로 나란하게 코어부재(110)와 소정거리 이격 되도록 배치된다. 센서용 집적회로(120)와 수동부품(190)의 측면 주위는 코어부재(110)에 의하여 둘러싸일 수 있다. 수동부품(190)은 센서용 집적회로(120)와 동일한 관통홀(110H)에 배치될 수 있으나, 필요에 따라서는 별도의 관통홀을 형성한 후 배치할 수도 있다.
절연층(111b)의 재료로는 통상의 절연물질을 사용할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수와 함께 실리카, 알루미나 등의 무기필러가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 또는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 보강재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수 있다.
한편, 절연층(111)의 재료로는 상술한 바와 같이 열가소성 수지나 열경화성 수지를 포함하는 제1수지층(111a1) 및 마찬가지의 재료를 포함하는 제2수지층(111a2), 그리고 이들 사이에 배치된 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 보강재(111ac)를 포함하는 프리프레그(111as) 등을 사용할 수 있으며, 이때 봉합재(130) 쪽에 배치된 하측의 제2수지층(111a2)의 두께(ta2)를 연결부재(140) 쪽에 배치된 상측의 제1수지층(111a1)의 두께(ta1)보다 두껍게 함으로써도 상술한 열팽창계수 차이가 어느 정도 보정될 수 있어, 패키지(100A)의 워피지 제어가 가능해진다. 제1 및 제2수지층(111a1, 111a2)에는 실리카 등의 무기필러가 포함될 수 있으며, 무기필러의 양 조절을 통하여 열팽창계수 제어도 가능하다.
또한, 절연층(111)의 재료로는 상술한 바와 같이 열가소성 수지나 열경화성 수지를 포함하는 제1수지층(111b1) 및 제1수지층(111b1)과 물성이 다른 재료를 포함하는 제2수지층(111b2), 그리고 이들 사이에 배치된 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 보강재(111bc)를 포함하는 프리프레그(111bs) 등을 사용할 수 있으며, 이때 봉합재(130) 쪽에 배치된 하측의 제2수지층(111b2)의 재료로 열팽창계수 및 엘라스틱 모듈러스가 상대적으로 높은 재료를 사용하고, 연결부재(140) 쪽에 배치된 상측의 제1수지층(111b1)의 재료로 열팽창계수 및 엘라스틱 모듈러스가 상대적으로 낮은 재료를 사용하는 경우에도, 상술한 열팽창계수 차이가 어느 정도 보정될 수 있어, 패키지(100A)의 워피지 제어가 가능해진다. 제1수지층(111b1)과 제2수지층(111b2)의 두께(tb1, tb2)는 동일할 수도 있고, 상이할 수도 있다. 제1 및 제2수지층(111b1, 111b2)에는 실리카 등의 무기필러가 포함될 수 있으며, 무기필러의 양 조절을 통하여 열팽창계수 제어도 가능하다.
배선층(112a, 112b)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다.
한편, 제1배선층(112a)은 절연층(111)의 상측에 배치되며 연결부재(140)와 접한다. 제2배선층(112b)은 절연층(111)의 하측에 배치되며 적어도 일부가 봉합재(130)에 형성된 개구부(131)로 노출된다. 이때, 제2배선층(112b)의 두께(tA2)는 제1배선층(112a)의 두께(tA1)보다 두꺼울 수 있다. 즉, 패키지(100A)의 전체를 줄이기 위해서는 봉합재(130)의 두께를 얇게 하는 것이 유리한바, 다른 방법으로 워피지 제어가 필요하며, 이때 봉합재(130) 쪽의 제2배선층(112b)의 두께(tA2)를 연결부재(140) 쪽의 제1배선층(112a)의 두께(tA1)보다 두껍게 하는 경우 상술한 열팽창계수 차이가 어느 정도 보정될 수 있어, 패키지(100A)의 워피지 제어가 가능해진다.
한편, 배선층(112a, 112b)의 두께는 회로층(142)의 두께보다 두꺼울 수 있다. 코어부재(110)는 센서용 집적회로(120) 이상의 두께를 가질 수 있으며, 기판 공정으로 제조될 수 있는바, 배선층(112a, 112b) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 회로층(142)은 박형화를 위하여 반도체 공정으로 제조될 수 있는바 상대적으로 작은 사이즈로 형성할 수 있다.
비아(113)의 형성물질로도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 비아(113)는 모래시계 단면 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 비아(113)를 통하여 제1 및 제2배선층(112a, 112b)이 전기적으로 연결될 수 있으며, 패키지(100A) 상하 전기적 연결이 가능해진다.
센서용 집적회로(120)는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 이러한 센서용 집적회로는, 예를 들면, 지문인식 센서 처리가 가능한 어플리케이션 스페셔픽 집적회로(ASIC: Appication Specific Integrated Circuit)일 수 있으나, 이에 한정되는 것은 아니다. 센서용 집적회로(120)는 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 센서용 집적회로(120)를 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 패시베이션막(123)을 통하여 접속패드(122) 하면은 봉합재(130) 하면과 단차를 가질 수 있으며, 그 결과 봉합재(130)가 접속패드(122) 하면으로 블리딩 되는 것을 어느 정도 방지할 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다. 센서용 집적회로(120)의 접속패드(122)는 연결부재(140)의 비아(143)와 물리적으로 접할 수 있다. 즉, 연결부재(140)는 센서용 집적회로(120) 상에 직접 형성될 수 있다.
수동부품(190)은 커패시터, 인덕터, 비즈 등 공지의 수동부품일 수 있다. 수동부품(190)의 수는 특별히 한정되지 않으며, 도면에 도시한 것 보다 많을 수도 있고, 적을 수도 있으며, 이들은 동일하거나 상이할 수 있다. 수동부품(190)은 외부전극(190P)을 포함하며, 외부전극(190P)은 구리(Cu), 알루미늄(Al), 및/또는 은(Ag)으로 형성될 수 있다. 즉, 수동부품(190)은 표면실장 기술로 연결부재(140) 상에 표면실장 되는 것이 아니며, 연결부재(140)가 수동부품(190) 상에 직접 형성된 것일 수 있다. 이 경우, 마찬가지로 연결부재(140)의 비아(143)는 외부전극(190P)과 물리적으로 접할 수 있다. 따라서, 외부전극(190P)은 표면실장형 수동부품과 달리 외부전극(190P)이 주석(Sn) 등이 아닌 일반적인 금속물질, 예컨대, 구리(Cu), 알루미늄(Al), 및/또는 은(Ag)으로 형성될 수 있다.
봉합재(130)는 센서용 집적회로(120), 수동부품(190) 등을 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 센서용 집적회로(120)와 수동부품(190)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 코어부재(110)와 센서용 집적회로(120)의 비활성면과 수동부품(190)의 적어도 일부를 덮을 수 있으며, 관통홀(110H)의 적어도 일부를 채울 수 있다. 또한, 봉합재(130)는 센서용 집적회로(120)의 패시베이션막(123)과 연결부재(140) 사이의 공간의 적어도 일부를 채울 수도 있다. 봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다. 또한, 필요에 따라서는, 감광성 물질(PIE: Photo Image-able Encapsualnt)을 사용할 수도 있다.
연결부재(140)는 센서용 집적회로(120)의 접속패드(122)를 재배선할 수 있으며, 고감도 지문인식 기능을 구현할 수 있는 회로층(142)을 포함한다. 연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 전기연결구조체(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 또한, 고감도 지문인식 기능을 구현할 지문인식 기능을 구현할 수 있다. 연결부재(140)는 절연층(141), 절연층(141) 상에 배치된 회로층(142), 및 절연층(141)을 관통하며 회로층(142)과 연결된 비아(143)를 포함한다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. PID 수지와 같은 감광성 절연물질을 사용하는 경우, 미세 패턴 형성에 유리할 수 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
회로층(142)은 지문인식 기능을 수행할 수 있는 M1 및 M2층, 쉴드 기능을 수행할 수 있는 M3층, 및 재배선 기능을 수행할 수 있는 M4층을 포함한다. 회로층(142)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 회로층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, M1 및/또는 M2층은 Rx 패턴과 Tx 패턴을 포함할 수 있다. M3층은 전자파 차폐 패턴을 포함할 수 있다. M4층은 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 이들 M1~M4 층은 다양한 종류의 패드 패턴을 포함할 수 있다. 쉴드 기능을 수행할 수 있는 M3층은 생략될 수 있으며, 이 경우 연결부재(140)의 절연층(141) 중 센서용 집적회로(120)와 가장 인접한 절연층은 다른 절연층보다 두께가 두꺼울 수 있다. 이러한 두께 차이를 통하여도 쉴드 기능을 수행할 수 있는바, 보다 박형화가 가능하다. M1층 내지 M4층은 이 순서로 반도체칩(120)의 활성면과 가까워지도록 위치한다. 즉, M4층이 반도체칩(120)의 활성면과 가장 가깝고, M1층이 반도체칩(120)의 활성면과 가장 멀다.
비아(143)는 서로 다른 층에 형성된 접속패드(122) 및 회로층(142) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 지문이 터치되는 최외층일 수 있다. 패시베이션층(150)의 물질은 특별히 한정되지 않으며, 공지의 절연물질을 사용할 수 있다. 다만, 패시베이션층(150)은 강유전체의 절연재를 적용하는 것이 터치 센싱의 효율을 향상시키기 위하여 바람직할 수 있다. 예를 들면, 패시베이션층(150)의 유전율은 연결부재(140)의 절연층(141)의 유전율보다 클 수 있다.
전기연결구조체(170)는 팬-아웃 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 반도체 패키지(100A)는 전기연결구조체(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결구조체(170)는 저융점 금속, 예를 들면, 주석(Sn)-알루미늄(Ag)-구리(Cu) 합금과 같은 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 센서용 집적회로(120)의 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 필요에 따라서는, 전기연결구조체(170)는 언더범프금속층(미도시)을 매개로 봉합재(130)의 개구부(131)를 통하여 노출된 제2배선층(112b)과 연결될 수 있다. 노출된 제2배선층(112b) 표면에는 공지의 표면처리층(미도시)이 형성될 수 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 센서용 집적회로(120)가 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 팬-아웃 반도체 패키지(100A)는 팬-아웃 패키지이다. 팬-아웃 패키지는 팬-인 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(110H)의 벽면에 금속층을 더 배치할 수 있다. 금속층은 센서용 집적회로(120)으로부터 발생하는 열을 효과적으로 방출하는 역할을 수행할 수 있다. 또한 전자파 차폐의 역할도 수행할 수 있다. 또한, 관통홀(110H)은 복수개일 수도 있으며, 각각의 관통홀(110H)에 각각의 센서용 집적회로(120)가나 수동부품이 배치될 수도 있다. 이 외에도 당해 기술분야에 잘 알려진 공지의 구조들이 적용될 수 있음은 물론이다.
도 15는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
코어부재(110)는 제1절연층(111a), 제1절연층(111a)에 일면이 노출되도록 매립되며 연결부재(140)와 접하는 제1배선층(112a), 제1절연층(111a)의 제1배선층(112a)이 매립된측의 반대측 상에 배치된 제2배선층(112b), 제1절연층(111a) 상에 배치되며 제2배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3배선층(112c)을 포함한다. 제1 및 배선층(112a, 112b)과 제2및 제3배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2비아(113a, 113b)를 통하여 전기적으로 연결될 수 있다.
제1배선층(112a)이 매립되어 있기 때문에 연결부재(140)의 절연층(141)의 절연거리가 실질적으로 일정할 수 있다. 코어부재(110)가 많은 수의 배선층(112a, 112b, 112c)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 따라서, 연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있으며, 박형화가 가능하다. 제1배선층(112a)이 제1절연층(111a) 내부로 리세스될 수 있으며, 따라서 제1절연층(111a)의 상면과 제1배선층(112a)의 상면이 단차를 가질 수 있다. 그 결과 봉합재(130)를 형성할 때 봉합재(130) 형성 물질이 블리딩되어 배선층(112a)을 오염시키는 것을 방지할 수 있다.
코어부재(110)의 제1배선층(112a)의 상면은 센서용 집적회로(120)의 접속패드(122)의 상면보다 하측에 위치할 수 있다. 또한, 연결부재(140)의 회로층(142)과 코어부재(110)의 제1배선층(112a) 사이의 거리는 연결부재(140)의 회로층(142)과 센서용 집적회로(120)의 접속패드(122) 사이의 거리보다 클 수 있다. 이는 제1배선층(112a)이 제1절연층(111a)의 내부로 리세스될 수 있기 때문이다. 코어부재(110)의 제2배선층(112b)은 센서용 집적회로(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)는 센서용 집적회로(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 코어부재(110) 내부에 형성된 제2배선층(112b)은 센서용 집적회로(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
코어부재(110)의 배선층(112a, 112b, 112c)의 두께는 연결부재(140)의 회로층(142)의 두께보다 두꺼울 수 있다. 코어부재(110)는 센서용 집적회로(120) 이상의 두께를 가질 수 있으며 기판 공정으로 제조될 수 있는바, 배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 반도체 공정 등의 미세회로 공정을 통하여 형성되는 연결부재(140)의 회로층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
도 16는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 코어부재(110)가 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1배선층(112a) 및 제2배선층(112b), 제1절연층(112a) 상에 배치되며 제1배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제3배선층(111c), 제1절연층(111a) 상에 배치되어 제2배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4배선층(112d)을 포함한다. 코어부재(110)가 더 많은 수의 배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 제1 내지 제4배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기필러 및 절연수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1비아(113a)의 직경은 제2비아(113b) 및 제3비아(113c)의 직경보다 클 수 있다.
코어부재(110)의 제3배선층(112c)의 상면은 센서용 집적회로(120)의 접속패드(122)의 상면보다 상측에 위치할 수 있다. 또한, 연결부재(140)의 회로층(142)과 코어부재(110)의 제3배선층(112c) 사이의 거리는 연결부재(140)의 회로층(142)과 센서용 집적회로(120)의 접속패드(122) 사이의 거리보다 작을 수 있다. 이는 제3배선층(112c)이 제2절연층(111b) 상에 돌출된 형태로 배치될 수 있으며, 그 결과 연결부재(140)와 접할 수 있기 때문이다. 코어부재(110)의 배선층(112a) 및 배선층(112b)은 센서용 집적회로(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)는 센서용 집적회로(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 코어부재(110) 내부에 형성된 배선층(112a) 및 배선층(112b)은 센서용 집적회로(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
코어부재(110)의 배선층(112a, 112b, 112c, 112d)의 두께는 연결부재(140)의 회로층(142)의 두께보다 두꺼울 수 있다. 코어부재(110)는 센서용 집적회로(120) 이상의 두께를 가질 수 있으며, 기판 공정으로 제조될 수 있는바, 배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 회로층(142)은 박형화를 위하여 반도체 공정으로 제조될 수 있는바, 상대적으로 작은 사이즈로 형성할 수 있다. 그 외에 다른 설명은 상술한 바와 실질적으로 동일한바 생략한다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 마더보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1121: 반도체 패키지 1130: 스마트 폰 카메라
2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 회로층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: BGA 기판 2302: BGA 기판
2100: 팬-아웃 반도체 패키지
2120: 반도체칩 2170: 솔더볼
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 회로층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
100A~100C: 팬-아웃 센서 패키지
110: 코어부재 111, 111a~111c: 절연층
112a~112d: 배선층 113, 113a~113c: 비아
120: 센서용 집적회로 121: 바디
122: 접속패드 123: 패시베이션막
130: 봉합재 131: 개구부
140: 연결부재 141: 절연층
142: 회로층 143: 비아
150: 패시베이션층 170: 전기연결구조체
190: 수동부품

Claims (23)

  1. 복수의 층으로 구성된 배선층을 포함하며, 관통홀을 갖는 코어부재;
    상기 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서용 집적회로(IC);
    상기 관통홀에 상기 센서용 집적회로와 나란하게 배치되며, 외부전극을 갖는 수동부품;
    상기 코어부재, 상기 센서용 집적회로의 비활성면, 및 상기 수동부품의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 봉합재; 및
    상기 코어부재, 상기 센서용 집적회로의 활성면, 및 상기 수동부품 상에 배치되며, 복수의 층으로 구성된 회로층을 포함하는 연결부재; 를 포함하며,
    상기 회로층은 상기 배선층, 상기 접속패드, 및 상기 외부전극과 전기적으로 연결되며,
    상기 회로층은 정전용량의 변화를 검출하는 센싱 패턴을 포함하고,
    상기 센싱 패턴은 서로 다른 회로층에 형성된 Tx 및 Rx 패턴을 포함하며,
    상기 Tx 및 Rx 패턴은 투영면을 기준으로 메시 형태로 배치되는,
    팬-아웃 센서 패키지.
  2. 제 1 항에 있어서,
    상기 코어부재는 절연층, 상기 절연층의 제1측에 배치되며 상기 연결부재와 접하는 제1배선층, 상기 절연층의 상기 제1측의 반대측인 제2측에 배치되며 적어도 일부가 상기 봉합재에 형성된 개구부로 노출되는 제2배선층, 및 상기 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 비아를 포함하는,
    팬-아웃 센서 패키지.
  3. 제 2 항에 있어서,
    상기 제2배선층의 두께가 상기 제1배선층의 두께보다 두꺼운,
    팬-아웃 센서 패키지.
  4. 제 2 항에 있어서,
    상기 절연층은 제1 및 제2수지층과 이들 사이에 배치된 보강재를 포함하며,
    상기 제1수지층은 상기 제2수지층 보다 상기 연결부재에 가깝게 위치하며,
    상기 보강재는 유리섬유를 포함하는,
    팬-아웃 센서 패키지.
  5. 제 4 항에 있어서,
    상기 제2수지층의 두께가 상기 제1수지층의 두께보다 두꺼운,
    팬-아웃 센서 패키지.
  6. 제 4 항에 있어서,
    상기 제2수지층의 열팽창계수 및 엘라스틱 모듈러스가 상기 제1수지층의 열팽창계수 및 엘라스틱 모듈러스보다 큰,
    팬-아웃 센서 패키지.
  7. 제 2 항에 있어서,
    상기 봉합재의 개구부 상에 배치되며, 상기 개구부를 통하여 노출된 상기 제2배선층과 전기적으로 연결된 전기연결구조체; 를 더 포함하는,
    팬-아웃 센서 패키지.
  8. 제 1 항에 있어서,
    상기 배선층의 두께가 상기 회로층의 두께보다 두꺼운,
    팬-아웃 센서 패키지.
  9. 제 1 항에 있어서,
    상기 연결부재는 상기 회로층을 상기 배선층, 상기 접속패드, 및 상기 외부전극과 각각 전기적으로 연결하는 비아를 포함하며,
    상기 접속패드 및 상기 외부전극 각각은 상기 비아와 직접 접하는,
    팬-아웃 센서 패키지.
  10. 제 9 항에 있어서,
    상기 외부전극은 구리(Cu), 알루미늄(Al), 및 은(Ag)로 이루어진 군으로부터 선택된 적어도 하나의 금속 물질을 포함하는,
    팬-아웃 센서 패키지.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 Tx 패턴의 선폭은 상기 Rx 패턴의 선폭보다 넓으며,
    상기 Tx 패턴간의 간격은 상기 Rx 패턴간의 간격보다 좁은,
    팬-아웃 센서 패키지.
  13. 제 1 항에 있어서,
    상기 회로층은 상기 Rx 패턴이 형성된 제1회로층, 상기 Tx 패턴이 형성된 제2회로층, 전자파 차폐 패턴을 포함하는 제3회로층, 및 재배선 패턴을 포함하는 제4회로층을 포함하며,
    상기 제1 내지 제4회로층은 이 순서로 상기 센서용 집적회로의 활성면과 가까워지는,
    팬-아웃 센서 패키지.
  14. 삭제
  15. 삭제
  16. 제 1 항에 있어서,
    상기 연결부재 상에 배치된 패시베이션층; 을 더 포함하며,
    상기 패시베이션층은 상기 연결부재를 구성하는 절연층보다 유전율이 큰,
    팬-아웃 센서 패키지.
  17. 제 1 항에 있어서,
    상기 코어부재는 제1절연층, 상기 제1절연층에 일면이 노출되도록 매립되며 상기 연결부재와 접하는 제1배선층, 상기 제1절연층의 상기 제1배선층이 매립된 측의 반대측에 배치된 제2배선층, 상기 제1절연층 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 상기 제2절연층 상에 배치된 제3배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1비아, 및 상기 제2절연층을 관통하며 상기 제2 및 제3배선층을 전기적으로 연결하는 제2비아를 포함하는,
    팬-아웃 센서 패키지.
  18. 제 1 항에 있어서,
    상기 코어부재는 제1절연층, 상기 제1절연층의 양면에 배치된 제1배선층 및 제2배선층, 상기 제1절연층 상에 배치되며 상기 제1배선층을 덮는 제2절연층, 상기 제2절연층 상에 배치되며 상기 연결부재와 접하는 제3배선층, 상기 제1절연층 상에 배치되며 상기 제2배선층을 덮는 제3절연층, 상기 제3절연층 상에 배치된 제4배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1비아, 상기 제2절연층을 관통하며 상기 제1 및 제3배선층을 전기적으로 연결하는 제2비아, 및 상기 제3절연층을 관통하며 상기 제2 및 제4배선층을 전기적으로 연결하는 제3비아를 포함하는,
    팬-아웃 센서 패키지.
  19. 절연층, 상기 절연층의 상측에 배치된 제1배선층, 상기 절연층의 하측에 배치된 제2배선층, 및 상기 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 비아를 포함하며, 관통홀을 갖는 코어부재;
    상기 관통홀에 배치된 센서용 집적회로(IC);
    상기 코어부재 및 상기 센서용 집적회로의 하측의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 봉합재; 및
    상기 코어부재 및 상기 센서용 집적회로의 상측에 배치되며, 복수의 층으로 구성된 회로층을 포함하는 연결부재; 를 포함하며,
    상기 제2배선층의 두께는 상기 제1배선층의 두께보다 두껍고,
    상기 회로층은 정전용량의 변화를 검출하는 센싱 패턴을 포함하고,
    상기 센싱 패턴은 서로 다른 회로층에 형성된 Tx 및 Rx 패턴을 포함하며,
    상기 Tx 및 Rx 패턴은 투영면을 기준으로 메시 형태로 배치되는,
    팬-아웃 센서 패키지.
  20. 제 19 항에 있어서,
    상기 관통홀에 상기 센서용 집적회로와 나란하게 배치된 수동부품; 을 더 포함하며,
    상기 수동부품은 상기 봉합재로 적어도 일부가 덮인,
    팬-아웃 센서 패키지.
  21. 복수의 층으로 구성된 배선층을 포함하며, 관통홀을 갖는 코어부재;
    상기 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 센서용 집적회로(IC);
    상기 관통홀에 상기 센서용 집적회로와 나란하게 배치되며, 외부전극을 갖는 수동부품;
    상기 코어부재, 상기 센서용 집적회로의 비활성면, 및 상기 수동부품의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 봉합재; 및
    상기 코어부재, 상기 센서용 집적회로의 활성면, 및 상기 수동부품 상에 배치되며, 복수의 층으로 구성된 회로층을 포함하는 연결부재; 를 포함하며,
    상기 회로층은 상기 배선층, 상기 접속패드, 및 상기 외부전극과 전기적으로 연결되며,
    상기 회로층은 정전용량의 변화를 검출하는 센싱 패턴을 포함하고,
    상기 센싱 패턴은 서로 동일한 회로층에 형성된 Tx 및 Rx 패턴을 포함하며,
    상기 Tx 및 Rx 패턴은 다이아몬드 형태로 교대로 배치된,
    팬-아웃 센서 패키지.
  22. 제 21 항에 있어서,
    상기 회로층은 상기 Rx 및 Tx 패턴이 형성된 제1회로층, 전자파 차폐 패턴을 포함하는 제2회로층, 및 재배선 패턴을 포함하는 제3회로층을 포함하며,
    상기 제1 내지 제3회로층은 이 순서로 상기 센서용 집적회로의 활성면과 가까워지는,
    팬-아웃 센서 패키지.
  23. 절연층, 상기 절연층의 상측에 배치된 제1배선층, 상기 절연층의 하측에 배치된 제2배선층, 및 상기 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 비아를 포함하며, 관통홀을 갖는 코어부재;
    상기 관통홀에 배치된 센서용 집적회로(IC);
    상기 코어부재 및 상기 센서용 집적회로의 하측의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 봉합재; 및
    상기 코어부재 및 상기 센서용 집적회로의 상측에 배치되며, 복수의 층으로 구성된 회로층을 포함하는 연결부재; 를 포함하며,
    상기 제2배선층의 두께는 상기 제1배선층의 두께보다 두껍고,
    상기 회로층은 정전용량의 변화를 검출하는 센싱 패턴을 포함하고,
    상기 센싱 패턴은 서로 동일한 회로층에 형성된 Tx 및 Rx 패턴을 포함하며,
    상기 Tx 및 Rx 패턴은 다이아몬드 형태로 교대로 배치된,
    팬-아웃 센서 패키지.
KR1020170160576A 2017-11-28 2017-11-28 팬-아웃 센서 패키지 KR101933423B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170160576A KR101933423B1 (ko) 2017-11-28 2017-11-28 팬-아웃 센서 패키지
US15/966,621 US10467450B2 (en) 2017-11-28 2018-04-30 Fan-out sensor package
TW107115153A TWI665769B (zh) 2017-11-28 2018-05-04 扇出型感測器封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160576A KR101933423B1 (ko) 2017-11-28 2017-11-28 팬-아웃 센서 패키지

Publications (1)

Publication Number Publication Date
KR101933423B1 true KR101933423B1 (ko) 2018-12-28

Family

ID=65008313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160576A KR101933423B1 (ko) 2017-11-28 2017-11-28 팬-아웃 센서 패키지

Country Status (3)

Country Link
US (1) US10467450B2 (ko)
KR (1) KR101933423B1 (ko)
TW (1) TWI665769B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668166A (zh) * 2019-03-08 2020-09-15 Tdk株式会社 层叠元件的组件及制造其的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796212B2 (en) 2018-10-02 2020-10-06 Xerox Corporation Orientation-agnostic method to interface to printed memory label
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
KR20210078951A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
KR20210078952A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
US20230154764A1 (en) * 2021-11-12 2023-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Staggered Metal Mesh on Backside of Device Die and Method Forming Same
TWI815639B (zh) * 2022-09-02 2023-09-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI832667B (zh) * 2023-01-10 2024-02-11 大陸商芯愛科技（南京）有限公司 電子封裝件及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20130033344A1 (en) 2011-08-03 2013-02-07 Fujitsu Component Limited Electromagnetic relay

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211075A1 (en) * 2006-10-06 2008-09-04 Advanced Chip Engineering Technology Inc. Image sensor chip scale package having inter-adhesion with gap and method of the same
US9406580B2 (en) 2011-03-16 2016-08-02 Synaptics Incorporated Packaging for fingerprint sensors and methods of manufacture
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
KR101356143B1 (ko) 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
US9721920B2 (en) 2012-10-19 2017-08-01 Infineon Technologies Ag Embedded chip packages and methods for manufacturing an embedded chip package
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
KR101693747B1 (ko) 2014-02-13 2017-01-06 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
US10453785B2 (en) 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US9613931B2 (en) * 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR20160132751A (ko) 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20130033344A1 (en) 2011-08-03 2013-02-07 Fujitsu Component Limited Electromagnetic relay

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668166A (zh) * 2019-03-08 2020-09-15 Tdk株式会社 层叠元件的组件及制造其的方法
CN111668166B (zh) * 2019-03-08 2023-08-08 Tdk株式会社 层叠元件的组件及制造其的方法

Also Published As

Publication number Publication date
TW201926592A (zh) 2019-07-01
TWI665769B (zh) 2019-07-11
US20190163945A1 (en) 2019-05-30
US10467450B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
KR101933423B1 (ko) 팬-아웃 센서 패키지
KR101872644B1 (ko) 팬-아웃 반도체 장치
US11037971B2 (en) Fan-out sensor package and optical fingerprint sensor module including the same
KR102609138B1 (ko) 인쇄회로기판 어셈블리
KR101982044B1 (ko) 팬-아웃 반도체 패키지
US10474868B2 (en) Fan-out semiconductor package
KR102019353B1 (ko) 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101901713B1 (ko) 팬-아웃 반도체 패키지
KR101942740B1 (ko) 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
KR101994750B1 (ko) 팬-아웃 반도체 패키지
KR101901711B1 (ko) 팬-아웃 반도체 패키지
KR20180037529A (ko) 팬-아웃 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR101901712B1 (ko) 팬-아웃 반도체 패키지
KR20180039524A (ko) 팬-아웃 반도체 패키지
KR101892876B1 (ko) 팬-아웃 반도체 패키지
KR20180090666A (ko) 팬-아웃 반도체 패키지
KR101973428B1 (ko) 팬-아웃 반도체 패키지
KR20190004462A (ko) 팬-아웃 반도체 패키지
KR20190082603A (ko) 반도체 패키지
KR20190092694A (ko) 팬-아웃 센서 패키지
KR101973430B1 (ko) 팬-아웃 반도체 패키지
KR101901714B1 (ko) 팬-아웃 반도체 패키지
KR101901710B1 (ko) 팬-아웃 지문센서 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant