CN111668166A - 层叠元件的组件及制造其的方法 - Google Patents

层叠元件的组件及制造其的方法 Download PDF

Info

Publication number
CN111668166A
CN111668166A CN202010157229.1A CN202010157229A CN111668166A CN 111668166 A CN111668166 A CN 111668166A CN 202010157229 A CN202010157229 A CN 202010157229A CN 111668166 A CN111668166 A CN 111668166A
Authority
CN
China
Prior art keywords
face
filler
resin layer
fillers
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010157229.1A
Other languages
English (en)
Other versions
CN111668166B (zh
Inventor
蔡永福
宫崎州平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN111668166A publication Critical patent/CN111668166A/zh
Application granted granted Critical
Publication of CN111668166B publication Critical patent/CN111668166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

在两元件之间的空间被含填充剂的树脂填充的组件中，提供了一种既可以限制组件的尺寸又可以限制填充剂成本的构造。层叠元件的组件(10)具有：具有第一面(21)的第一元件(2)；设置在第一面(21)上并且包含多种填充剂(F)的树脂层(61)；以及设置在树脂层(61)上并且具有与树脂层(61)接触的第二面(41)的第二元件(4)。在垂直于第二面(41)的截面中，与第二面(41)接触的填充剂(F2)的平均扁平率大于不与第二面(41)接触的填充剂(F1、F3)的平均扁平率。此处，扁平率是填充剂在平行于第二面(41)的方向上的最大长度与填充剂在垂直于第二面(41)的方向上的最大厚度的比率。

Description

层叠元件的组件及制造其的方法
技术领域
本申请基于2019年3月8日提交的JP2019-042832并要求其优先权，其公开内容通过引用而整体并入本文。
本发明涉及层叠元件的组件和传感器封装件、以及制造它们的方法，特别是涉及密封树脂的填充剂的构造。
背景技术
通常，已知有一种封装件，其中电子部件(如传感器单元)连接到另一电子部件并且这些部件被树脂完全密封。这种封装件用于将许多外部连接端子连接到小尺寸的电气部件。外部连接端子突出到电子部件之外的封装件也被称为扇出封装件。
含填充剂的树脂用作树脂。含填充剂的树脂是树脂，例如是环氧树脂，与由例如二氧化硅的无机材料制成的填充剂混合。通常，树脂在固化时具有高的热膨胀系数，并且固化的树脂引起较大的应力，该应力反过来可能在功能上影响电子部件。与树脂相比，由于填充剂的热膨胀系数低，因此含填充剂的树脂的热膨胀系数比不含填充剂的树脂的热膨胀系数低，并且不易发生上述问题。
为了限制封装件的尺寸，优选，电子部件之间的连接尽可能地紧凑。例如，当两个电子部件经由引出电极连接时，在两个电子部件之间可以形成具有与引出电极的厚度相同尺寸的间隙。该间隙也填充有树脂。然而，由于间隙优选尽可能小，所以将具有小直径的填充剂用于含填充剂的树脂。JP2014-56924公开了含有5μm的最大直径的填充剂的树脂。
发明内容
填充剂的成本与填充剂的直径相关，并且通常具有小直径的填充剂的成本高。因此，当用含填充剂的树脂填充小间隙时，填充剂的成本可能增加。如果间隙大，则因为大间隙可以容纳具有大直径的填充剂，因而可以限制填充剂的成本，但是难以限制封装件的尺寸。当用含填充剂的树脂来填充电子部件之间的间隙时出现该问题，但是当用含填充剂的树脂来填充两元件之间的空间时通常也发生该问题。
本发明涉及一种用含填充剂的树脂来填充两元件之间的空间的组件，并且旨在提供一种可以既限制组件的尺寸又限制填充剂成本的构造、以及一种制造该组件的方法。
根据本发明的层叠元件的组件包括：具有第一面的第一元件；设置在第一面上并且含有多种填充剂的树脂层；设置在树脂层上并具有与树脂层接触的第二面的第二元件。在垂直于第二面的截面中，与第二面接触的填充剂的平均扁平率大于不与第二面接触的填充剂的平均扁平率。此处，扁平率是填充剂在平行于第二面的方向上的最大长度与填充剂在垂直于第二面的方向上的最大厚度的比率。
根据本发明的制造层叠元件的组件的方法包括：第一元件形成步骤，其形成具有第一面的第一元件；树脂层形成步骤，其在第一面上形成树脂层，树脂层包含多种填充剂；研磨步骤，其研磨树脂层的上表面；以及第二元件形成步骤，其在已研磨的树脂层的上表面上形成第二元件，第二元件具有与上表面接触的第二面。在研磨步骤之前和树脂层形成步骤之后，包含于树脂层的填充剂的至少之一的直径大于第一面和第二面之间的间隙。
根据本发明，可以提供一种可以既限制组件的尺寸又可以限制填充剂成本的构造、以及一种制造该组件的方法。
通过参考示出本发明的示例的附图的以下描述，本发明的上述和其他目的、特征和优点变得显而易见。
附图说明
图1A和1B是扇出封装件的透视图；
图2A和2B是图1A和1B所示的扇出封装件的截面图；
图3是图2B中的B部的放大图；
图4A～4D是示出研磨之前的各种形状的填充剂的概念图；
图5A～5E是示出制造传感器封装件的方法的步骤的视图；
图6A～图6E是示出研磨之后的各种形状的填充剂的概念图；
图7是表示与图3相同部的比较例的局部截面图；以及
图8是示出与图3相同部的示例的照片。
附图标记
1 传感器封装件
2 第一元件(传感器单元)
21 第一面
3 引出电极
4 第二元件(再分布层)
41 第二面
5 外部连接端子
6 树脂层
61 第一树脂层
10 层叠元件的组件
F 填充剂
F1 第一填充剂
F2 第二填充剂
F3 第三填充剂。
具体实施方式
参考附图描述本发明的实施方式。本实施方式涉及一种扇出传感器封装件，传感器单元经由再分布层连接到外部连接端子。然而，本发明不局限于这样的传感器封装件，可以应用到具有第一元件、设置在第一元件上的含填充剂的树脂层以及设置在第一树脂层上的第二元件的任意的层叠元件的组件。在下文描述中，平行于再分布层4的第二面41且再分布层4延伸的方向被称为X方向，平行于再分布层4的第二面41且垂直于X方向的方向被称为Y方向，并且垂直于X和Y方向且垂直于再分布层4的第二面41的方向被称为Z方向。垂直于第二面41的截面意味着平行于Z方向的任意截面。应注意，存在许多垂直于第二面41的截面，并且该截面不限于附图中所示的X-Z平面。类似地，存在许多平行于第二面41的方向，并且该方向不限于X和Y方向。
图1A和1B示出了传感器封装件1的透视图。图1A是示出传感器封装件1的外部形状的透视图，并且图1B示出透视图，其中省略了图1A中的含填充剂的树脂6。传感器封装件1包括容纳传感器元件(未示出)的传感器单元2、设置在传感器单元2的表面(第一面21)上的引出电极3、分别连接至引出电极3的再分布层(导电层)4以及分别连接至再分布层4的外部连接端子5。传感器单元2容纳使用TMR元件的磁传感器，但是传感器的类型不限于此。例如，霍尔元件或磁阻元件(例如AMR元件和GMR元件)可以用于传感器。在本实施方式中，设置了四个引出电极3、四个再分布层4以及四个外部连接端子5，但是数量不限于此。沿Z方向看，包围四个外部连接端子5的最小矩形8也包围传感器单元2。换言之，沿Z方向看，传感器单元2位于包围四个外部连接端子5的最小矩形8内。
除了外部连接端子5的上表面和传感器单元2的底面22之外，通过含填充剂的树脂6来密封传感器单元2、引出电极3、再分布层4和外部连接端子5。形成含填充剂的树脂6的树脂是环氧树脂，但是树脂的类型不限于此。也可以使用其他树脂，例如酚醛树脂和聚酰亚胺树脂。树脂中的填充剂的比例没有限制，并且可以从10～90质量百分比的范围内选择。
图2A是沿着图1B中的线A-A截取的传感器封装件1的截面图，并且图2B是图2A中的A部的放大图。含填充剂的树脂6包括覆盖传感器单元2的侧面和引出电极3的侧面的第一树脂层61，以及覆盖再分布层4的侧面和外部连接端子5的侧面的第二树脂层62。在本实施方式中，第一树脂层61和第二树脂层62具有包括填充剂的直径的相同的构造，但是可以具有不同的构造。传感器单元2具有通常的长方体形状。在传感器单元2的六个面中，面向再分布层4的上表面形成与第一树脂层61接触的第一面21。作为第一面21的背面的底面22露出。在第一面21上形成由导电金属(如Cu)形成的引出电极3。在形成传感器单元2之后，再分布层4连接到传感器单元2的引出电极3。再分布层4由导电金属(如Cu)形成。再分布层4在远离传感器单元2的方向上大致平行于传感器单元2的第一面21而延伸。面向传感器单元2的各再分布层4的面形成与第一树脂层61接触的第二面41。因此，在传感器单元2和再分布层4之间形成尺寸等于第一面21和第二面41之间的空间的间隙9，并且间隙9也填充有第一树脂层61。换言之，传感器单元2(第一元件)、第一树脂层61以及再分布层4(第二元件)形成层叠元件的组件10。外部连接端子5设置在各再分布层4的上表面上。外部连接端子5由导电金属(如Cu、Sn和SnAg)形成，并且分别电连接至再分布层4。
图3是图2B中的B部的放大图，示出了垂直于再分布层4(第二元件)的第二面41的截面。填充剂F由具有不同形状和尺寸的各种填充剂组成。尽管在本实施方式中如稍后所述一些填充剂的形状因研磨而改变，但为方便起见，图3中仅示出了在研磨之前为球形的填充剂。图4A至4D是示出在形状改变之前，即在研磨填充剂之前，填充剂F的各种形状的示例的截面图。图4A示出了具有圆形截面的填充剂F，图4B示出了具有椭圆形截面的填充剂F，以及图4C、4D示出了具有不规则形状的截面的填充剂F。在本描述中，将填充剂F的表面上任意两点之间沿直线测量的最大距离定义为填充剂F的直径。换言之，填充剂F的直径是指包围填充剂F的球体中的具有最小体积的球体的直径。例如，球形填充剂F的直径等于球体的直径，椭圆形填充剂F的直径等于椭圆长轴的长度。为方便起见，填充剂的直径在图4A-4D中被表示为“d”。因此，多种填充剂F由具有不同填充剂直径的填充剂F组成。填充剂的最大直径取决于市场上可用的填充剂类型。
一些填充剂F与第一面21接触(这些填充剂F被称为第一填充剂F1)，一些其他填充剂F与第二面41接触(这些填充剂F被称为第二填充剂F2)，并且剩余的填充剂F既不与第一面21接触也不与第二面41接触(这些填充剂F被称为第三填充剂F3)。在本实施方式中，在垂直于第二面41的截面中，将各填充剂F在平行于第二面41的方向上的最大长度L2与该相同填充剂F在Z方向上的最大厚度L1的比率定义为扁平率。第二填充剂F2的平均扁平率大于第一填充剂F1和第三填充剂F3的平均扁平率、即不与第二面41接触的填充剂F的平均扁平率。换言之，与不与第二面41接触的填充剂F相比，第二填充剂F2在平行于第二面41的方向上平均更长。如上所述，存在许多平行于第二面41的方向，并且平行于第二面41的方向不限于图中所示的X方向。然而，由于填充剂F是随机朝向的，因此可以通过使用任何可用的截面来确定平均扁平率而没有大的误差。另外，在确定平均扁平率时，可以排除具有小直径(例如，小于1μm的直径)的细填充剂。填充剂F的形状在后面更详细地描述。
接下来，参照图5A-5E，描述根据本实施方式的制造传感器封装件1的方法。首先，如图5A所示，在支撑结构7上形成多个传感器单元2(第一元件形成步骤)。传感器单元2可以在晶圆工艺中在硅基底上形成。或者，可以首先分离形成于晶圆工艺中的传感器单元2，然后可以通过粘合剂将其结合到支撑带上。在本发明中，支撑结构7包括支撑基底和支撑带这两者。确定相邻传感器单元2之间的间隔，使得相邻传感器单元2的外部连接端子5(在随后的步骤中形成)不会彼此干扰。四个引出电极3在传感器单元2的上表面上形成。接下来，传感器单元2被第一树脂层61覆盖。因此，包含多种填充剂F的第一树脂层61在第一元件上形成(第一树脂层形成步骤)。第一树脂层61可以通过加压或印刷形成。第一树脂层61不仅覆盖传感器单元2，而且覆盖引出电极3。然后，第一树脂层61被固化。沿Z方向测量的、包含于第一树脂层61的至少一个第二填充剂F2的最大厚度、或填充剂的最大直径大于传感器单元2(第一元件)与再分布层4(第二元件)之间的间隙9的尺寸H，间隙9在后续步骤中形成。因此，当间隙9的尺寸H是例如约30μm时，填充剂的最大直径可以是例如等于或大于50μm。
接下来，如图5B所示，研磨已固化的第一树脂层61的上表面(研磨步骤)。研磨步骤可以例如通过机械研磨、通过CMP(化学机械抛光)或通过机械研磨和CMP的组合来进行。研磨第一树脂层61和引出电极3，直到露出引出电极3并且引出电极3的厚度减小到小于第二填充剂F2的最大厚度。因此，包含于在研磨步骤之前存在的第一树脂层61的上表面与在研磨步骤之后存在的第一树脂层61的上表面之间的一些第二填充剂F2被全部或部分地去除。在研磨步骤之后露出于第一树脂层61的上表面上的大部分第二填充剂F2在上表面上被弄平。
图6A-6E概念性地示出了研磨后的第二填充剂F2的各种形状。已固化的树脂不会因研磨而大幅度变形。填充剂F基本上停留在相同的位置，并且填充剂F的上部通过研磨而被去除并且弄平。如图6A所示，如果填充剂F的原始形状是例如球形，则填充剂F变形为上部被去除的球形。如图6B所示，如果填充剂F的原始形状是例如椭圆形，则填充剂F变形为上部被去除的椭圆形。例如，如图6A-6E所示，一些填充剂F与第二面41面接触。例如，如图6A、6C和6E所示，一些填充剂F在平行于第二面41的方向上在第二面41上具有最大长度。例如，如图6A-6D所示，一些填充剂F沿第二面41平坦地延伸。例如，如图6C所示，一些填充剂F在与第二面41接触的填充剂的端部具有在第二面41上延伸的晶须(whisker)13。晶须13被认为是在机械研磨期间由于研磨垫拉动填充剂F而产生的。例如，如图6D所示，一些填充剂F在填充剂的端部具有凹口(notch)11。凹口11被认为是在机械研磨期间由于研磨垫推动填充剂F而产生的。例如，如图6E所示，一些填充剂F在填充剂和第二面41之间形成腔12。腔12被认为是在机械研磨期间由于研磨垫推动填充剂F的两端而产生的。如上所述，填充剂F具有各种形状，但是图6A-6E所示的形状不是填充剂通常具有的形状，并且这些形状被认为是通过研磨产生的。
接下来，如图5C所示，再分布层4(第二元件)在已被研磨的第一树脂层61的上表面上形成(第二元件形成步骤)。再分布层4的下表面(第二面41)与已被研磨的第一树脂层61的上表面接触。再分布层4连接到引出电极3。再分布层4通过例如镀敷、溅射、印刷和涂覆而形成。接下来，外部连接端子5在再分布层4上形成。外部连接端子5通过例如镀敷、溅射、印刷和涂覆而形成。接下来，如图5D所示，再分布层4和外部连接端子5由第二树脂层62密封。与第一树脂层61一样，含填充剂的树脂可以被用作第二树脂层62。接下来，如图5E所示，第二树脂层62被研磨直到露出外部连接端子5。之后，分离各传感器封装件1，并且去除支撑结构7。在本实施方式中去除了支撑结构7，但是其可以用作产品的一部分。
图7是示出与图3相同部的传统传感器封装件的截面图。第一树脂层61的最大填充剂直径小于本实施方式的第一树脂层61的最大填充剂直径。存在于传感器单元2和再分布层4之间的填充剂F的直径小于间隙9的尺寸H，并且填充剂F基本上是球形的。然而，具有较小的最大直径的填充剂比具有较大的最大直径的填充剂贵。在本实施方式中，因为可以使用具有较大的最大直径的填充剂，所以可以降低密封树脂的成本。
另外，在本实施方式中，第一树脂层61的特征在于良好的散热能力。为了消散产生于传感器单元2中的热量，第一树脂层61需要良好的热导率。因为通常树脂的热导率较低并且填充剂的热导率高，所以第一树脂层61的热导率在很大程度上取决于填充剂的热导率。例如，作为填充剂的材料的示例的SiO2的热导率约为8Wm-1K-1，而环氧树脂的热导率小至约0.21Wm-1K-1。在本实施方式中，由于具有较大的最大直径的填充剂，因此可以很容易地确保填充剂F与再分布层4之间的较大接触面积(更确切地说，每单位再分布层4的面积的再分布层4与填充剂F之间的接触面积)。这增强了从再分布层4到填充剂F的导热。另外，在第一树脂层61中，填充剂F和树脂之间的边界的数量减少。因此，产生于传感器单元2中的热量易于经由有限数量的填充剂F而传递到再分布层4，使得可以在第一树脂层61中容易地确保传热路径。换言之，传热路径不太可能被树脂切断，并且可以更有效地将产生于传感器单元2中的热量传递到再分布层4。应该注意，因为在除间隙9之外的部分中也使用了具有较大的最大直径的填充剂F，因此在本实施方式中整体改善了树脂层6的热导率。
另外，由于具有较小直径的填充剂在研磨期间容易移动，因此在已研磨的表面上倾向于出现小的不平，并且该小的不平可能引起第一树脂层61和再分布层4之间的腔。在本实施方式中，由于使用了具有较大的最大直径的填充剂，因此小直径的填充剂的数量相对减少，并且已研磨的第一树脂层61的表面倾向于被弄平。
图8是根据本实施方式制造的传感器封装件1的照片，示出了与图3相同部(为方便起见，除树脂层以外的元件概念性示出)。在附图中，黑色部分表示环氧树脂并且白色部分表示填充剂F。间隙的尺寸H是18μm，并且填充剂的最大直径是25μm。如上所述，第一树脂层61包含形状和尺寸不同的各种填充剂F。从图8可以确认，通过机械研磨已弄平在传感器单元2和再分布层4之间的间隙9中与再分布层4接触的填充剂F。
尽管已经详细示出和描述了本发明的某些优选实施方式，但是应当理解，在不脱离权利要求的精神或范围下，可以做出各种改变和变形。

Claims (16)

1.一种层叠元件的组件，其中，
包括：
具有第一面的第一元件；
设置在所述第一面上并且包含多种填充剂的树脂层；
设置在所述树脂层上并且具有与所述树脂层接触的第二面的第二元件，
在垂直于所述第二面的截面中，与所述第二面接触的所述填充剂的平均扁平率大于不与所述第二面接触的所述填充剂的平均扁平率，所述扁平率是所述填充剂在平行于所述第二面的方向上的最大长度与所述填充剂在垂直于所述第二面的方向上的最大厚度的比率。
2.根据权利要求1所述的层叠元件的组件，其中，
与所述第二面接触的所述填充剂中的至少之一与所述第二面面接触。
3.根据权利要求1所述的层叠元件的组件，其中，
与所述第二面接触的所述填充剂中的至少之一在所述第二面上具有最大长度。
4.根据权利要求1所述的层叠元件的组件，其中，
与所述第二面接触的所述填充剂中的至少之一沿所述第二面平坦地延伸。
5.根据权利要求1所述的层叠元件的组件，其中，
与所述第二面接触的所述填充剂中的至少之一在所述填充剂的端部具有在所述第二面上延伸的晶须。
6.根据权利要求1所述的层叠元件的组件，其中，
与所述第二面接触的所述填充剂中的至少之一在所述填充剂的端部具有凹口。
7.根据权利要求1所述的层叠元件的组件，其中，
与所述第二面接触的所述填充剂中的至少之一在所述第二面与所述填充剂之间形成腔。
8.根据权利要求1所述的层叠元件的组件，其中，
所述树脂层的与所述第二面接触的面被研磨。
9.一种传感器封装件，其中，
包含权利要求1至8中任一项所述的层叠元件的组件，所述第一元件是传感器单元，所述第二元件是导电层，
还包括将所述传感器单元连接到所述导电层的引出电极，在所述传感器单元和所述导电层之间设有所述引出电极和所述树脂层。
10.根据权利要求9所述的传感器封装件，其中，
分别地，所述引出电极中的多于一个被连接到所述传感器单元，并且所述导电层中的多于一个被连接到所述引出电极，
还包括分别连接到所述导电层的外部连接端子，并且从垂直于所述第二面的方向看，包围所述外部连接端子的最小矩形包围所述传感器单元。
11.一种制造层叠元件的组件的方法，其中，
包括：
第一元件形成步骤，其形成具有第一面的第一元件；
树脂层形成步骤，其在所述第一面上形成树脂层，所述树脂层包含多种填充剂；
研磨步骤，其研磨所述树脂层的上表面；以及
第二元件形成步骤，其在已研磨的所述树脂层的所述上表面上形成第二元件，所述第二元件具有与所述上表面接触的第二面，
在所述研磨步骤之前和所述树脂层形成步骤之后，包含于所述树脂层的所述填充剂中的至少之一的直径大于所述第一面和所述第二面之间的间隙。
12.根据权利要求11所述的方法，其中，
包含于在所述研磨步骤之前存在的所述树脂层的所述上表面与在所述研磨步骤之后存在的所述树脂层的所述上表面之间的所述填充剂中的一些在所述研磨步骤中被全部地或部分地去除。
13.根据权利要求11所述的方法，其中，
在所述研磨步骤之后露出于所述树脂层的所述上表面上的所述填充剂在所述上表面上被弄平。
14.根据权利要求11所述的方法，其中，
所述研磨步骤通过机械研磨来进行。
15.根据权利要求11所述的方法，其中，
所述填充剂的最大直径等于或大于50μm。
16.一种制造传感器封装件的方法，其中，包括权利要求11-15中任一项所述的方法，
在所述第一元件形成步骤中，传感器单元作为所述第一元件而形成，所述传感器单元具有形成在其上表面上的引出电极，
在所述树脂层形成步骤中，所述传感器单元和所述引出电极被所述树脂层密封，
在所述研磨步骤中，所述树脂层和所述引出电极被研磨到所述引出电极的厚度减小到小于所述填充剂的最大厚度为止，
在所述第二元件形成步骤中，导电层作为所述第二元件而形成，所述导电层连接到所述引出电极，
在所述第二元件形成步骤之后，在所述导电层上形成外部连接端子。
CN202010157229.1A 2019-03-08 2020-03-09 层叠元件的组件及制造其的方法 Active CN111668166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019042832A JP2020142480A (ja) 2019-03-08 2019-03-08 積層体とセンサパッケージ及びそれらの製造方法
JP2019-042832 2019-03-08

Publications (2)

Publication Number Publication Date
CN111668166A true CN111668166A (zh) 2020-09-15
CN111668166B CN111668166B (zh) 2023-08-08

Family

ID=72334691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010157229.1A Active CN111668166B (zh) 2019-03-08 2020-03-09 层叠元件的组件及制造其的方法

Country Status (3)

Country Link
US (2) US11322418B2 (zh)
JP (1) JP2020142480A (zh)
CN (1) CN111668166B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149905A (ja) * 2005-11-28 2007-06-14 Sony Corp 光電変換素子パッケージ及び光電変換素子パッケージの製造方法
US20080217763A1 (en) * 2007-03-09 2008-09-11 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
CN101622314A (zh) * 2007-04-20 2010-01-06 出光兴产株式会社 电子标签封装用树脂组合物、树脂封装电子标签及其制造方法
JP2011097122A (ja) * 2011-02-18 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013187231A (ja) * 2012-03-06 2013-09-19 Asahi Kasei Electronics Co Ltd 半導体センサ、および、その製造方法
CN103377955A (zh) * 2012-04-16 2013-10-30 台湾积体电路制造股份有限公司 叠层封装件结构及其形成方法
US20140239438A1 (en) * 2013-02-22 2014-08-28 Infineon Technologies Ag Semiconductor device
CN104795371A (zh) * 2014-01-17 2015-07-22 台湾积体电路制造股份有限公司 扇出型封装件及其形成方法
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
CN107424961A (zh) * 2016-03-31 2017-12-01 Tdk株式会社 使用复合磁性密封材料的电子电路封装
US20180061767A1 (en) * 2016-08-31 2018-03-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US20180182801A1 (en) * 2016-12-22 2018-06-28 UTAC Headquarters Pte. Ltd. Image sensor with processor package
CN108538733A (zh) * 2017-03-02 2018-09-14 韩国科泰高科株式会社 传感器封装件用涂覆装置及利用其制造的传感器封装件
CN108886871A (zh) * 2016-03-11 2018-11-23 株式会社藤仓 布线体组件、布线构造体以及接触式传感器
KR101933423B1 (ko) * 2017-11-28 2018-12-28 삼성전기 주식회사 팬-아웃 센서 패키지
CN114907594A (zh) * 2016-10-31 2022-08-16 迪睿合株式会社 含填料膜

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130035620A (ko) * 2011-09-30 2013-04-09 삼성전자주식회사 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
JP2014056924A (ja) 2012-09-12 2014-03-27 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
US10522436B2 (en) * 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
US10361122B1 (en) * 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
JP7211757B2 (ja) * 2018-10-22 2023-01-24 新光電気工業株式会社 配線基板
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11075131B2 (en) * 2019-08-22 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149905A (ja) * 2005-11-28 2007-06-14 Sony Corp 光電変換素子パッケージ及び光電変換素子パッケージの製造方法
US20080217763A1 (en) * 2007-03-09 2008-09-11 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
CN101622314A (zh) * 2007-04-20 2010-01-06 出光兴产株式会社 电子标签封装用树脂组合物、树脂封装电子标签及其制造方法
JP2011097122A (ja) * 2011-02-18 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013187231A (ja) * 2012-03-06 2013-09-19 Asahi Kasei Electronics Co Ltd 半導体センサ、および、その製造方法
CN103377955A (zh) * 2012-04-16 2013-10-30 台湾积体电路制造股份有限公司 叠层封装件结构及其形成方法
US20140239438A1 (en) * 2013-02-22 2014-08-28 Infineon Technologies Ag Semiconductor device
CN104795371A (zh) * 2014-01-17 2015-07-22 台湾积体电路制造股份有限公司 扇出型封装件及其形成方法
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
CN108886871A (zh) * 2016-03-11 2018-11-23 株式会社藤仓 布线体组件、布线构造体以及接触式传感器
CN107424961A (zh) * 2016-03-31 2017-12-01 Tdk株式会社 使用复合磁性密封材料的电子电路封装
US20180061767A1 (en) * 2016-08-31 2018-03-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN114907594A (zh) * 2016-10-31 2022-08-16 迪睿合株式会社 含填料膜
US20180182801A1 (en) * 2016-12-22 2018-06-28 UTAC Headquarters Pte. Ltd. Image sensor with processor package
CN108538733A (zh) * 2017-03-02 2018-09-14 韩国科泰高科株式会社 传感器封装件用涂覆装置及利用其制造的传感器封装件
KR101933423B1 (ko) * 2017-11-28 2018-12-28 삼성전기 주식회사 팬-아웃 센서 패키지

Also Published As

Publication number Publication date
US11322418B2 (en) 2022-05-03
US20200286802A1 (en) 2020-09-10
JP2020142480A (ja) 2020-09-10
US20220208627A1 (en) 2022-06-30
CN111668166B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN103219309B (zh) 多芯片扇出型封装及其形成方法
CN107689359A (zh) 包括具有嵌入芯片的再布线层的半导体封装件
JP3383398B2 (ja) 半導体パッケージ
CN105122448A (zh) 可调复合中介层
KR20020046966A (ko) 반도체장치 및 그 제조방법
JP2006278906A (ja) 半導体装置及びその製造方法
CN111799230A (zh) 半导体封装件
US11322433B2 (en) Hall sensor packages
KR20210039112A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20210029447A (ko) 적층 반도체 칩을 포함하는 반도체 패키지
CN111668166B (zh) 层叠元件的组件及制造其的方法
US7388297B2 (en) Semiconductor device with reduced thickness of the semiconductor substrate
JPH0714974A (ja) プラスチックモールドした集積回路パッケージ
CN109962056B (zh) 具有高频线元件的半导体装置和相应的制造方法
CN109148397B (zh) 半导体装置封装
CN110010581A (zh) 绝缘接触间隔件
WO2022085319A1 (ja) 磁気センサパッケージ
CN115602640A (zh) 半导体封装
US11183483B2 (en) Multichip module and electronic device
CA2017080C (en) Semiconductor device package structure
US10796928B1 (en) Wiring structure and method for manufacturing the same
CN111370397A (zh) 半导体封装装置及其制造方法
CN109545766A (zh) 三维存储器及其制造方法
US11211299B2 (en) Wiring structure having at least one sub-unit
US20230411357A1 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant