CN108811301A - 电路板结构及其制造方法 - Google Patents

电路板结构及其制造方法 Download PDF

Info

Publication number
CN108811301A
CN108811301A CN201710998761.4A CN201710998761A CN108811301A CN 108811301 A CN108811301 A CN 108811301A CN 201710998761 A CN201710998761 A CN 201710998761A CN 108811301 A CN108811301 A CN 108811301A
Authority
CN
China
Prior art keywords
layer
circuit
board structure
line layer
guide hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710998761.4A
Other languages
English (en)
Other versions
CN108811301B (zh
Inventor
林政贤
王盛平
马明杰
刘殷志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Circuit Board Co ltd
Original Assignee
Nanya Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Circuit Board Co ltd filed Critical Nanya Circuit Board Co ltd
Publication of CN108811301A publication Critical patent/CN108811301A/zh
Application granted granted Critical
Publication of CN108811301B publication Critical patent/CN108811301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明实施例是关于一种电路板结构及其制造方法,其中,电路板结构包括载板、设置于上述载板上的第一线路层、设置于上述第一线路层上的介电层、埋设于上述介电层中的第二线路层。上述第二线路层自上述介电层的上表面露出。上述电路板结构亦包括埋设于上述介电层中且电性连接第一线路层及第二线路层的导孔以及设置于上述介电层的上表面所露出的第二线路层上的金属柱。

Description

电路板结构及其制造方法
技术领域
本发明实施例涉及一种电路板结构,且特别有关于一种具有载板的电路板结构及其制造方法。
背景技术
印刷电路板(Printed circuit board,简称PCB)是广泛的使用于各种电子设备当中。印刷电路板不仅可固定各种电子零件外,且能够提供使各个电子零件彼此电性连接。
为了防止印刷电路板在相关制程中(例如:封装制程)产生变形(例如:翘曲,Warpage),有时须在印刷电路板中形成防焊漆(例如:防焊绿漆),上述防焊漆因不易被移除,所以通常会留在印刷电路板中而增加印刷电路板整体的厚度。然而,上述的厚度增加不利于印刷电路板的缩小化。
因此,需要一种新的印刷电路板结构及其制造方法来改善上述问题。
发明内容
本发明实施例提供一种电路板结构,包括:载板;第一线路层,设置于上述载板之上;介电层,设置于上述第一线路层之上;第二线路层,埋设于上述介电层中,且上述第二线路层自介电层的上表面露出;导孔(via),埋设于上述介电层中且电性连接上述第一线路层及第二线路层;以及金属柱,设置于上述介电层的上表面所露出的第二线路层上。
本发明实施例亦提供一种电路板结构的制造方法,包括:提供基板;形成图案化导电层于上述基板上,其中上述图案化导电层具有金属柱沟槽;形成金属柱于上述金属柱沟槽中以及形成第一线路层于上述金属柱上;形成导孔于上述第一线路层上;形成介电层于上述图案化导电层上且围绕上述导孔及第一线路层;形成第二线路层于上述介电层上;以及将载板接合至上述介电层及第二线路层。
附图说明
以下将配合说明书附图详述本发明的实施例。应注意的是,依据在业界的标准做法,各种特征并未按照比例绘制且仅用以说明例示。事实上,可能任意地放大或缩小元件的尺寸,以清楚地表现出本发明实施例的特征。
图1-9为一系列的剖面图,其示出本发明一些实施例的电路板结构的制造方法,其中图9是示出本发明实施例的电路板结构10的剖面图。
图10是示出本发明实施例的电路板结构20的剖面图。
图11是示出本发明实施例的电路板结构30的剖面图。
附图标记说明:
10、20、30~电路板结构
100~基板
102~底板
104~第一金属层
202~图案化掩模层
302~图案化导电层
304~金属柱沟槽
402~金属柱
404~线路层
406~金属垫
502~导孔
602~介电层
W~宽度
T1~厚度
702~线路层
802~载板
804~接合层
T2~厚度
1002~芯片
1004~封装材料
1006~接合材料
1008~接合垫
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征,以下描述具体的元件及其排列的实施例以阐述本发明。当然这些实施例仅用以例示,且不该以此限定本发明实施例的范围。例如,在说明书中提到第一元件形成于第二元件之上,其包括第一元件与第二元件是直接接触的实施例,另外也包括于第一元件与第二元件之间另外有其他元件的实施例,亦即,第一元件与第二元件并非直接接触。此外,在不同实施例中可能使用重复的标号或标示,这些重复仅为了简单清楚地叙述本发明实施例,不代表所讨论的不同实施例及/或结构之间有特定的关系。
此外,其中可能用到与空间相关用词,例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词,这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系,这些空间相关用词包括使用中或操作中的装置的不同方位,以及附图中所描述的方位。装置可能被转向不同方位(旋转90度或其他方位),则其中使用的空间相关形容词也可相同地照着解释。
本发明实施例的电路板结构的制造方法,是于电路板结构中形成载板,而可避免电路板结构于制程中产生如翘曲的变形。此外,可在适当的时机将上述载板自电路板结构移除以降低电路板结构的整体厚度。
图1示出本发明实施例的电路板结构的制造方法的起始步骤。首先,提供基板100。在一些实施例中,基板100可包括覆金属积层板(metal-clad laminate,例如:铜箔基板),其可包括底板102以及设置于底板102两相反面上的第一金属层104。举例而言,底板102可包括纸质酚醛树脂(paper phenolic resin)、复合环氧树脂(composite epoxy)、聚亚酰胺树脂(polyimide resin)、玻璃纤维(glass fiber)、其他适当的绝缘材料或上述的组合,且其厚度可为100μm至300μm。第一金属层104可包括铜、银、其他适当的金属、其合金或上述的组合,且其厚度可为5μm至30μm。可使用适当的方法形成第一金属层104于底板102上,例如:溅镀(sputtering)、压合(laminate)、涂布(coating)或上述的组合。应注意的是,于本发明一些其他实施例中,基板100并不限定为覆金属积层板,其亦可包括单层板、高密度连接板或其他适当的基板。
接着,请参照图2,形成图案化掩模层202于第一金属层104上。举例而言,图案化掩模层202可包括干膜、液态光致抗蚀剂、其他适当的材料或上述的组合。在一些实施例中,可使用印刷、旋转涂布、贴合、其他适当的方式或上述的组合形成尚未图案化的掩模层202于第一金属层104上,接着进行曝光、显影等制程以形成图案化掩模层202。
接着,如图3所示,形成图案化导电层302于图案化掩模层202所露出的第一金属层104上,然后移除图案化掩模层202以于图案化导电层302中形成对应于图案化掩模层202的沟槽304,上述沟槽304将于后续填入金属柱,因此又称为金属柱沟槽304。举例而言,图案化导电层302可包括铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、其合金或上述的组合。在一些实施例中,可使用第一金属层104充当导电路径进行电镀制程以形成图案化导电层302,然后进行适当的制程(例如:剥膜制程)以移除图案化掩模层202而形成金属柱沟槽304。
接着,如图4所示,形成金属柱402于金属柱沟槽304中,并形成线路层404于金属柱402及图案化导电层302之上。举例而言,金属柱402及线路层404可包括铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、其合金或上述的组合。如图4所示,线路层404可包括与金属柱402直接接触的金属垫406。在一些实施例中,可使用印刷、旋转涂布、贴合、曝光、显影、其他适当的方式或上述的组合,先于图案化导电层302上形成例如干膜、液态光致抗蚀剂或上述的组合的图案化掩模层(未示出),上述图案化掩模层中具有对应于线路层404的线路层沟槽,接着使用图案化导电层302充当导电路径进行电镀制程以形成金属柱402于金属柱沟槽304中以及形成线路层404于上述线路层沟槽中,然后进行适当的制程(例如:剥膜制程)以移除上述图案化掩模层。在一些实施例中,由于图案化导电层302可充当导电路径,而可于单一电镀制程中同时形成金属柱402及线路层404,使得金属柱402及线路层404两者包括相同的金属(例如:两者皆包括铜)且为一体成形(例如:线路层404的金属垫406与金属柱402两者为一体成形)而得到优选的机械性质。
在一些实施例中,图案化导电层302包括与金属柱402及线路层404不同的金属(例如:图案化导电层302包括镍、钴或上述的组合,而金属柱402及线路层404包括铜),因此可于后续进行适当的制程(例如:选择性蚀刻制程)以移除图案化导电层302而实质上未移除金属柱402及线路层404,于后文将更加详细说明。
应注意的是,虽然于图4所示出的实施例中,金属柱402的剖面轮廓为矩形,然而本发明实施例并不依此为限,亦可视需求使金属柱402的剖面轮廓为倒梯形、T字形、倒L字形、锯齿形、其他适当的形状或上述的组合。
接着,如图5所示,形成导孔502于线路层404上。在一些实施例中,导孔502可用来电性连接线路层404及后续所形成的另一线路层。举例而言,导孔502可包括铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、其合金或上述的组合,且其宽度W可为10μm至65μm并具有实质上笔直的侧壁。在一些实施例中,可使用印刷、旋转涂布、贴合、曝光、显影、其他适当的方式或上述的组合,先于图案化导电层302及线路层404上形成例如干膜、液态光致抗蚀剂或上述的组合的图案化掩模层(未示出),上述图案化掩模层中具有对应于导孔502的导孔沟槽,接着填入导电材料于上述导孔沟槽中以形成导孔502,然后进行适当的制程(例如:剥膜制程)以移除上述图案化掩模层。在一些实施例中,可使用线路层404充当导电路径进行电镀制程以于上述导孔沟槽中填入导电材料而形成导孔502。
接着,形成介电层602于图案化导电层302上。如图6所示,介电层602可包围导孔502及线路层404,且介电层602的上表面可与导孔502的上表面共平面。举例而言,介电层602的厚度T1可为15至100μm。在一些实施例中,可先将纸质酚醛树脂(paper phenolicresin)、复合环氧树脂(composite epoxy)、聚亚酰胺树脂(polyimide resin)、玻璃纤维(glass fiber)、ABF膜(Ajinomoto Build-up Film)。其他适当的介电材料或上述的组合压合至图案化导电层302上,使得导孔502及线路层404埋设于上述介电材料中,接着进行整平制程以移除上述介电材料的一部分,使得未被移除的介电材料(亦即介电层602)的上表面与导孔502的上表面共平面。
应注意的是,于前述实施例中是于形成介电层的步骤前先形成导孔,因此相较于先形成介电层然后于其中形成导孔的情况,前述实施例的方法不须于介电层中形成对应导孔的导孔沟槽。由于制程能力的限制,于介电层中所形成的导孔沟槽通常较于掩模层(例如干膜、液态光致抗蚀剂或上述的组合)中所形成的导孔沟槽具有较大的宽度,使得所形成的导孔亦具有较大的宽度而不利于电路板结构的缩小化。相较之下,前述实施例以图案化掩模层形成导孔沟槽的方法则可避免此问题而可具有较小的导孔宽度(例如:10μm至65μm)。
接着,如图7所示,形成线路层702于介电层602上。举例而言,线路层702可包括铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、其合金或上述的组合。在一些实施例中,可先以适当的方法(例如:物理气相沉积法(例如蒸镀或溅镀)、原子层沉积(ALD)、电镀或上述的组合)先形成金属毯覆层(未示出)于介电层602上,然后进行微影及蚀刻制程以形成线路层702。在另一些实施例中,则可先形成晶种层(未示出)于介电层602上,接着使用印刷、旋转涂布、贴合、曝光、显影、其他适当的方式或上述的组合于上述晶种层上形成例如干膜、液态光致抗蚀剂或上述的组合的图案化掩模层(未示出),上述图案化掩模层中具有对应于线路层702的线路层沟槽,接着使用上述晶种层充当导电路径进行电镀制程以填入导电材料于上述线路层沟槽中而形成线路层702,然后进行适当的制程(例如:剥膜制程)以移除上述图案化掩模层。
接着,如图8所示,将载板802接合至介电层602及线路层702。在一些实施例中,载板802可避免电路板结构发生有害的变形(例如:翘曲)。举例而言,载板802可包括树脂、环氧树脂、玻璃纤维、其他适当的材料或上述的组合,且其厚度T2可为100μm至300μm。举例而言,若载板802的厚度T2与介电层602的厚度T1的比值(T2/T1)太低,可能无法有效避免电路板结构发生变形,然而若载板802的厚度T2与介电层602的厚度T1的比值(T2/T1)太高,则可能增加生产成本。在一些实施例中,载板802的厚度T2与介电层602的厚度T1可具有适当的比值(T2/T1),例如:1至2。
如图8所示,在一些实施例中,可经由接合层804将载板802接合至介电层602及线路层702。举例而言,接合层804可包括可剥胶(例如:UV可剥胶),其能够轻易地自介电层602及线路层702被剥离。在一些实施例中,可视需求于适当的时机(例如:封装制程之后)将接合层804自介电层602及线路层702剥离而自电路板结构将载板802移除,以降低电路板结构的整体厚度,于后文将对此更加详细叙述。
接着,如图9所示,移除基板100及图案化导电层302以形成电路板结构10。举例而言,可先以物理方式施加适当的剥离力将基板100移除,接着使用适当的蚀刻液(例如:硝酸)进行选择性蚀刻以移除图案化导电层302而露出线路层404及自介电层602突出的金属柱402。如前文所述,在一些实施例中,图案化导电层302包括与金属柱402及线路层404不同的金属(例如:图案化导电层302包括镍、钴或上述的组合,而金属柱402及线路层404包括铜),因此上述蚀刻制程可移除图案化导电层302而实质上未移除金属柱402及线路层404。
如图9所示,电路板结构10包括载板802、设置于载板上的线路层702、设置于线路层702上的介电层602、埋设于介电层602中且自介电层602的上表面露出的线路层404、埋设于介电层602中且电性连接线路层702及线路层404的导孔502、以及设置于线路层404上的金属柱402。如前文所述,电路板结构10包括载板802,而可避免于后续制程中(例如:封装制程)发生有害的变形。
接着,可视需求形成共形保护层(未示出)于金属柱402及线路层404上,以避免金属柱402及线路层404产生锈蚀。举例而言,上述共形保护层可包括有机保焊剂(OrganicSolderability Preservative,OSP)、其他适当的材料或上述的组合。在一些实施例中,可视需求于后续移除上述共形保护层,例如:于封装制程之前移除上述共形保护层。
接着,如图10所示,进行封装制程以将芯片1002接合至金属柱402以形成电路板结构20。在一些实施例中,可经由焊锡凸块、或其他适当的接合材料1006将芯片1002的接合垫1008接合至金属柱402。在一些其他的实施例中,亦可使用共晶接合的方式直接将接合垫1008接合至金属柱402,使得接合垫1008与金属柱402直接接触。举例而言,接合垫1008可包括铜、铝、其合金、其他适当的导电材料或上述的组合。在一些实施例中,上述封装制程可于一高温进行(例如:150至300℃)而可能使得电路板结构发生有害的变形,但本发明实施例的电路板结构10具有载板802,而可避免此问题。另外,如图10所示,上述封装制程亦可形成包围金属柱402的封装材料1004以保护电路板结构。
接着,如图11所示,于上述封装制程之后移除载板802以形成电路板结构30。如前文所述,可将接合层804自介电层602及线路层702剥离而自电路板结构20将载板802移除,使得所形成的电路板结构30具有较小的厚度。
应注意的是,虽然图1-11所示出的实施例中是于基板100的一侧形成电路板结构,然而在一些其他实施例中,亦可于基板100的两侧皆形成电路板结构而增加生产效率。在一些实施例中,形成于基板100两侧的电路板结构可包括不同的线路设计而可增加制程的弹性。
综合上述,本发明实施例的电路板结构的制造方法,是于电路板结构中形成载板,而可避免电路板结构于容易发生变形的制程中(例如:封装制程)产生有害的变形。此外,亦可在达到上述避免电路板结构变形的目的后,于适当的时机将上述载板自电路板结构移除,而降低电路板结构的整体厚度。
虽然本发明已以数个优选实施例公开如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明实施例的构思和范围内,当可作任意的变动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (19)

1.一种电路板结构,包括:
一载板;
一第一线路层,设置于该载板之上;
一介电层,设置于该第一线路层之上;
一第二线路层,埋设于该介电层中,且该第二线路层自该介电层的一上表面露出;
一导孔,埋设于该介电层中且电性连接该第一线路层及该第二线路层;以及
一金属柱,设置于该介电层的上表面所露出的第二线路层上。
2.如权利要求1所述的电路板结构,其中该载板的厚度与该介电层的厚度的比例为1至2。
3.如权利要求1所述的电路板结构,其中该导孔具有一实质上笔直的侧壁。
4.如权利要求3所述的电路板结构,其中该导孔的宽度为10μm至65μm。
5.如权利要求1所述的电路板结构,其中该第二线路层包括一金属垫,且该金属柱直接接触该金属垫。
6.如权利要求5所述的电路板结构,其中该金属柱及该金属垫包括相同的金属且两者为一体成形。
7.如权利要求1所述的电路板结构,还包括:
一接着层,设置于该载板与该介电层之间。
8.如权利要求7所述的电路板结构,其中该接着层包括一可剥胶。
9.一种电路板结构的制造方法,包括:
提供一基板;
形成一图案化导电层于该基板上,其中该图案化导电层具有一金属柱沟槽;
形成一金属柱于该金属柱沟槽中以及形成一第一线路层于该金属柱上;
形成一导孔于该第一线路层上;
形成一介电层于该图案化导电层上且围绕该导孔及该第一线路层;
形成一第二线路层于该介电层上;以及
将一载板接合至该介电层及该第二线路层。
10.如权利要求9所述的电路板结构的制造方法,其中该图案化导电层包括镍、钴或上述的组合。
11.如权利要求9所述的电路板结构的制造方法,其中形成该导孔的步骤包括:
形成一图案化掩模层于该图案化导电层及该第一线路层的上,其中该图案化掩模层具有一导孔沟槽;
填入一导电材料于该导孔沟槽中以形成该导孔;以及
移除该图案化掩模层。
12.如权利要求9所述的电路板结构的制造方法,其中形成该介电层的步骤包括:
将一介电材料压合至该图案化导电层上,使得该导孔及该第一线路层埋设于该介电材料中,以及
进行一整平制程,使得该介电材料的一上表面与该导孔的一上表面共平面以形成该介电层。
13.如权利要求9所述的电路板结构的制造方法,还包括:
移除该基板及该图案化导电层,以露出该金属柱且该露出的金属柱自该介电层突出。
14.如权利要求13所述的电路板结构的制造方法,还包括:
在移除该基板及该图案化导电层的步骤后,形成一共形保护层于该露出的金属柱上。
15.如权利要求13所述的电路板结构的制造方法,还包括:
将该露出的金属柱与一芯片接合;以及
形成一包围该露出的金属柱的封装材料。
16.如权利要求15所述的电路板结构的制造方法,还包括:
于形成该封装材料的步骤后移除该载板。
17.如权利要求16所述的电路板结构的制造方法,其中该载板是经由一可剥胶接合至该介电层及该第二线路层,且移除该载板的步骤包括自该介电层及该第二线路层将该可剥胶剥离。
18.如权利要求9所述的电路板结构的制造方法,其中该基板包括一覆金属积层板。
19.如权利要求9所述的电路板结构的制造方法,其中经由该图案化导电层进行一电镀制程以形成该金属柱及该第一线路层。
CN201710998761.4A 2017-05-04 2017-10-20 电路板结构及其制造方法 Active CN108811301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106114765 2017-05-04
TW106114765A TWI643532B (zh) 2017-05-04 2017-05-04 電路板結構及其製造方法

Publications (2)

Publication Number Publication Date
CN108811301A true CN108811301A (zh) 2018-11-13
CN108811301B CN108811301B (zh) 2021-09-24

Family

ID=64095058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710998761.4A Active CN108811301B (zh) 2017-05-04 2017-10-20 电路板结构及其制造方法

Country Status (2)

Country Link
CN (1) CN108811301B (zh)
TW (1) TWI643532B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581075A (zh) * 2018-06-08 2019-12-17 欣兴电子股份有限公司 线路载板结构及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10999939B2 (en) 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
US11032917B2 (en) 2018-06-08 2021-06-08 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
US10888001B2 (en) 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373115B (zh) * 2007-11-15 2012-09-21
TWI472283B (zh) * 2009-04-16 2015-02-01 Shinko Electric Ind Co 具有柱狀突出部分之配線基板
CN104768325A (zh) * 2014-01-08 2015-07-08 南亚电路板股份有限公司 印刷电路板及其制作方法
CN105261606A (zh) * 2014-07-17 2016-01-20 矽品精密工业股份有限公司 无核心层封装基板及其制法
TW201611699A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 基板結構及其製法
CN109691246A (zh) * 2016-10-06 2019-04-26 三井金属矿业株式会社 多层布线板的制造方法
CN109716871A (zh) * 2016-10-06 2019-05-03 三井金属矿业株式会社 多层布线板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
US20150262927A1 (en) * 2014-02-13 2015-09-17 ADL Engineering Inc. Electronic package, package carrier, and methods of manufacturing electronic package and package carrier
TWI556704B (zh) * 2016-03-03 2016-11-01 Non - welded multilayer circuit board and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373115B (zh) * 2007-11-15 2012-09-21
TWI472283B (zh) * 2009-04-16 2015-02-01 Shinko Electric Ind Co 具有柱狀突出部分之配線基板
CN104768325A (zh) * 2014-01-08 2015-07-08 南亚电路板股份有限公司 印刷电路板及其制作方法
CN105261606A (zh) * 2014-07-17 2016-01-20 矽品精密工业股份有限公司 无核心层封装基板及其制法
TW201611699A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 基板結構及其製法
CN109691246A (zh) * 2016-10-06 2019-04-26 三井金属矿业株式会社 多层布线板的制造方法
CN109716871A (zh) * 2016-10-06 2019-05-03 三井金属矿业株式会社 多层布线板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581075A (zh) * 2018-06-08 2019-12-17 欣兴电子股份有限公司 线路载板结构及其制作方法

Also Published As

Publication number Publication date
TW201844065A (zh) 2018-12-16
CN108811301B (zh) 2021-09-24
TWI643532B (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
CN100562995C (zh) 层叠封装的底部衬底及其制造方法
CN105813403B (zh) 多层刚-柔性印刷电路板
US8124880B2 (en) Circuit board and method for manufacturing thereof
CN108811301A (zh) 电路板结构及其制造方法
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
TWI506748B (zh) 封裝基板、其製作方法及封裝結構
CN106063393A (zh) 柔性印刷布线板的制造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
EP2656703B1 (en) Printed circuit board and method for manufacturing the same
US7297285B2 (en) Manufacturing process of emboss type flexible or rigid printed circuit board
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
CN110268510B (zh) 一种分立器件的封装方法及分立器件
TWI524441B (zh) 電路板及其製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2007013048A (ja) 多層配線基板の製造方法
KR102534940B1 (ko) 인쇄회로기판
US8603858B2 (en) Method for manufacturing a semiconductor package
CN103025068A (zh) 制造印刷电路板的方法和使用该方法制造的印刷电路板
JP2019212692A (ja) 配線基板及びその製造方法
CN110876239B (zh) 电路板及其制作方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP2018101776A (ja) プリント回路基板及びパッケージ
KR20110083984A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant