JPH031562A - リードフレーム、リードフレームの製造方法、半導体装置および半導体装置の製造方法 - Google Patents

リードフレーム、リードフレームの製造方法、半導体装置および半導体装置の製造方法

Info

Publication number
JPH031562A
JPH031562A JP13558789A JP13558789A JPH031562A JP H031562 A JPH031562 A JP H031562A JP 13558789 A JP13558789 A JP 13558789A JP 13558789 A JP13558789 A JP 13558789A JP H031562 A JPH031562 A JP H031562A
Authority
JP
Japan
Prior art keywords
pattern
leads
lead frame
metal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13558789A
Other languages
English (en)
Other versions
JP2515882B2 (ja
Inventor
Katsufusa Fujita
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP1135587A priority Critical patent/JP2515882B2/ja
Publication of JPH031562A publication Critical patent/JPH031562A/ja
Application granted granted Critical
Publication of JP2515882B2 publication Critical patent/JP2515882B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はリードフレームの製造方法に係り、特にリード
本数の多い高密度集積回路用の一υ−ドフレームの製造
方法に関する。
(従来の技術) 半導体装置の高密度化および高集積化に伴い、リードビ
ン数は増加するものの、パッケージは従来通りかもしく
は小型化の傾向にあり、リードフレームの寸法精度に関
する要求も厳しくなってきている。
同−面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。
更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いため、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイヤを長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイヤ同志またはワ
イヤとリードとの短#8事故を生じるおそれがある等、
多くの問題があった。
このような問題を解決するため、第4図に要部拡大図を
示す如く、ダイパッド2Sの周囲に伸長するインナーリ
ード4の先端部のボンディングエリアを除く領域を、ポ
リイミド等の絶縁性テープ10により連結固定するいわ
ゆるテーピング法が提案されている。ここで7はタイバ
ー、8はアウターリード、9はサポートバーである。
しかしながら、リードフレームがスタンピングにより成
型されている場合、橢械的加工詩に受けた残留応力が大
きく既にリードが変形した状態で連結固定してしまうと
いうような問題があった。
そこで本出願人は、特願昭59−247390号(特開
昭61−125161号公報)において、インナーリー
ド先端を連結片で繋いだ状態でテーピングを行い、イン
ナーリード間の間隔を所定寸法に保持した状態で連結片
を取り除く方法を提案している。
しかしながら、この方法においても、実装工程等の後続
工程で、熱履歴によりテープが伸縮し、インナーリード
が変形することがあった。
また、この熱履歴による変形を防止すべく、インナーリ
ード先端を連結片で繋いだ状態で焼鈍処理を行い、最後
に連結片を除去する方法も提案されている。この方法は
設備に膨大な費用が必要であり、コストの低減を阻む大
きな問題となっていた。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明のリードフレームの製造方法では、絶縁体
を挾んで第1および第2の金属材を接合した板状体を用
意し、この板状体の第1又は第2の金属材をエツチング
によりパターニングし、インナーリードおよびアウター
リードを含む所望のパターンを形成するようにしている
(作用) 本発明の方法によれば、絶縁体を挾んで第1および第2
の金属材を接合した板状体を用意するようにしているた
め、あらかじめパターニングに先たち内部応力のない板
状体とすることができる。
そしてフォトエツチング法等を用いて第1または第2の
金属材をパターニングするようにすれば、極めて高精度
な微細パターンを得ることが可能となる。
そして、リードフレームパターン形成側と対向する側の
金属材が、絶縁体を介して該リードフレームパターンを
支持しているため、これらの金属材は薄くても機械的強
度は極めて高いものとなっている。
なお、リードフレームパターンを構成する金属材を薄く
する場合には、比抵抗の小さい金属を用いることにより
、高抵抗となるのを防ぐことができる。
このように、リードフレームの裏面は絶縁材料を介して
金属材で覆われているため、インナーリードのリード幅
が狭く、十分な強度が得られないようなリードフレーム
においても、互いの位置関係を保持することができ、リ
ード同志の短絡が防止されるのみならず、ボンディング
ワイヤとの短絡も防止される。
また、パターン形成後に絶縁性物質を固着する工程も不
要であり、熱歪を生じることもなく、強度が高められ、
ボンディングに際してもインナーリードが変形を生じる
ことはない。そしてまた、パターニングに先立ち、絶縁
体が接合されているため、テーピング時の応力の発生等
のおそれもない。また、リードフレームがスタンピング
により成型されている場合のように、機械的加工時に受
けた残留応力が大きく既にリードが変形した状態で連結
固定してしまうというようなおそれもない。
また、ボンディングエリアが正しい位置間隔で配列され
ているため、ボンディング精度が高められる上、ボンデ
ィング時の衝撃による変形も防止され、半導体装置の信
頼性を高めることができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図乃至第2図は、本発明実施例のリードフレームの
製造工程を示す図である。
まず、第1図に示すように、それぞれ厚さ0゜0811
のニッケル帯状材料からなる第1および第2の金属体1
a、1bの間に厚さ0.05inのポリイミド樹脂の帯
状体からなる絶縁体1cを挾み熱圧着法により、これら
を接合せしめ、接合体1を形成する。
そして、第2図(a)に斜視図を示すように、フォトエ
ツチングを用いて、この接合体1の表面および裏面の第
1および第2の金属体1a、1bをパターニングする。
この第1および第2の金属体1a、1bのパターンを第
2図(b)および第2図(C)に示す。この第1の金属
体1aのパターンは、第2図(b)に示すように、イン
ナーリードとアウターリードとの境界部に形成され隣接
リードを一体的に支持するタイバーを含まない他は、通
常のリードフレームのパターンと同様のパターン形状を
なすもので、中央の半導体チップ載置領域2のまわりに
これと先端が対峙するように形成された複数のインナー
リード4とこれに連設され外方に伸長するアウターリー
ド8とを含むように形成されている。ここでWは枠体で
ある。一方、裏面側の第2の金属体1bのパターンは、
第2図[C)に示すように、アウターリード8の形成さ
れていない領域に対応する4隅の領域Cは除去されてい
る。
これは、実装時に枠体Wの除去が容易に行えるようにす
るためである。
このようにして、形成されたリードフレームは、表面の
第1の金属体パターンによって形成されたリードガ広範
囲にわたってI@縁体および第2の金属体1bのパター
ンに支持固定されているため、変形を引き起こすことも
ない。
さらに、熱履歴によって変形を生じることのないように
内部応力のない接合体から形成されているため、互いの
位置関係を保持することができ、リード同志の短絡が防
止されるのみならず、ボンディングワイヤとの短絡も防
止され、極めて信頼性の高いものとなる。
また、第1の金属体パターンすなわちリードフレームパ
ターン1aは、フォトエツチング法を用いてバターニン
グがなされているため、極めて高精度な微細パターンを
得ることが可能となる。そして、裏面側の第2の金属体
パターン1bが、絶縁体1Cを介して該リードフレーム
パターン1aを支持しているため、厚さは薄くても柵械
的強度は極めて高いものとなっており、また、比抵抗の
小さいニッケルを用いているため、薄くても低抵抗のリ
ードを形成することができる。
このように、リードフレームパターン1aの裏面は絶縁
体1Cを介して第2の金属体パターン1bで支持されて
いるため、インナーリード間の位置関係を保持すること
ができ、リード同志の短絡が防止されるのみならず、ボ
ンディングワイヤとの短絡も防止される。
このようにして形成されたリードフレームを用いて半導
体装置の実装に際しては、通常の半導体チップ3の固着
工程、ボンディングワイヤ5を介して半導体チップとイ
ンナーリード4との電気的接続を行うワイヤボンディン
グ工程、樹脂パッケージ6内にこれらを封止する樹脂封
止工程、枠体W等の切除工程およびアウターリード8の
成形工程を経て第3図に示すような半導体装置が完成す
る。
ここでは、樹脂パッケージ6の下面に凹部0を形成し、
アウターリード8の先端を8字状に曲げ、この凹部0に
アウターリード8の先端を絶縁性樹脂等を用いて固定す
るようにしている。このような構造をとることにより、
アウターリード8の裏面に接点が接触することはないた
め、裏面の金属体パターン1bとの短絡の心配もない。
なお、この表面の金属体パターン1aおよび実部の金属
体パターン1bのパターン形状は、前記実施例に限定さ
れることなく、適宜変形可能である。
また、これら金属体パターン1a、金属体パターン1b
および絶縁体1Cの厚さについても適宜変更可能である
が、パターニング精度、アウターリードの成形などの面
から考えると合わせて2゜5u以下となるようにするの
が望ましい。
さらにまた、半導体チップ3をリードフレームに固着す
る際、熱処理によって半導体チップ下の絶縁体を溶融せ
しめ、半導体チップ3の裏面と台2の金属体パターンと
が接するようにすれば、第2の金属体パターンは放熱板
として良好に作用する。
〔発明の効果〕
以上説明してきたように、本発明の方法によれば、絶縁
体を挾んで第1および第2の金属材を接合した板状体を
用意し、この板状体の第1又は第2の金属材をエツチン
グによりパターニングし、インナーリードおよびアウタ
ーリードを含む所望のパターンを形成するようにしてい
るため、インナーリード間の間隔を所定寸法に保持する
ことができ、信頼性の高い半導体装置を得ることが可能
となる。
【図面の簡単な説明】
第1図および第2図は、本発明実施例のリードフレーム
の製造工程を示す図、第3図は同リードフレームを用い
て実装された半導体装置を示す図、第4図は従来例のリ
ードフレームを示す図である。 1a・・・第1の金属体パターン、1b・・・第2の金
属体パターン、1C・・・絶縁体、2・・・半導体素子
搭載部、2S・・・ダイパッド、3・・・半導体チップ
、4・・・インナーリード、5・・・ボンディングワイ
ヤ、6・・・樹脂パッケージ、7・・・タイバー、8・
・・アウターリード、9・・・サポートバー、10・・
・絶縁性テープ、W・・・枠体、O・・・凹部。 第1図 第2図(a)

Claims (1)

  1. 【特許請求の範囲】 半導体素子搭載部分近傍から放射状に延びる複数のイン
    ナーリードを有するリードフレームの製造方法において
    、 絶縁体を挾んで第1および第2の金属材を接合した板状
    体を用意する板状体形成工程と、前記板状体の第1又は
    第2の金属材をエッチングによりパターニングし、イン
    ナーリードおよびアウターリードを含む所望のリードフ
    レームパターンを形成するパターン形成工程とを含むこ
    とを特徴とするリードフレームの製造方法。
JP1135587A 1989-05-29 1989-05-29 リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 Expired - Fee Related JP2515882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1135587A JP2515882B2 (ja) 1989-05-29 1989-05-29 リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1135587A JP2515882B2 (ja) 1989-05-29 1989-05-29 リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH031562A true JPH031562A (ja) 1991-01-08
JP2515882B2 JP2515882B2 (ja) 1996-07-10

Family

ID=15155311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1135587A Expired - Fee Related JP2515882B2 (ja) 1989-05-29 1989-05-29 リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2515882B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556852A (en) * 1978-06-28 1980-01-18 Mitsubishi Electric Corp Semiconductor device
JPH01316966A (ja) * 1988-06-16 1989-12-21 Hitachi Metals Ltd Icリード部材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556852A (en) * 1978-06-28 1980-01-18 Mitsubishi Electric Corp Semiconductor device
JPH01316966A (ja) * 1988-06-16 1989-12-21 Hitachi Metals Ltd Icリード部材

Also Published As

Publication number Publication date
JP2515882B2 (ja) 1996-07-10

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US5299729A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
JP2003332513A (ja) 半導体装置およびその製造方法
US4951120A (en) Lead frame and semiconductor device using the same
JP4615282B2 (ja) 半導体パッケージの製造方法
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JPH03177060A (ja) 半導体装置用リードフレーム
JP2936769B2 (ja) 半導体装置用リードフレーム
KR100257912B1 (ko) 수지 밀봉형 반도체 장치
JPH031562A (ja) リードフレーム、リードフレームの製造方法、半導体装置および半導体装置の製造方法
JP2528192B2 (ja) 半導体装置
JPH03230556A (ja) 半導体装置用リードフレーム
JPH03261153A (ja) 半導体装置用パッケージ
JPH02253650A (ja) リードフレーム
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP3069621B2 (ja) リードフレームおよびその製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JP2504860B2 (ja) リ―ドフレ―ムの製造方法
JP2727251B2 (ja) リードフレームおよびその製造方法
JPH01216563A (ja) リードフレームの製造方法
JPH01119045A (ja) リードフレーム
JPH0338056A (ja) リードフレームの製造方法
JPH1012792A (ja) Ic用リードフレーム及び樹脂封止型半導体装置の製造方法
JPH02156660A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees