JPH1012792A - Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法 - Google Patents
Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法Info
- Publication number
- JPH1012792A JPH1012792A JP8161838A JP16183896A JPH1012792A JP H1012792 A JPH1012792 A JP H1012792A JP 8161838 A JP8161838 A JP 8161838A JP 16183896 A JP16183896 A JP 16183896A JP H1012792 A JPH1012792 A JP H1012792A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- chip
- die pad
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49177—Combinations of different arrangements
- H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップの狭パッドピッチ化に対応可能な
ＩＣ用リードフレームを提供する。 【解決手段】 枠部分と、この枠部分の中央部に配置さ
れ且つ支持部材を介して該枠部分と連結したＩＣチップ
載置用のダイパッドと、前記枠部分から前記ダイパッド
に向かって延在し、先端部が前記ダイパッド上における
ＩＣチップのパッドとワイヤボンディングされる複数本
のインナリードとを備えたＩＣ用リードフレームにおい
て、前記各インナリードの隣り合う先端部に、縦方向の
段差を設ける。
ＩＣ用リードフレームを提供する。 【解決手段】 枠部分と、この枠部分の中央部に配置さ
れ且つ支持部材を介して該枠部分と連結したＩＣチップ
載置用のダイパッドと、前記枠部分から前記ダイパッド
に向かって延在し、先端部が前記ダイパッド上における
ＩＣチップのパッドとワイヤボンディングされる複数本
のインナリードとを備えたＩＣ用リードフレームにおい
て、前記各インナリードの隣り合う先端部に、縦方向の
段差を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止用のＩＣ
チップを搭載するＩＣ用リードフレーム、及びこリード
フレームを用いた樹脂封止型半導体装置の製造方法に関
する。
チップを搭載するＩＣ用リードフレーム、及びこリード
フレームを用いた樹脂封止型半導体装置の製造方法に関
する。
【０００２】
【従来の技術】従来、この種の分野の技術としては例え
ば次のようなのがあった。
ば次のようなのがあった。
【０００３】図３は、従来のＩＣ用リードフレームの構
造を示す要部平面図であり、図４（ａ），（ｂ），
（ｃ）は図３の部分拡大図であり、同図（ａ）はＡ−
Ａ’断面図、同図（ｂ）はインナリード先端部の拡大
図、及び同図（ｃ）はそのＢ−Ｂ’断面図である。
造を示す要部平面図であり、図４（ａ），（ｂ），
（ｃ）は図３の部分拡大図であり、同図（ａ）はＡ−
Ａ’断面図、同図（ｂ）はインナリード先端部の拡大
図、及び同図（ｃ）はそのＢ−Ｂ’断面図である。
【０００４】図３において、このリードフレームは、１
枚の細長い肉薄金属板に打ち抜き加工あるいはエッチン
グ加工を施すことにより形成されている。すなわち、こ
のリードフレームの枠（図示省略）の中央部にはダイパ
ッド１０１が設けられ、そのダイパッド１０１上にはＩ
Ｃチップ１０２が載置されている。ダイパッド１０１
は、枠と一体形成されたダイパッド吊りピン１０３によ
って支持されている。
枚の細長い肉薄金属板に打ち抜き加工あるいはエッチン
グ加工を施すことにより形成されている。すなわち、こ
のリードフレームの枠（図示省略）の中央部にはダイパ
ッド１０１が設けられ、そのダイパッド１０１上にはＩ
Ｃチップ１０２が載置されている。ダイパッド１０１
は、枠と一体形成されたダイパッド吊りピン１０３によ
って支持されている。
【０００５】さらに、枠と一体形成された複数本のイン
ナーリード１０４が、互いに間隙をおいてダイパッド１
０１へ向かって延設されている。各インナーリード１０
４の先端部とこれに対応するＩＣチップ１０２のパッド
とがそれぞれボンディングワイヤ１０５を介して接続さ
れている（図４（ａ）参照）。
ナーリード１０４が、互いに間隙をおいてダイパッド１
０１へ向かって延設されている。各インナーリード１０
４の先端部とこれに対応するＩＣチップ１０２のパッド
とがそれぞれボンディングワイヤ１０５を介して接続さ
れている（図４（ａ）参照）。
【０００６】このような従来のリードフレームのインナ
リードデザインは、エッチング加工あるいはプレス加工
によって加工可能なインナリード先端ピッチで形成さ
れ、各インナーリード１０４の先端位置は、図４
（ｂ），（ｃ）に示すように所定のリード間隔（ショー
トのない最小限の間隔）で段差のないフラットな面状態
となっている。
リードデザインは、エッチング加工あるいはプレス加工
によって加工可能なインナリード先端ピッチで形成さ
れ、各インナーリード１０４の先端位置は、図４
（ｂ），（ｃ）に示すように所定のリード間隔（ショー
トのない最小限の間隔）で段差のないフラットな面状態
となっている。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
リードフレームのインナリード先端ピッチは、フレーム
加工（エッチング加工，プレス加工）上の制約によって
加工限界があり、インナリード１０４先端をＩＣチップ
１０２のパッド近傍まで延設することができない。その
ため、インナリード１０４とＩＣチップ１０２とを連結
するボンディングワイヤを長くして対応している。
リードフレームのインナリード先端ピッチは、フレーム
加工（エッチング加工，プレス加工）上の制約によって
加工限界があり、インナリード１０４先端をＩＣチップ
１０２のパッド近傍まで延設することができない。その
ため、インナリード１０４とＩＣチップ１０２とを連結
するボンディングワイヤを長くして対応している。
【０００８】ところが、このワイヤボンディング技術に
も限界があり、ワイヤループ長をあまり長くすると、ボ
ンディング時のワイヤ流れによるショート不良の原因に
なる。このようなことから、近年のＩＣチップ側の狭パ
ッドピッチ化（チップシュリンク化）への対応が困難と
なっていた。
も限界があり、ワイヤループ長をあまり長くすると、ボ
ンディング時のワイヤ流れによるショート不良の原因に
なる。このようなことから、近年のＩＣチップ側の狭パ
ッドピッチ化（チップシュリンク化）への対応が困難と
なっていた。
【０００９】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、ＩＣチップの
狭パッドピッチ化に対応可能なＩＣ用リードフレームを
提供することである。またその他の目的は、ＩＣチップ
の狭パッドピッチ化に通常のワイヤボンディング技術で
簡単に対応できる樹脂封止型半導体装置の製造方法を提
供することである。
するためになされたもので、その目的は、ＩＣチップの
狭パッドピッチ化に対応可能なＩＣ用リードフレームを
提供することである。またその他の目的は、ＩＣチップ
の狭パッドピッチ化に通常のワイヤボンディング技術で
簡単に対応できる樹脂封止型半導体装置の製造方法を提
供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明であるＩＣ用リードフレームの特徴は、
枠部分と、この枠部分の中央部に配置され且つ支持部材
を介して該枠部分と連結したＩＣチップ載置用のダイパ
ッドと、前記枠部分から前記ダイパッドに向かって延在
し、先端部が前記ダイパッド上におけるＩＣチップのパ
ッドとワイヤボンディングされる複数本のインナリード
とを備えたＩＣ用リードフレームにおいて、前記各イン
ナリードの隣り合う先端部に、縦方向の段差を設けたこ
とにある。
に、第１の発明であるＩＣ用リードフレームの特徴は、
枠部分と、この枠部分の中央部に配置され且つ支持部材
を介して該枠部分と連結したＩＣチップ載置用のダイパ
ッドと、前記枠部分から前記ダイパッドに向かって延在
し、先端部が前記ダイパッド上におけるＩＣチップのパ
ッドとワイヤボンディングされる複数本のインナリード
とを備えたＩＣ用リードフレームにおいて、前記各イン
ナリードの隣り合う先端部に、縦方向の段差を設けたこ
とにある。
【００１１】この第１の発明によれば、従来のインナリ
ードデザインにおいてリード間隔で制約されていた横方
向のエリアを狭くすることができ、インナーリードピッ
チの狭ピッチ化が実現される。これにより、インナリー
ドの先端をＩＣチップの近傍まで延設することが可能と
なる。
ードデザインにおいてリード間隔で制約されていた横方
向のエリアを狭くすることができ、インナーリードピッ
チの狭ピッチ化が実現される。これにより、インナリー
ドの先端をＩＣチップの近傍まで延設することが可能と
なる。
【００１２】第２の発明である樹脂封止型半導体装置の
製造方法の特徴は、枠部分と、この枠部分の中央部に配
置され且つ支持部材を介して該枠部分と連結したダイパ
ッドと、前記枠部分から前記ダイパッドに向かって延在
する複数本のインナリードとを有するリードフレームを
肉薄金属板を加工して作製するリードフレーム作製工程
と、前記ダイパッド上に半導体チップを固着する素子固
着工程と、前記半導体チップのパッドと前記各インナリ
ードリードとをワイヤで接続するワイヤボンディング工
程と、該ワイヤボンディング工程後の前記半導体チップ
をモールドするモールド工程とを行う樹脂封止型半導体
装置の製造方法において、前記リードフレーム作製工程
は、前記各インナリードの隣り合う先端に縦方向の段差
を設けるようにしたことにある。
製造方法の特徴は、枠部分と、この枠部分の中央部に配
置され且つ支持部材を介して該枠部分と連結したダイパ
ッドと、前記枠部分から前記ダイパッドに向かって延在
する複数本のインナリードとを有するリードフレームを
肉薄金属板を加工して作製するリードフレーム作製工程
と、前記ダイパッド上に半導体チップを固着する素子固
着工程と、前記半導体チップのパッドと前記各インナリ
ードリードとをワイヤで接続するワイヤボンディング工
程と、該ワイヤボンディング工程後の前記半導体チップ
をモールドするモールド工程とを行う樹脂封止型半導体
装置の製造方法において、前記リードフレーム作製工程
は、前記各インナリードの隣り合う先端に縦方向の段差
を設けるようにしたことにある。
【００１３】第２の発明によれば、インナーリードピッ
チの狭ピッチ化が実現し、インナリードの先端が半導体
チップの近傍まで延設できる。これにより、狭パッドピ
ッチの半導体チップにも、ボンディング時にワイヤ流れ
によるショート不良などの問題を起こすことなく容易に
対応することができる。
チの狭ピッチ化が実現し、インナリードの先端が半導体
チップの近傍まで延設できる。これにより、狭パッドピ
ッチの半導体チップにも、ボンディング時にワイヤ流れ
によるショート不良などの問題を起こすことなく容易に
対応することができる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明の第１実施形態に係
るＩＣ用リードフレームの構造を示す要部平面図であ
る。
基づいて説明する。図１は、本発明の第１実施形態に係
るＩＣ用リードフレームの構造を示す要部平面図であ
る。
【００１５】このリードフレームは、矩形状の枠１を有
し、その枠１の中央部にはＩＣチップ２載置用のダイパ
ッド３が設けられている。そして、枠１と一体形成され
た複数本の細長いインナーリード４が、互いに間隙４Ａ
をおいて枠１の相対向する部分からダイパッド３へ向か
って延設されている。ここで、隣り合うインナーリード
４の先端部には、本発明の特徴を成す段差が設けられて
いる（後述する）。
し、その枠１の中央部にはＩＣチップ２載置用のダイパ
ッド３が設けられている。そして、枠１と一体形成され
た複数本の細長いインナーリード４が、互いに間隙４Ａ
をおいて枠１の相対向する部分からダイパッド３へ向か
って延設されている。ここで、隣り合うインナーリード
４の先端部には、本発明の特徴を成す段差が設けられて
いる（後述する）。
【００１６】さらに、枠１と一体形成されたダイパッド
吊りピン５がその枠１の対角線上に延設されその先端部
が前記ダイパッド３に連結され、該ダイパッド３を保持
して後述のモールドを可能にする構造となっている。
吊りピン５がその枠１の対角線上に延設されその先端部
が前記ダイパッド３に連結され、該ダイパッド３を保持
して後述のモールドを可能にする構造となっている。
【００１７】そして、前記各インナーリード４の先端部
とこれに対応するＩＣチップ２のパッドとがそれぞれボ
ンディングワイヤ６を介して接続されている。
とこれに対応するＩＣチップ２のパッドとがそれぞれボ
ンディングワイヤ６を介して接続されている。
【００１８】図２（ａ），（ｂ），（ｃ）は図１の部分
拡大図であり、同図（ａ）はＡ−Ａ’断面図、同図
（ｂ）はインナリード先端部の拡大図、及び同図（ｃ）
はそのＢ−Ｂ’断面図である。
拡大図であり、同図（ａ）はＡ−Ａ’断面図、同図
（ｂ）はインナリード先端部の拡大図、及び同図（ｃ）
はそのＢ−Ｂ’断面図である。
【００１９】図２（ａ）に示すように、前記インナーリ
ード４の先端部の構造は、該インナーリード４の奇数ピ
ン４ａと偶数ピン４ｂとで縦方向に段差を設けたものと
なっている。すなわち、奇数ピン４ａは、平板でストレ
ートに枠１からダイパッド３へ向かって延設される一
方、偶数ピン４ｂは枠１からインナーリード４の先端近
くまでストレートの平板で延設され、そこからインナー
リード４の厚さよりも若干大きい高さで立上がった構造
となっている。
ード４の先端部の構造は、該インナーリード４の奇数ピ
ン４ａと偶数ピン４ｂとで縦方向に段差を設けたものと
なっている。すなわち、奇数ピン４ａは、平板でストレ
ートに枠１からダイパッド３へ向かって延設される一
方、偶数ピン４ｂは枠１からインナーリード４の先端近
くまでストレートの平板で延設され、そこからインナー
リード４の厚さよりも若干大きい高さで立上がった構造
となっている。
【００２０】そして、奇数ピン４ａと偶数ピン４ｂの各
先端部は、それぞれ奇数ピン用のワイヤ６ａと偶数ピン
用のワイヤ６ｂを介して、対応するＩＣチップ２のパッ
ドにボンディングされている。
先端部は、それぞれ奇数ピン用のワイヤ６ａと偶数ピン
用のワイヤ６ｂを介して、対応するＩＣチップ２のパッ
ドにボンディングされている。
【００２１】このようなインナリード４の先端部の平面
形状は、上述のような段差が設けられていることから、
図２（ｂ）に示すように奇数ピン４ａが偶数ピン４ｂよ
りも若干突出した形状となり、また、同図（ｃ）の断面
形状から明らかなように、インナーリード先端ピッチを
極めて狭くすることができる。
形状は、上述のような段差が設けられていることから、
図２（ｂ）に示すように奇数ピン４ａが偶数ピン４ｂよ
りも若干突出した形状となり、また、同図（ｃ）の断面
形状から明らかなように、インナーリード先端ピッチを
極めて狭くすることができる。
【００２２】次に、図１に示したリードフレーム（例え
ばエッチング加工で製造）を用いて実施される樹脂封止
型半導体装置の製造方法を説明する。
ばエッチング加工で製造）を用いて実施される樹脂封止
型半導体装置の製造方法を説明する。
【００２３】まず、金属板に対してエッチング加工を施
し、図１に示したリードフレームを作製する（リードフ
レーム作製工程）。次いで、ＩＣチップ２をＡｕ−Ａｉ
共晶合金等のマウント剤によりダイパッド３上に接着す
る（素子固着工程）。
し、図１に示したリードフレームを作製する（リードフ
レーム作製工程）。次いで、ＩＣチップ２をＡｕ−Ａｉ
共晶合金等のマウント剤によりダイパッド３上に接着す
る（素子固着工程）。
【００２４】さらに、ネイルヘッドボンディング方式に
よりＩＣチップ２の各パッド（第１ボンディング部）
を、上述の段差が設けられた各インナーリード４の先端
部（第２ボンディング部）にボンディングワイヤ６を介
してそれぞれ接続する（ワイヤボンディング工程）。
よりＩＣチップ２の各パッド（第１ボンディング部）
を、上述の段差が設けられた各インナーリード４の先端
部（第２ボンディング部）にボンディングワイヤ６を介
してそれぞれ接続する（ワイヤボンディング工程）。
【００２５】そして、ワイヤボンディング工程の終了後
は、例えばトランスファーモールド法によりＩＣチップ
２の樹脂封止を行う（モールド工程）。すなわち、専用
成型機に取り付けられ既に所定の成型温度に加熱された
モールド金型の上金型と下金型との間に、ワイヤボンデ
ィングされたＩＣチップ２を搭載した前記リードフレー
ムを装填し、型締めを行い、その後に金型内に樹脂材料
を装入して硬化させる。
は、例えばトランスファーモールド法によりＩＣチップ
２の樹脂封止を行う（モールド工程）。すなわち、専用
成型機に取り付けられ既に所定の成型温度に加熱された
モールド金型の上金型と下金型との間に、ワイヤボンデ
ィングされたＩＣチップ２を搭載した前記リードフレー
ムを装填し、型締めを行い、その後に金型内に樹脂材料
を装入して硬化させる。
【００２６】モールド工程の後は、インナリード４を枠
１から切断して曲げ加工を行い、樹脂封止型半導体装置
を得る。
１から切断して曲げ加工を行い、樹脂封止型半導体装置
を得る。
【００２７】なお、上記リードフレーム作製工程として
は、エッチング加工によるものに代えて、１枚の細長い
肉薄の金属板に対してプレス加工（打ち抜き加工）を行
うことによってリードフレームを作製してもよい。
は、エッチング加工によるものに代えて、１枚の細長い
肉薄の金属板に対してプレス加工（打ち抜き加工）を行
うことによってリードフレームを作製してもよい。
【００２８】以上のように、本実施形態のリードフレー
ムでは、インナーリードデザインの隣り合う先端部に縦
方向の段差を設けたので、従来、リード間隔で制約され
ていた横方向のエリアを狭くすることができ、インナー
リードピッチの狭ピッチ化を実現することができる。こ
れにより、インナリードの先端をＩＣチップの近傍まで
延設することが可能となり、従来のインナーリードデザ
インでは対応不可能であった狭パッドピッチ（小ザイ
ズ）のＩＣチップにも通常のワイヤボンディング技術に
よって容易に対応することができる。
ムでは、インナーリードデザインの隣り合う先端部に縦
方向の段差を設けたので、従来、リード間隔で制約され
ていた横方向のエリアを狭くすることができ、インナー
リードピッチの狭ピッチ化を実現することができる。こ
れにより、インナリードの先端をＩＣチップの近傍まで
延設することが可能となり、従来のインナーリードデザ
インでは対応不可能であった狭パッドピッチ（小ザイ
ズ）のＩＣチップにも通常のワイヤボンディング技術に
よって容易に対応することができる。
【００２９】次に、従来のリードフレームと比較して具
体的に本実施形態の利点を説明する。ここでは、ＱＦＰ
パッケージで２０８ピンをモチーフした場合を例とし
て、ＩＣチップ２は、６０μｍパッドピッチの小チップ
サイズ（３．５ｍｍ□ ）を想定する。
体的に本実施形態の利点を説明する。ここでは、ＱＦＰ
パッケージで２０８ピンをモチーフした場合を例とし
て、ＩＣチップ２は、６０μｍパッドピッチの小チップ
サイズ（３．５ｍｍ□ ）を想定する。
【００３０】従来のインナーリードデザインでは、イン
ナリードピッチ＝０．１９０ｍｍ、リード幅＝０．０９
ｍｍ、リード間隔０．１０ｍｍとした場合において、ボ
ンディングワイヤループ長の最大値は５．８ｍｍ程度と
なる。一方、本実施形態のインナーリードデザインで
は、インナリードピッチ＝０．０９５ｍｍ（第２ボンデ
ィングエリアとしてリード幅０．０９ｍｍを要求された
とき）、リード幅＝０．０９ｍｍとした場合において、
ボンディングワイヤループ長の最大値は２．２ｍｍ程度
となる。なお、リード幅に関しては、ボンディングワイ
ヤの細線化及びボンディングツール等のボンディングの
技術力の向上により条件は変わる。
ナリードピッチ＝０．１９０ｍｍ、リード幅＝０．０９
ｍｍ、リード間隔０．１０ｍｍとした場合において、ボ
ンディングワイヤループ長の最大値は５．８ｍｍ程度と
なる。一方、本実施形態のインナーリードデザインで
は、インナリードピッチ＝０．０９５ｍｍ（第２ボンデ
ィングエリアとしてリード幅０．０９ｍｍを要求された
とき）、リード幅＝０．０９ｍｍとした場合において、
ボンディングワイヤループ長の最大値は２．２ｍｍ程度
となる。なお、リード幅に関しては、ボンディングワイ
ヤの細線化及びボンディングツール等のボンディングの
技術力の向上により条件は変わる。
【００３１】このような結果から明らかなように、従来
のインナーリードデザインでは、ボンディングワイヤル
ープ長は、最大で５．８ｍｍと長く、アセンブリにおい
てボンディング時のワイヤ流れによるショート不良など
の問題が生ずるため、上記６０μｍパッドピッチの小チ
ップサイズ製品の実現は不可能である。これに対して、
本実施形態のインナーリードデザインでは、ボンディン
グワイヤループ長が従来デザインの１／２以下になり、
６０μｍパッドピッチの小チップサイズの製品に対して
も通常のワイヤボンディング技術によって対応すること
が可能となる。
のインナーリードデザインでは、ボンディングワイヤル
ープ長は、最大で５．８ｍｍと長く、アセンブリにおい
てボンディング時のワイヤ流れによるショート不良など
の問題が生ずるため、上記６０μｍパッドピッチの小チ
ップサイズ製品の実現は不可能である。これに対して、
本実施形態のインナーリードデザインでは、ボンディン
グワイヤループ長が従来デザインの１／２以下になり、
６０μｍパッドピッチの小チップサイズの製品に対して
も通常のワイヤボンディング技術によって対応すること
が可能となる。
【００３２】
【発明の効果】以上詳細に説明したように、第１の発明
であるＩＣ用リードフレームによれば、各インナリード
の隣り合う先端部に、縦方向の段差を設けたので、イン
ナーリードピッチの狭ピッチ化が可能となり、インナリ
ードの先端をＩＣチップの近傍まで延設することができ
る。これにより、従来のインナーリードデザインでは対
応不可能であった狭パッドピッチ（小ザイズ）のＩＣチ
ップにも通常のワイヤボンディング技術によって容易に
対応することができる。
であるＩＣ用リードフレームによれば、各インナリード
の隣り合う先端部に、縦方向の段差を設けたので、イン
ナーリードピッチの狭ピッチ化が可能となり、インナリ
ードの先端をＩＣチップの近傍まで延設することができ
る。これにより、従来のインナーリードデザインでは対
応不可能であった狭パッドピッチ（小ザイズ）のＩＣチ
ップにも通常のワイヤボンディング技術によって容易に
対応することができる。
【００３３】第２の発明である樹脂封止型半導体装置の
製造方法によれば、リードフレーム作製工程において、
各インナリードの隣り合う先端に縦方向の段差を設ける
ようにしたので、狭パッドピッチの半導体チップにも、
ボンディング時にワイヤ流れによるショート不良などの
問題を起こすことなく容易に対応することが可能とな
る。
製造方法によれば、リードフレーム作製工程において、
各インナリードの隣り合う先端に縦方向の段差を設ける
ようにしたので、狭パッドピッチの半導体チップにも、
ボンディング時にワイヤ流れによるショート不良などの
問題を起こすことなく容易に対応することが可能とな
る。
【図１】本発明の第１実施形態に係るＩＣ用リードフレ
ームの構造を示す要部平面図である。
ームの構造を示す要部平面図である。
【図２】図１の部分拡大図である。
【図３】従来のＩＣ用リードフレームの構造を示す要部
平面図である。
平面図である。
【図４】図３の部分拡大図である。
１ 枠 ２ ＩＣチップ ３ ダイパッド ４ インナーリード ４ａ インナーリードの奇数ピン ４ｂ インナーリードの偶数ピン ４Ａ インナーリードの間隙 ５ ダイパッド吊りピン ６ ボンディングワイヤ ６ａ 奇数ピン用のワイヤ ６ｂ 偶数ピン用のワイヤ
Claims (2)
- 【請求項１】 枠部分と、この枠部分の中央部に配置さ
れ且つ支持部材を介して該枠部分と連結したＩＣチップ
載置用のダイパッドと、前記枠部分から前記ダイパッド
に向かって延在し、先端部が前記ダイパッド上における
ＩＣチップのパッドとワイヤボンディングされる複数本
のインナリードとを備えたＩＣ用リードフレームにおい
て、 前記各インナリードの隣り合う先端部に、縦方向の段差
を設けたことを特徴とするＩＣ用リードフレーム。 - 【請求項２】 枠部分と、この枠部分の中央部に配置さ
れ且つ支持部材を介して該枠部分と連結したダイパッド
と、前記枠部分から前記ダイパッドに向かって延在する
複数本のインナリードとを有するリードフレームを肉薄
金属板を加工して作製するリードフレーム作製工程と、
前記ダイパッド上に半導体チップを固着する素子固着工
程と、前記半導体チップのパッドと前記各インナリード
リードとをワイヤで接続するワイヤボンディング工程
と、該ワイヤボンディング工程後の前記半導体チップを
モールドするモールド工程とを行う樹脂封止型半導体装
置の製造方法において、 前記リードフレーム作製工程は、前記各インナリードの
隣り合う先端に縦方向の段差を設けるようにしたことを
特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8161838A JPH1012792A (ja) | 1996-06-21 | 1996-06-21 | Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8161838A JPH1012792A (ja) | 1996-06-21 | 1996-06-21 | Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012792A true JPH1012792A (ja) | 1998-01-16 |
Family
ID=15742902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8161838A Pending JPH1012792A (ja) | 1996-06-21 | 1996-06-21 | Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012792A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566954B2 (en) | 2004-07-24 | 2009-07-28 | Samsung Electronics Co., Ltd. | Bonding configurations for lead-frame-based and substrate-based semiconductor packages |
-
1996
- 1996-06-21 JP JP8161838A patent/JPH1012792A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566954B2 (en) | 2004-07-24 | 2009-07-28 | Samsung Electronics Co., Ltd. | Bonding configurations for lead-frame-based and substrate-based semiconductor packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US7019388B2 (en) | Semiconductor device | |
| JP4173346B2 (ja) | 半導体装置 | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3151346B2 (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
| JPH09129808A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP5585352B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPH1012792A (ja) | Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法 | |
| JPH04352436A (ja) | 半導体装置 | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JPH02197158A (ja) | リードフレームの製造方法 | |
| WO1997027627A1 (en) | Lead frame with circular lead tip layout and improved assembly | |
| JPH0645497A (ja) | 半導体装置およびその製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JP3195515B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0661378A (ja) | 半導体装置 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 |