KR100299800B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100299800B1
KR100299800B1 KR1019930002010A KR930002010A KR100299800B1 KR 100299800 B1 KR100299800 B1 KR 100299800B1 KR 1019930002010 A KR1019930002010 A KR 1019930002010A KR 930002010 A KR930002010 A KR 930002010A KR 100299800 B1 KR100299800 B1 KR 100299800B1
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor chip
leads
chip
lead
Prior art date
Application number
KR1019930002010A
Other languages
English (en)
Other versions
KR930018707A (ko
Inventor
타니코지
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR930018707A publication Critical patent/KR930018707A/ko
Application granted granted Critical
Publication of KR100299800B1 publication Critical patent/KR100299800B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

본 발명의 반도체 장치는 다이 패드(die pad) 주위에 다수의 리드들(aplurality of leads)이 배열되어 있는 리드 프레임(lead frame)의 상기 다이 패드에 접착되는 사각형의 반도체 칩을 포함하며, 상기 반도체 칩은 상기 반도체 칩 주위의 리드들과 전기적으로 접속되고, 수지(resin)에 의해 봉인(seal)되고, 다이 패드가 다각형으로 형성되고, 상기 반도체 칩과 상기 다이 패드의 외주벽(peripheral wall) 사이의 거리는 상기 칩의 각각의 코너(coner)에서 보다 상기 칩의 각각의 변의 중앙부에서 더 크며, 상기 리드들은 모든 리드의 선단(ends)을 접속하는 라인이상기 다이 패드의 외주벽과 실질적으로 평행하도록 배열된다.

Description

반도체 장치
제 1 도는 반도체 칩을 다이 패드에 접착하는 본 발명의 실시예를 도시한 도면,
제 2 도는 반도체 칩을 다이 패드에 접착하는 본 발명의 다른 실시예를 도시한 도면,
제 3 도는 종래의 반도체 장치의 다이패드, 반도체 칩 및 리드의 배열을 도시한 도면,
제 4 도는 리드의 선단을 접속하는 라인을 곡선화한 종래의 반도체 장치의 예를 도시한 도면.
* 도면에 주요부분에 대한 부호의 설명
1 : 다이 패드 2 : 리드
3 : 반도체 칩 4 : 예비 성형 물질
5 : 골드 와이어
11∼14 : 반도체 칩의 변의 중앙 부분에 대응하는 다이 패드의 각 부분
21 : 리드의 선단을 접속하는 라인
본 발명은 리드 프레임(lead frame)의 다이 패드(die pad)에 반도체 칩을 접착해서 접착된 영역을 합성수지로 몰딩(synthetic resin molding)하여 형성되는 반도체 장치에 관한 것으로서, 특히, 다이 패드의 형상을 개선하여, 사용된 다이 본딩(die bonding) 물질이 압착되어 삐어져나옴으로써 야기되는 리드 와이어(leadwire)(이하, 리드라 칭함)의 단락이 방지되도록 하는 반도체 장치에 관한 것이다.
통상적으로, 반도체 칩이 리드 프레임의 다이 패드에 다이-본딩되고 다이 패드 주위에 방사형으로 배치된 리드에 골드 와이어(gold wire) 또는 와이어-본딩(wire-bonding)등에 의해 접착된 뒤, 상기 반도체 칩과 그 접착된 부분이 합성수지로 몰딩(이하, "몰딩"이라 칭함)됨으로써 반도체 장치가 형성된다. 제 3 도에는 리드들이 리드 프레임의 다이 패드 주위에 배열된 전형적인 반도체 장치의 예가 도시되어 있다.
제 3 도에 있어서, 참조 부호(1)는 다이 패드를 지칭하고, 참조 부호(2)는 리드를 지칭하고, 참조 부호(3)는 반도체 칩을 지칭하고, 참조 부호(4)는 반도체칩(3)을 접착하기 위해 다이-본딩 물질로 사용되는 은 페이스트(silver paste), Au-Si, 납, 유리(glass) 등을 포함하는 예비 성형 물질(preform material)을 지칭하고, 참조 부호(5)는 반도체 칩(3)의 전극 패드를 각 리드(2)에 전기적으로 접속하는 골드 와이어를 지칭한다. 반도체 칩을 리드 프레임에 설치하는 경우, 먼저 예비 성형 물질(4)을 리드 프레임의 다이 패드(1)의 중앙부에 제공하고, 이어서 상부측에서 반도체 칩(3)에 압력을 가해 반도체 칩(3)을 다이 패드에 접착한다. 전형적으로, 반도체 칩(3)은 반도체 웨이퍼(wafer)를 절단하여 형성되는 것으로 대개 정방형으로 형성되며, 다이 패드(1)의 형상은 일반적으로 반도체 칩(3) 보다 큰 정방형이다. 만일 반도체 칩(3)을 접착하는데 사용되는 예비 성형 물질의 양이 너무 적으면, 반도체 칩(3)과 다이 패드(2) 사이의 접착 강도가 떨어지며, 이로 인해 제조 공정중 반도체 칩이 떨어져 나갈 수 있고, 전기적 저항이 증가되어 특성 저하가 야기되고, 열 전도성의 저하로 인해 온도가 증가함에 따라 반도체 칩(3)의 특성이 저하된다. 만일 예비 성형 물질(4)의 양이 너무 많으면, 제 3 도에 도시된 바와 같이 반도체 칩(3)의 후면으로부터 예비 성형 물질(4)이 압착되어 삐어져 나오게 된다. 이 경우, 예비 성형 물질(4)은 다이 패드(1)의 중앙부에 원형으로 제공되므로, 반도체 칩(3)에 압력이 가해지면 예비 성형 물질(4)은 반도체 칩(3)의 코너(corner)에 삐어져 나오지 않고 원형으로 확산되므로, 이에 따라 예비 성형 물질(4)은 압착되어 반도체 칩(3)의 각 변의 중앙부로부터 삐어져 나오게 된다.
전술한 바와 같이, 예비 성형 물질(4)의 양은 반도체 칩(3)을 확실하게 접착될 만큼 제공되어야 한다. 하지만, 최근에는 반도체 장치의 고집적화 및 소형화와 더불어, 반도체 칩(3)과 다이 패드(1)의 외주벽 간의 거리와, 다이 패드(1)와 리드들(2)간의 거리가 감소되는 추세에 있다. 따라서, 반도체 칩(3)의 외주로부터 압착되어 삐어져 나온 예비 성형 물질(4)은 다이 패드(1)를 지나 확장되어 리드(2)에 접촉되면 예기치 못한 단락이 야기될 수 있다.
예비 성형 물질(4)이 압착되어 반도체 칩(3)의 각 변의 중앙 부분으로부터 삐어져 나와 다이 패드(1)를 지나 확장되더라도 예비 성형 물질(4)이 리드(2)와 접속하지 않도록 하고, 각각의 리드(2)에 와이어 본딩하는 능력을 향상시키기 위해, 제 4 도에 도시된 바와 같이, 상기 리드(2)의 선단부(tips)를 접속하는 라인을 곡선화하여 상기 리드(2)의 선단부가 예비 성형 물질이 압착되어 많이 삐어져 나온 부분과 떨어지도록 한다. 그러나, 각 리드(2)의 선단부와 다이 패드(1)의 외주벽 사이의 거리가 균일하지 않으면, 수지로 몰딩할 때 수지에 의해 다이 패드(1)의 코너에 응력(stress)이 가해진다. 이로 인해, 특히 코너에서 리드(2)의 쉬프트(shift), 와이어의 변형 등과 같은 문제가 발생되거나 혹은 다이 패드가 쉬프트되는 문제가 발생된다. 반도체 장치의 소형화 및 고집적화와 더불어, 리드(2)를 가늘게 하고 리드들(2)간의 피치(pitch)를 좁게하는 반도체 장치의 협-피치화(narrow-petched) 경향이 두드러지고 있다.
전술한 상황을 고려하여, 본 발명의 목적은 반도체 칩을 신뢰성 있게 접착하고, 사용되는 예비 성형 물질이 압착되어 삐어져 나옴으로써 생기는 문제점을 방지하고, 몰딩 동안에 야기되는 와이어의 변형, 리드 또는 다이 패드의 쉬프트와 같은 문제점을 방지하는 반도체 장치를 제공하는데 있다.
본 발명에 따르면, 다이 패드 주위에 다수의 리드들이 배열되어 있는 리드 프레임(lead frame)의 상기 다이 패드에 접착되는 사각형의 반도체 칩을 포함하고, 상기 반도체 칩은 상기 반도체 칩 주위의 리드들과 전기적으로 접속되고, 수지(resin)에 의해 봉인(seal)되는 반도체 장치가 제공된다.
본 발명에 있어서, 정방형 반도체 칩의 변의 중앙부에 제각기 대응하는 다이패드의 각 부분들은 바깥쪽으로 확장되므로, 상기 반도체 칩의 후면으로부터 예비성형 물질이 압착되어 삐어져 나오더라도, 상기 다이 패드의 공간으로 인해 예비성형 물질이 다이 패드를 지나 바깥쪽으로 확장되지 않게 되며, 이에 따라 예기치 못한 리드의 단락이 방지된다.
또한, 리드 선단을 접속하는 라인은 다이 패드의 외주벽과 실질적으로 평행하기 때문에, 수지로 몰딩하는 동안 국부적인 응력을 발생하지 않으며 수지가 균일하게 유동(flow)된다. 그 결과, 와이어의 변형 또는 리드 및 다이 패드의 쉬프트와 같은 문제점을 야기시키지 않고 몰딩하는 것이 가능하다.
이하, 본 발명은 도면을 참조하여 기술될 것이다. 제 1 도는 반도체 칩을 다이 패드에 접착하는 본 발명의 실시예를 도시한 도면이다. 제 3 도에 도시된 부호와 동일한 참조 부호는 동일한 부분을 의미한다. 제 1 도에 있어서, 거의 모든 리드를 도시하지 않았으며, 모든 리드의 선단을 접속하는 라인(21) 및 리드의 위치는 이점 쇄선으로 도시되어 있다. 본 실시예에서는 다이 패드(1)의 형상을 정방형으로 하지 않고 정방형 각 변의 중앙부를 바깥쪽으로 확장하여 확장부(11∼14)를 형성하였다. 확장부(11∼14)는 다이 패드(1)가 8각형이 되도록 형성하였다. 8각형 다이패드(1)에 있어서, 정방형 반도체 칩(3)의 변의 중앙부에 제각기 대응하는 부분들은 코너이므로, 반도체 칩(3)의 변중앙부와 다이 패드(1)의 외주벽 사이의 거리(B)는 반도체 칩(3)의 코너와 다이 패드(1)의 외주벽 사이의 거리(A)보다 크다.
그 결과, 예비 성형 물질(4)이 압착되어 삐어져나와 체류하는 공간은 반도체칩(3)의 변의 중앙부 근처에 형성된다. 따라서, 예비 성형 물질(4)이 다이 패드(1)를 지나 확장되지 않으므로 리드(2)의 선단과 단락되는 사고가 방지된다.
본 발명에서는 리드의 선단을 접속하는 라인(21)이 다이 패드(1)의 외주벽과 실질적으로 평행하게 되도록 반도체 장치를 형성한다. 그 결과, 수지몰딩 동안, 응력이 리드 선단 등에 국부적으로 가해지지 않게 되고, 다이 패드(1) 또는 리드(2)의 쉬프트 및 와이어의 변형이 발생되지 않게 되며, 이에 따라 수지 몰딩을 고신뢰성 있게 수행할 수 있다. 또한, 반도체 칩(3)의 변의 중앙부에 리드(2)의 선단은 리드 선단을 접속하는 라인이 다이 패드(1)와 같이 바깥쪽으로 곡선을 이루게 배치되어 있고 리드의 선단은 다이 패드(1)의 중심으로부터 실질적으로 동일한 거리에 위치하기 때문에, 반도체 칩(3)의 각 코너에서는 와이어 레이아웃(layout)에 대한 공간을 충분히 가지므로, 수지 몰딩동안 와이어 번형 등이 거의 발생되지 않는다.
또한, 8각형의 다이 패드(1)는 수용가능한 칩 사이즈의 범위를 확보하기 위해 반도체 칩(3)의 외주와 다이 패드(1)의 외주벽 사이의 공간을 충분히 가지므로, 조금 증가된 크기를 갖는 반도체 칩(3)에도 기존의 리드 프레임이 적용될 수 있다.
이러한 조건에서, 반도체 칩은 와이어-본딩 등에 의해 각각의 리드와 전기적으로 접속되고 상기 리드들은 서로 분리되도록 합성수지로 몰딩된다. 이렇게 해서 반도체 장치가 구현된다.
전술한 실시예는 반도체 칩의 변의 중앙부에 다이 패드의 코너가 위치되는 8각형 다이 패드에 관한 것이지만, 반도체 칩(3)을 또다른 다이 패드(1)에 접착되는 것을 도시한 제 2 도의 경우와 같이, 반도체 칩(3)의 번의 중앙부 근처의 다이 패드(1) 부분은 편평할 수도 있다. 요약하면, 본 발명은, 다이 패드(1)의 외주벽과 반도체 칩(3)의 변의 중앙부 사이의 거리(B)가 다이 패드(1)의 외주벽과 반도체 칩(3)의 코너 사이의 거리(A) 보다 크게 형성되는 것을 특징으로 한다. 제 2 도에 도시된 실시예에 있어서, 다이 패드(1)의 외주벽을 반도체 칩(3)의 번의 중앙부 근처의 반도체 칩(3)의 변과 평행하게 하여 12각형 다이 패드(1)를 형성하되, 다이 패드(1)의 외주벽과 반도체 칩(3)의 변의 중앙부 사이의 거리(B)를 다른 부분보다 크게 한다.
그 결과, 전술한 설시예에서와 같이, 예비 성형 물질(4)이 압축되어 삐어져 나와 체류할 수 있는 공간은 반도체 칩(3)의 변의 중앙부 근처에서 형성되므로, 예비 성형 물질(4)이 다이 패드(1)를 지나 확장되지 않게 되고, 이에 따라 상기 리드(2)의 선단과 단락되는 사고가 또한 방지된다.
또한, 본 실시예에서는 각각의 리드의 선단을 다이 패드(1)의 외주벽과 실질적으로 평행하게 하였다(제 2 도에서, 리드는 도시되어 있지 않으며, 각각의 리드의 선단을 접속하는 라인(21)과 리드들의 위치는 이점 쇄선으로 도시되어 있음). 그 결과, 수지 몰딩 동안, 상기 리드의 선단 등에 국부적인 응력이 가해지지 않으며, 다이 패드(1) 또는 리드(2)가 쉬프트되지 않고 와이어가 변형되지 않으며, 몰딩 공정중의 결함 발생이 크게 감소되었다.
상기 실시예들은 각각 8각형 및 12각형 다이 패드에 관한 것이지만, 상기 다이 패드는 다른 다각형으로 형성될 수도 있다. 또한, 다이 패드가 반드시 코너로 형성되어야 하는 것은 아니며 곡선으로 될 수도 있다. 그러나, 금형(mold)을 이용하는 프레스(press) 작업으로 리드 프레임을 형성하는 경우에는 원형의 금형을 형성하는 것이 어렵기 때문에 원형 다이 패드는 바람직하지 않다. 리드 프레임을 에칭(etching)하여 형성하는 경우에는 다이 패드를 원형으로 형성할 수도 있다. 그러나, 이것은 대량 생산에 적합하지 않으므로 다각형 패드를 기본으로 하는 것이 바람직하다.
또한, 상기 리드들은 이들 리드의 선단을 접속하는 라인이 다이 패드의 외주벽과 실질적으로 평행하도록 배열되는 것이 바람직하다. 상기 라인은 상기 외주벽과 완전히 평행할 필요는 없으며 그 외주벽과 실질적으로 평행해도 본 발명의 전술한 기능 및 효과를 얻을 수 있다.
전술한 바와 같이 본 발명에 있어서는, 반도체 칩의 변의 중앙부와 같이 예비 성형 물질이 압착되어 쉽게 삐어져 나오는 부분에 다이 패드가 확장되도록 하였기 때문에, 상기 압착되어 삐어져 나온 예비 성형 물질은 상기 확장된 부분에 머무를 수 있으며, 이로 인해 예비 성형 물질이 압축되어 리드 선단까지 삐어져 나와 단락을 야기시키는 사고가 크게 감소된다. 또한, 반도체 칩의 외주와 다이 패드의 외주벽 사이에 충분한 공간을 가지므로, 조금 증가된 크기를 갖는 반도체 칩에도 기존의 리드 프레임이 적용될 수 있다.
또한, 상기 각 리드는 모든 리드의 선단을 접속하는 라인이 다이 패드의 외주벽에 실질적으로 평행하도록 배열되어 있으므로, 반도체 칩이 와이어-본딩 등에 의해 전기적으로 접속되는 각각의 리드의 선단은 다이 패드의 중앙으로부터 실질적으로 동일한 거리상에 위치되며, 이에 따라 코너에서 와이어 레이아웃에 대한 공간이 충분히 확보된다.
또한, 리드선단이 다이 패드로부터 실질적으로 동일한 거리상에 위치되므로, 수지 몰딩 동안 국부적인 응력이 발생되지 않는다. 따라서, 수지몰딩하는 동안 와이어의 변형이나 리드 또는 다이 패드의 쉬프트에 의해 야기되는 결함 발생이 크게 감소된다.
따라서, 본 발명은 반도체 장치의 수율을 향상시켜 반도체 장치의 제조 비용을 줄이므로, 전자기기의 제조 비용도 따라 줄일 수 있는 효과를 얻을 수 있다.
본 발명을 몇가지 실시예로 기술되었지만, 본 발명은 전술한 실시예로 한정되지 않으며, 본 발명의 사상 및 범주를 벗어나지 않는 범위내에서 여러 가지 변경 및 수정이 이루어질 수 있음을 이해할 것이다.

Claims (6)

  1. 반도체 장치에 있어서,
    다이 패드 주면에 다수 개의 리드가 배열되어 있는 리드 프레임의 다이 패드에 접착된 사각형의 반도체 칩- 상기 다이 패드는 한정된 수의 일직선 에지형 변(적어도 6개의 변)을 갖는 다각형 형상으로 형성됨- 과,
    상기 반도체 칩과 상기 다이 패드의 주변벽 사이의 거리는 상기 침의 각 코너에서보다 상기 칩의 각 변의 중앙부에서 더 크고,
    상기 리드들은 모든 리드를 접속하는 라인이 상기 다이 패드의 주변벽과 실질적으로 평행하도록 배열되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 다이 패드는 8각형의 형상을 갖는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 다이 패드는 12각형의 형상을 갖는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체 칩과, 모든 리드 단부를 접속하는 상기 라인 사이의 거리는 상기 칩의 각 코너에서보다 상기 칩의 각 면의 상기 중앙부에서 더 큰 반도체 장치.
  5. 제 1 항에 있어서,
    상기 리드의 선단(tip)은 상기 다이 패드의 중앙으로부터 실질적으로 동일한 거리에 위치하는 반도체 장치.
  6. 반도체 장치에 있어서,
    다이 패드 주위에 다수의 리드가 배열되어 있는 리드 프레임의 다이 패드에 접착된 사각형의 반도체 칩- 상기 다이 패드는 12개 이하의 일직선 에지형 변(적어도 6개의 변)을 갖는 다각형 형상으로 형성됨- 과,
    상기 반도체 칩이 반도체 칩 주위의 리드들과 전기적으로 접속되고, 상기 반도체 칩이 수지로 밀봉되는 영역을 포함하되,
    상기 반도체 칩과 상기 다이 패드의 주변벽 사이의 거리는 상기 칩의 각 코너에서 보다 상기 칩의 각 변의 중앙부에서 더 크고,
    상기 리드들은 모든 리드를 접속하는 라인이 상기 다이 패드의 주변벽과 실질적으로 평행하도록 배열되는 반도체 장치.
KR1019930002010A 1992-02-14 1993-02-13 반도체장치 KR100299800B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4028208A JPH05226564A (ja) 1992-02-14 1992-02-14 半導体装置
JP92-028208 1992-02-14

Publications (2)

Publication Number Publication Date
KR930018707A KR930018707A (ko) 1993-09-22
KR100299800B1 true KR100299800B1 (ko) 2001-10-22

Family

ID=12242239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002010A KR100299800B1 (ko) 1992-02-14 1993-02-13 반도체장치

Country Status (4)

Country Link
US (1) US5468993A (ko)
JP (1) JPH05226564A (ko)
KR (1) KR100299800B1 (ko)
MY (1) MY109587A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
JP2765542B2 (ja) * 1995-12-20 1998-06-18 日本電気株式会社 樹脂封止型半導体装置
WO1997027627A1 (en) * 1996-01-25 1997-07-31 Advanced Micro Devices, Inc. Lead frame with circular lead tip layout and improved assembly
DE19717780A1 (de) * 1996-05-01 1997-11-13 Nat Semiconductor Corp Leiterrahmen für eine Halbleiterkomponente
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
SE9900439D0 (sv) 1999-02-09 1999-02-09 Ericsson Telefon Ab L M Electrostatic discharge protection of integrated circuits
US6225685B1 (en) 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US6426290B1 (en) 2000-08-18 2002-07-30 Advanced Micro Devices, Inc. Electroplating both sides of a workpiece
US6432291B1 (en) 2000-08-18 2002-08-13 Advanced Micro Devices, Inc. Simultaneous electroplating of both sides of a dual-sided substrate
US6884707B1 (en) * 2000-09-08 2005-04-26 Gabe Cherian Interconnections
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
US6972484B2 (en) * 2000-10-13 2005-12-06 Texas Instruments Incorporated Circuit structure integrating the power distribution functions of circuits and leadframes into the chip surface
US7135759B2 (en) * 2000-10-27 2006-11-14 Texas Instruments Incorporated Individualized low parasitic power distribution lines deposited over active integrated circuits
US6798078B2 (en) * 2000-12-14 2004-09-28 Yamaha Hatsudoki Kabushiki Kaisha Power control device with semiconductor chips mounted on a substrate
JP3607655B2 (ja) * 2001-09-26 2005-01-05 株式会社東芝 マウント材、半導体装置及び半導体装置の製造方法
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
WO2008017205A1 (en) * 2006-08-02 2008-02-14 Trident Microsystems (Far East) Ltd, Hong Kong Branch Device and process for data rate acquisition
KR100888885B1 (ko) 2007-04-19 2009-03-17 삼성전자주식회사 리드프레임 및 이를 갖는 반도체 장치
JP4767277B2 (ja) * 2008-04-08 2011-09-07 パナソニック株式会社 リードフレームおよび樹脂封止型半導体装置
US8754513B1 (en) 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
CN102244063A (zh) * 2010-05-14 2011-11-16 矽品精密工业股份有限公司 具有多边形芯片座的半导体封装件及其制法
SG11201507552WA (en) * 2013-03-15 2015-10-29 Materion Corp Gold containing die bond sheet preform spot-welded to a semiconductor bond site on a semiconductor package and corresponding manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123079A (ja) * 1974-08-21 1976-02-24 Hitachi Ltd Riidofureemu
JPS61162062U (ko) * 1985-03-27 1986-10-07
JPH02283054A (ja) * 1989-04-25 1990-11-20 Seiko Epson Corp リードフレーム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851526A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 半導体素子ペレツトおよびこれを有する半導体装置
JPS607160A (ja) * 1983-06-24 1985-01-14 Fujitsu Ltd 半導体装置
JP2632528B2 (ja) * 1988-02-08 1997-07-23 新光電気工業株式会社 リードフレーム
US5043791A (en) * 1989-09-05 1991-08-27 Motorola, Inc. Electrical device having improved lead frame and thermally stable connection arrangement and method
JPH03116763A (ja) * 1989-09-28 1991-05-17 Nec Yamagata Ltd モールド封止半導体デバイス用リードフレーム
JPH05326815A (ja) * 1992-05-25 1993-12-10 Matsushita Electron Corp 半導体装置用リードフレーム
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123079A (ja) * 1974-08-21 1976-02-24 Hitachi Ltd Riidofureemu
JPS61162062U (ko) * 1985-03-27 1986-10-07
JPH02283054A (ja) * 1989-04-25 1990-11-20 Seiko Epson Corp リードフレーム

Also Published As

Publication number Publication date
JPH05226564A (ja) 1993-09-03
MY109587A (en) 1997-02-28
US5468993A (en) 1995-11-21
KR930018707A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
KR100299800B1 (ko) 반도체장치
US10115658B2 (en) Semiconductor device
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US6703696B2 (en) Semiconductor package
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
KR900002908B1 (ko) 수지 봉지형 반도체 장치
US6084292A (en) Lead frame and semiconductor device using the lead frame
US5841187A (en) Molded electronic component
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JPH07307409A (ja) 半導体装置及びその製造方法
EP0999586A2 (en) Semiconductor device and method of producing same
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2002110889A (ja) 半導体装置及びその製造方法
US7199477B1 (en) Multi-tiered lead package for an integrated circuit
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPS62198143A (ja) リ−ドフレ−ム
JPS6336699Y2 (ko)
KR19980084769A (ko) 고방열 패키지 및 그 제조방법
JP2667901B2 (ja) 半導体装置の製造方法
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JP3195515B2 (ja) 半導体装置及びその製造方法
KR0164130B1 (ko) 멀티다이 플라스틱 패키지
US20020063314A1 (en) Tapeless micro-leadframe
JPH0294464A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100610

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee