KR0164130B1 - 멀티다이 플라스틱 패키지 - Google Patents

멀티다이 플라스틱 패키지 Download PDF

Info

Publication number
KR0164130B1
KR0164130B1 KR1019940040415A KR19940040415A KR0164130B1 KR 0164130 B1 KR0164130 B1 KR 0164130B1 KR 1019940040415 A KR1019940040415 A KR 1019940040415A KR 19940040415 A KR19940040415 A KR 19940040415A KR 0164130 B1 KR0164130 B1 KR 0164130B1
Authority
KR
South Korea
Prior art keywords
die
package
cap
tab
dies
Prior art date
Application number
KR1019940040415A
Other languages
English (en)
Other versions
KR960026701A (ko
Inventor
홍성학
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940040415A priority Critical patent/KR0164130B1/ko
Publication of KR960026701A publication Critical patent/KR960026701A/ko
Application granted granted Critical
Publication of KR0164130B1 publication Critical patent/KR0164130B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 반도체 패키지에서, 플라스틱 베이스와 캡에 각각 하부 및 상부 다이가 실장되고, 각 다이는 캡(TAB) 필름으로 리드와 연결된 것을 특징으로 하는 멀티다이 플라스틱 패키지이며, 본 발명은 몰드 공정이 필요없으므로 패키지 크랙 발생 염려가 없고, 여러다이를 복합적으로 실장할 수 있어 성능이 향상되며, 몰드수지가 다이표면에 직접 닿지 않으므로 신호처리가 빠르게 되며, 플라스틱 베이스와 캡으로 패키지를 구현하므로 금속 패키지에 비해 원가절감을 이룬다.

Description

멀티다이 플라스틱 패키지
제1a도는 본 발명의 베이스 부분을 나타낸 단면도.
b는 본 발명의 캡 부분을 나타낸 단면도.
제2도는 본 발명의 패키지 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 베이스 11 : 다이
12 : 외부리드 13 : 내부리드
14 : 탭필름 20 : 캡
21 : 다이 22 : 탭필름
23 : 보조탭필름
본 발명은 멀티다이 플라스틱 패키지에 관한 것으로, 플리스틱 베이스 및 캡에 각각 다이를 어태치시켜 멀티다이를 이루게한 것이다.
일반적으로 패키지는 몰드지수를 몰딩시킨 플라스틱 패키지와, 세라믹 하부기판에 다이를 어태치하고 상하부기판 사이에 리드를 위치시켜 와이어 본딩후 실링하는 세라믹 패키지로 구분한다. 이에 더하여 세라믹 대신 금속을 베이스와 패키지로 사용한 금속 패키지(MQUAD : Metal Quad Package)가 개발되었다.
그런데 상기 패키지들은 1개의 다이(Chip)가 1개의 패들 또는 베이스에 장착되는 1:1패키지이므로, 인쇄회로기판에 장착시에는 많은 부피를 차지하게 되며, 제조원가가 상승되는 요인이 된다.
본 발명은 이를 해결하고자 하는 것으로, 메탈 캐피지 외형을 유지하되 플라스틱 베이스와 캡에 다이를 각각 어태치시켜 다이집적도를 향상시킨 패키지를 제공함을 특징으로 한다.
즉 본 발명은 반도체 패키지에서, 플라스틱 베이스와 캡에 각각 하부 및 상부 다이가 복수로 실장되고, 상기 다이끼리는 보조탭(TAB) 필름으로 연결되며 각 다이는 탭(TAB) 필름으로 리드와 연결된 것을 특징으로 하는 멀티다이 플라스틱 패키지를 제공하려는 것이다.
이하 도면을 참조하여 일실시예를 상세히 설명한다.
본 발명은 반도체 패키지에서, 플라스틱 베이스(10)와 캡(20)에 각각 하부 및 상부 다이(11,21)가 실장되고, 각 다이(11,21)는 탭(TAB) 필름으로 외부리드(12)와 공통연결된 것이다.
상기 하부 또는 상부 다이(11,21)는 복수로 실장될 수도 있다.
상기 복수로 실장되는 다이는 각 다이끼리 보조탭필름(23)으로 연결된다.
상기 외부리드(12)는 패키지 외부로 2방향 또는 4방향으로 향한 것을 예시할 수 있다.
이와 같이 구성되는 본 발명은 제1a도와 같이 플라스틱 베이스(10)에 다이(11) 및 내부리드(13)를 어태치시키고, 탭 필름(14)으로 상호 열압착에 의해 본당시켜 하부베이스(10)를 완성한다. 이 경우는 다이(11)를 범프형 전도패드로 구현할 필요가 있다.
이어 제1b도와 같이 플라스틱 캡(20) 내부에 역시 다이(21)를 에폭시로 어태치 시키고 탭필름(22)으로 전기적 연결을 이룬다. 이 경우 다이(21)의 전도패드를 범프형으로 구현하고, 탭필름(22) 일단은 다이(21)의 전도패드에 연결되며, 타단은 캡(20) 주연부 상면에 부착된다. 물론 탭필름(22)은 탭(TAB) 기술을 이용함을 알 수 있을 것이다. 이어 제2도와 같이 상기 제1a도 및 제1b도 상태의 베이스(10) 및 캡(20)을 상호 다이(11)(21)가 마주보도록 하고, 에폭시수지 또는 폴리이미드 등으로 실링시켜 탭필름(14)(22)이 상호 도통 상태를 이루게 하여 실링한다.
이어 외부리드(12)를 포밍시켜 완성한다.
상기에서 다이(21,11)를 내부리드(13)와 와이어본딩 시키지 않고 탭필름을 이용하는 것은, 와이어본딩은 본딩온도가 보통 200∼230℃인데 이 정도의 온도에서 플라스틱 베이스(10)나 캡(20)이 변색되거나 변형되므로 이를 구현할 수가 없고, 탭(TAB) 기술을 이용하여 다이(11,21)와 탭필름(14,22)을 각각 대응되게 열압착 방식으로 범프에 의해 전기적 연결을 이루게 하기 위함이다. 따라서 본 발명에서 플라스틱 베이스(10)와 캡(20)을 이용하여 패키지를 제조 가능케 한 것은, 와이어 본딩의 탭 기술을 적용하였기에 가능하다.
아울러 본 발명은 다이(11,21)를 상하로 배열시켜 패러럴 상태로 외부리드(12)를 공유하므로 캐피지 용량을 배가시킬 수 있다.
또한 제2도 및 제1b도에서와 같이 다이(21)를 한쌍으로 할 수도 있는바, 이때는 보조탭필름(23)을 사용하여 상호 연결시키면 된다.
따라서 본 발명은 별도의 몰딩공정이 필요없으므로, 몰딩시 와이어 단락을 피할 수 있고, 기존 금속 패키지보다 다핀 패키지 실장을 가능케 한다.
이상과 같이 본 발명은 몰드 공정이 필요없으므로 패키지 크랙 발생염려가 없고, 여러다이를 복합적으로 실장할 수 있어 성능이 향상되며, 몰드수지가 다이표면에 직접 닿지 않으므로 신호처리가 빠르게 되며, 플라스틱 베이스와 캡으로 패키지를 구현하므로 금속 패키지에 비해 원가절감을 이룬다.

Claims (1)

  1. 반도체 패키지에서, 플라스틱 베이스(10)와 캡(20)에 각각 하부 다이(11) 및 상부 다이(21)가 복수로 실장되고, 상기 다이(11,21)끼리는 보조탭(TAB) 필름(23)으로 연결되며 각 다이(11,21)는 탭필름(14,22)으로 내부리드(13)와 연결되어 구성되는 것을 특징으로 하는 멀티다이 플라스틱 패키지.
KR1019940040415A 1994-12-31 1994-12-31 멀티다이 플라스틱 패키지 KR0164130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040415A KR0164130B1 (ko) 1994-12-31 1994-12-31 멀티다이 플라스틱 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040415A KR0164130B1 (ko) 1994-12-31 1994-12-31 멀티다이 플라스틱 패키지

Publications (2)

Publication Number Publication Date
KR960026701A KR960026701A (ko) 1996-07-22
KR0164130B1 true KR0164130B1 (ko) 1998-12-01

Family

ID=19406156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040415A KR0164130B1 (ko) 1994-12-31 1994-12-31 멀티다이 플라스틱 패키지

Country Status (1)

Country Link
KR (1) KR0164130B1 (ko)

Also Published As

Publication number Publication date
KR960026701A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US8035204B2 (en) Large die package structures and fabrication method therefor
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR20040062764A (ko) 칩 스케일 적층 패키지
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US20070278639A1 (en) Semiconductor Device Stack and Method for Its Production
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JPH1056098A (ja) 半導体装置及びその製造方法
JPH0730059A (ja) マルチチップモジュール
KR0164130B1 (ko) 멀티다이 플라스틱 패키지
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR0127737B1 (ko) 볼 그리드 어레이(Ball Grid Array) 반도체 패키지
KR20020085102A (ko) 칩 적층형 반도체 패키지
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
KR19980021184A (ko) 방열판을 갖는 반도체 칩 패키지
KR20010068781A (ko) 반도체 칩 패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR19990051002A (ko) 적층형 패키지 및 그 제조방법
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100708050B1 (ko) 반도체패키지
KR19980028087A (ko) 3차원 반도체 패키지 및 그 제조방법
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100369501B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee