JPS6024046A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS6024046A JPS6024046A JP59081778A JP8177884A JPS6024046A JP S6024046 A JPS6024046 A JP S6024046A JP 59081778 A JP59081778 A JP 59081778A JP 8177884 A JP8177884 A JP 8177884A JP S6024046 A JPS6024046 A JP S6024046A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- lead frame
- frame
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレーム・特にガラス封止型半導体装置
のリードフレームに関する。
のリードフレームに関する。
周知のようにデュアルインライン形のガラス封止半導体
装置は樹脂封止型半導体装置に較べ、耐湿性（気密性）
が良く、装置の信頼性も優れているため近時、重用され
ている。かかるガラス封止半導体装置の製造に用いられ
るリードフレームと。
装置は樹脂封止型半導体装置に較べ、耐湿性（気密性）
が良く、装置の信頼性も優れているため近時、重用され
ている。かかるガラス封止半導体装置の製造に用いられ
るリードフレームと。
して、第１図に示すようなものが一例として挙げられる
。このリードフレームは、例えば１４本のリード１５と
、これらリード１５を繋ぐ横枠２゜縦枠３と、リード１
５を中央部で共通接続している中央部連繋体７とによっ
て単位ブロックｌが形成され、この単位ブロックが連結
体４を介して複数個横方向に接続されている。ここで、
上記り一ド１５Ｆｃ関し、中央部に位置する部分を内側
リード（インナーリード）部６、外枠２０周縁に位置す
る部分を外側リード（アウターリード）部５と称す。
。このリードフレームは、例えば１４本のリード１５と
、これらリード１５を繋ぐ横枠２゜縦枠３と、リード１
５を中央部で共通接続している中央部連繋体７とによっ
て単位ブロックｌが形成され、この単位ブロックが連結
体４を介して複数個横方向に接続されている。ここで、
上記り一ド１５Ｆｃ関し、中央部に位置する部分を内側
リード（インナーリード）部６、外枠２０周縁に位置す
る部分を外側リード（アウターリード）部５と称す。
従来は、上記リードフレームにおける中央部連繋体７を
含み、その周縁に存する内側リード部に亘る領域（図中
破線で示す領域）８（この領域は後述する絶縁基体の凹
陥部、すなわちキャビティ部の上方に位置するので、キ
ャビティ相当部とも称す）を、プレス加工又はエツチン
グ等により除去することにより内側リード部６相互間を
切離し、このリードフレームを絶縁基体に固定するよう
にしていた。
含み、その周縁に存する内側リード部に亘る領域（図中
破線で示す領域）８（この領域は後述する絶縁基体の凹
陥部、すなわちキャビティ部の上方に位置するので、キ
ャビティ相当部とも称す）を、プレス加工又はエツチン
グ等により除去することにより内側リード部６相互間を
切離し、このリードフレームを絶縁基体に固定するよう
にしていた。
第２図は上記リードフレームを絶縁基体に固定する方法
を説明するための断面図である。この方法は、同図に示
すように、絶縁基体（例えばセラミックヘース）１０の
上部に低融点ガラネ層９を塗布した後、上記第１図に示
したリードフレームの内側リード部６がセラミックベー
ス表面に接するように載置し、加熱することにより、上
記ガラス層９を溶かし、接着を行うものである。なお、
セラミックベース１０の中央凹陥部は半導体ペレットを
収納する部分（キャビティ部）である。
を説明するための断面図である。この方法は、同図に示
すように、絶縁基体（例えばセラミックヘース）１０の
上部に低融点ガラネ層９を塗布した後、上記第１図に示
したリードフレームの内側リード部６がセラミックベー
ス表面に接するように載置し、加熱することにより、上
記ガラス層９を溶かし、接着を行うものである。なお、
セラミックベース１０の中央凹陥部は半導体ペレットを
収納する部分（キャビティ部）である。
例えばガラス封止半導体装置に用いられるリードフレー
ムの構造が特開昭５２−５２３７０号の図１９図２に示
されている。
ムの構造が特開昭５２−５２３７０号の図１９図２に示
されている。
しかし、上記のように、内側リード部相互間を切離した
状態でリードフレームを取扱う場合には、材料自体の歪
や、上記切離し作業時（特にプレスによる場合）の衝撃
あるいは取扱時の不注意に基づいて、リード相互間の間
隔が不均一となったり・リード相互の寸法が不揃となる
。したがって、絶縁基体（例えばセラミックベース）を
加熱しガラスを軟化させた後、リードフレーム及び半導
体ペレットをガラスの中に埋め込む組立工程においても
ペレットとリードフレームの各リード線との位置関係が
狂うことも多々ある。このため、ペレットの電極部とリ
ードとの間をワイヤで繋ぐワイヤポンディング作業を自
動化（機械化）した場合、適正な電極位置あるいはリー
ド位置にワイヤが固定されず、所望のワイヤポンディン
グが行えないという欠点がある。
状態でリードフレームを取扱う場合には、材料自体の歪
や、上記切離し作業時（特にプレスによる場合）の衝撃
あるいは取扱時の不注意に基づいて、リード相互間の間
隔が不均一となったり・リード相互の寸法が不揃となる
。したがって、絶縁基体（例えばセラミックベース）を
加熱しガラスを軟化させた後、リードフレーム及び半導
体ペレットをガラスの中に埋め込む組立工程においても
ペレットとリードフレームの各リード線との位置関係が
狂うことも多々ある。このため、ペレットの電極部とリ
ードとの間をワイヤで繋ぐワイヤポンディング作業を自
動化（機械化）した場合、適正な電極位置あるいはリー
ド位置にワイヤが固定されず、所望のワイヤポンディン
グが行えないという欠点がある。
したがって本発明の目的とするところは、リード相互間
を連結したリードフレームを用いてセラミックベースへ
の固定を行うことにより、ペレットとリードとの相対位
置精度を向上させるとともに１自動ワイヤボンディング
作業の歩留を向上させることにある。
を連結したリードフレームを用いてセラミックベースへ
の固定を行うことにより、ペレットとリードとの相対位
置精度を向上させるとともに１自動ワイヤボンディング
作業の歩留を向上させることにある。
以下実施例により本発明のリードフレームを用いた封止
方法を説明する。
方法を説明する。
本発明の一実施例では、第１図に示したリードフレーム
における切除部分８をそのまま残すとともに、その部分
に第３図（ａ） 、 Ｑ））Ｋ示すような断面形状とな
るような加工を加えたものを用いることに特徴を有する
。
における切除部分８をそのまま残すとともに、その部分
に第３図（ａ） 、 Ｑ））Ｋ示すような断面形状とな
るような加工を加えたものを用いることに特徴を有する
。
ｍ３図（ａ）、Φ）に示すものは、キャビティ相当部８
が容易に除去し得るように加工されて穎る。すなわち、
同図（ａ）Ｋ示すものは、プレス加工時に、キャビティ
相当部８を完全に切離すことなく、内側リード部６とキ
ャビティ相当部８とに段差が生ずるように裏側から軽く
押し渡すようにしたものであり、同図（ｂ）に示すもの
は、キャビティ相当部８をエツチングする場合、完全に
除去せずに１例えば周知のバックエッチ技術により内側
リード部６との境界線上に逆Ｖ字型の溝を設けるようＫ
したものである。かかる加工を行うことにより、キャビ
ティ相当部８は、例えばビンセット等で引っ張ると簡単
に除去されるようになる。
が容易に除去し得るように加工されて穎る。すなわち、
同図（ａ）Ｋ示すものは、プレス加工時に、キャビティ
相当部８を完全に切離すことなく、内側リード部６とキ
ャビティ相当部８とに段差が生ずるように裏側から軽く
押し渡すようにしたものであり、同図（ｂ）に示すもの
は、キャビティ相当部８をエツチングする場合、完全に
除去せずに１例えば周知のバックエッチ技術により内側
リード部６との境界線上に逆Ｖ字型の溝を設けるようＫ
したものである。かかる加工を行うことにより、キャビ
ティ相当部８は、例えばビンセット等で引っ張ると簡単
に除去されるようになる。
なお、第３図（ａ） 、 （ｂ）に示すものは、外側リ
ード部５が下方に折曲されているが、この折曲作業は、
セラミックベースへリードを固定した後に行ってもよい
。
ード部５が下方に折曲されているが、この折曲作業は、
セラミックベースへリードを固定した後に行ってもよい
。
本発明は上記のような加工を加えたリードフレームを用
いて以下に示す順序で半導体装置の組立を行うものであ
る。
いて以下に示す順序で半導体装置の組立を行うものであ
る。
第４図（ａ）〜（ｄ）は本発明に係るリードフレームを
用いた半導体装置の製法を工程順に示した断面図である
。以下、同図に従って説明する。
用いた半導体装置の製法を工程順に示した断面図である
。以下、同図に従って説明する。
（ａ）先ず、セラミックベース１０の凸部表面に低融点
ガラス層９を塗布し、その上に、内側リード部６が接す
るように上記第３図（ａ）又はΦ）に示したリードフレ
ームを載置する。その後加熱することＫよりガラス層９
を溶かし、内側リード部６とセラミックペース１０表面
とのなじみを良くし、その後常温に迄冷却することによ
りガラス層９が固まり、リードとセラミックベースとの
固定が行われる。
ガラス層９を塗布し、その上に、内側リード部６が接す
るように上記第３図（ａ）又はΦ）に示したリードフレ
ームを載置する。その後加熱することＫよりガラス層９
を溶かし、内側リード部６とセラミックペース１０表面
とのなじみを良くし、その後常温に迄冷却することによ
りガラス層９が固まり、リードとセラミックベースとの
固定が行われる。
（ｂ）次Ｋ、ビンセット等を用いて、内側リード部６を
連結している中央連繋体７を含むキャビティ相当部分８
を除去する。
連結している中央連繋体７を含むキャビティ相当部分８
を除去する。
（Ｃ）その後、半導体ペレット１２をセラミックベース
１０の凹陥部（キャビティ一部）のほぼ中央に配置し、
接着剤１６等により固定する。そして、半導体ベレット
１２のポンディングパッド部とリードとをワイヤ１４に
よって接続する（ワイヤポンディング）。
１０の凹陥部（キャビティ一部）のほぼ中央に配置し、
接着剤１６等により固定する。そして、半導体ベレット
１２のポンディングパッド部とリードとをワイヤ１４に
よって接続する（ワイヤポンディング）。
（ｄ）シかる後、突出部底面にガラス層１７を塗布した
キャップ′１３を内側リード部６の上に載置し、加熱す
ることによりガラス層１７を溶かし、接着を行う。この
とき、セラミックベースｌＯとリード６を固定している
ガラス層９が溶けないような加熱を行うことか好ましい
。
キャップ′１３を内側リード部６の上に載置し、加熱す
ることによりガラス層１７を溶かし、接着を行う。この
とき、セラミックベースｌＯとリード６を固定している
ガラス層９が溶けないような加熱を行うことか好ましい
。
このよ５Ｋして半導体装置が出来上る。
以上説明した半導体装置の製法によれば、内側リード部
６を連結している中央連繋体部７を残した状態で、セラ
ミノクベースヘリードを固定することより、リード相互
間の間隔が不均一となることはなく、また、後に中央連
繋体部７を除去しても、リードはガラス層９によって固
定されているから、材料の歪又は取扱い上の不注意等に
基づく寸法の変化は殆んど生じないものとなる。したが
って、ペレットとリードとの相対位置精度を向上させる
ことができる。そして、このようにペレットとリードと
の相対位置精度が高いことから、ワイヤボンディング作
業において、シーケンシャルな動きにより自動的に各点
を繋ぐ自動ワイヤボンダーの利用も効果的となり、作業
性を高めることができる。
６を連結している中央連繋体部７を残した状態で、セラ
ミノクベースヘリードを固定することより、リード相互
間の間隔が不均一となることはなく、また、後に中央連
繋体部７を除去しても、リードはガラス層９によって固
定されているから、材料の歪又は取扱い上の不注意等に
基づく寸法の変化は殆んど生じないものとなる。したが
って、ペレットとリードとの相対位置精度を向上させる
ことができる。そして、このようにペレットとリードと
の相対位置精度が高いことから、ワイヤボンディング作
業において、シーケンシャルな動きにより自動的に各点
を繋ぐ自動ワイヤボンダーの利用も効果的となり、作業
性を高めることができる。
本発明は上記実施例に限定されない。例えば、上記実施
例では低融点ガラスを用いてリードと絶縁基体との固定
を行う場合について述べたが、他の接着剤を用いたもの
であってもよい。また、上記キャビティ相当部８を除去
し易いように加工する方法及び、当該部分を除去する方
法はどんなものであってもよい。
例では低融点ガラスを用いてリードと絶縁基体との固定
を行う場合について述べたが、他の接着剤を用いたもの
であってもよい。また、上記キャビティ相当部８を除去
し易いように加工する方法及び、当該部分を除去する方
法はどんなものであってもよい。
以上のように、本発明のリードフレームを用いれば、リ
ードとベレットとの相対位置精度の向上、さらにはそれ
に基づく自動ボンディングへの適用等の種々の効果が得
られる。
ードとベレットとの相対位置精度の向上、さらにはそれ
に基づく自動ボンディングへの適用等の種々の効果が得
られる。
第１図はリードフレームの形状の一例を示す平面図、第
２図はリードと絶縁基体との取付状態を示す断面図、第
３図（ａ） 、 （ｂ）は本発明のリードフレームの形
状の一例を示す側断面図、第４図（ａ）〜（ｄ）は本発
明に係るリードフレームを用いた半導体装置の製法の一
例を工程順に示す断面図である。 １・・・リードフレーム、２・・・横枠、３・・：縦枠
、４・・・連結体、５・・・外部リード部、６・・・内
側リード部、７・・・中央連繋体、８・・・キャビティ
相当部、９．１７・・・ガラス層、１０・・・絶縁基体
、１１・・・キャビティ部、１２・・・ベレット、１３
・・・キャップ、１４・・・ワイヤ、１５・・・リード
、１６・・・接着部。 第 １ 図 第 ２ 図
２図はリードと絶縁基体との取付状態を示す断面図、第
３図（ａ） 、 （ｂ）は本発明のリードフレームの形
状の一例を示す側断面図、第４図（ａ）〜（ｄ）は本発
明に係るリードフレームを用いた半導体装置の製法の一
例を工程順に示す断面図である。 １・・・リードフレーム、２・・・横枠、３・・：縦枠
、４・・・連結体、５・・・外部リード部、６・・・内
側リード部、７・・・中央連繋体、８・・・キャビティ
相当部、９．１７・・・ガラス層、１０・・・絶縁基体
、１１・・・キャビティ部、１２・・・ベレット、１３
・・・キャップ、１４・・・ワイヤ、１５・・・リード
、１６・・・接着部。 第 １ 図 第 ２ 図
Claims (1)
- １、少なくとも複数のリードを共通接続した中央部連繋
体を有するリードフレームにおいて、前記リードフレー
ムの前記中央連繋体と内側リード部とは微ｌＪＳ幅のリ
ードで接続されていることを特徴とするリードフレーム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59081778A JPS6024046A (ja) | 1984-04-25 | 1984-04-25 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59081778A JPS6024046A (ja) | 1984-04-25 | 1984-04-25 | リ−ドフレ−ム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP436078A Division JPS5498175A (en) | 1978-01-20 | 1978-01-20 | Preparation of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6024046A true JPS6024046A (ja) | 1985-02-06 |
Family
ID=13755934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59081778A Pending JPS6024046A (ja) | 1984-04-25 | 1984-04-25 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210854A (ja) * | 1989-02-09 | 1990-08-22 | Mitsui High Tec Inc | 半導体装置に用いるリードフレームの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107675A (ja) * | 1973-02-05 | 1974-10-12 |
-
1984
- 1984-04-25 JP JP59081778A patent/JPS6024046A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107675A (ja) * | 1973-02-05 | 1974-10-12 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210854A (ja) * | 1989-02-09 | 1990-08-22 | Mitsui High Tec Inc | 半導体装置に用いるリードフレームの製造方法 |
| JPH0783081B2 (ja) * | 1989-02-09 | 1995-09-06 | 株式会社三井ハイテック | 半導体装置に用いるリードフレームの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4622433A (en) | Ceramic package system using low temperature sealing glasses | |
| JPS6366422B2 (ja) | ||
| KR0185790B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6024046A (ja) | リ−ドフレ−ム | |
| JP3127584B2 (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| JPS5992552A (ja) | 半導体装置 | |
| JPH0723961Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS5856979B2 (ja) | リ−ド線の気密封止方法 | |
| JPH021376B2 (ja) | ||
| JPS6155778B2 (ja) | ||
| JPS624857B2 (ja) | ||
| JPS5915080Y2 (ja) | 半導体装置 | |
| JPH0332048A (ja) | 半導体装置 | |
| JPS59117238A (ja) | 半導体装置の製造方法 | |
| JPH069509Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0766357A (ja) | リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置 | |
| JPS6214096B2 (ja) | ||
| JPS6290952A (ja) | 半導体装置 | |
| JPH0650991Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH10261755A (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
| JP2823556B2 (ja) | 半導体パッケージ用基板及びそれを用いた半導体パッケージの製造方法 | |
| JPS61214544A (ja) | 半導体装置の製造方法 | |
| JPH01123442A (ja) | 半導体装置用セラミツクパツケージ | |
| JPS59112635A (ja) | 半導体装置用セラミツクパツケ−ジの製造方法 | |
| JPS5831546A (ja) | 半導体装置の製造方法 |