JPS6214096B2 - - Google Patents
Info
- Publication number
- JPS6214096B2 JPS6214096B2 JP54074114A JP7411479A JPS6214096B2 JP S6214096 B2 JPS6214096 B2 JP S6214096B2 JP 54074114 A JP54074114 A JP 54074114A JP 7411479 A JP7411479 A JP 7411479A JP S6214096 B2 JPS6214096 B2 JP S6214096B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- dielectric ring
- cap
- metallized electrode
- wall member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005219 brazing Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 8
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910001128 Sn alloy Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 3
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、高周波で使用される半導体素子を気
密封止するパツケージの構造に関するものであ
る。
密封止するパツケージの構造に関するものであ
る。
第１図は高周波用ダイオードチツプを収容する
従来のパツケージの構成を示す断面図で、１は半
導体チツプ、２は誘電体リング、３は誘電体リン
グの一端面に設けられたメタライズ電極、４はダ
イオードチツプを載せる台座で誘電体リングの他
端面に設けられたメタライズ電極８に接着された
もの、５はダイオードチツプとメタライズ電極３
とを結ぶリード線、６はキヤツプ、７はダイオー
ドチツプ１をパツケージの中に気密封止するため
のロウ材を示す。
従来のパツケージの構成を示す断面図で、１は半
導体チツプ、２は誘電体リング、３は誘電体リン
グの一端面に設けられたメタライズ電極、４はダ
イオードチツプを載せる台座で誘電体リングの他
端面に設けられたメタライズ電極８に接着された
もの、５はダイオードチツプとメタライズ電極３
とを結ぶリード線、６はキヤツプ、７はダイオー
ドチツプ１をパツケージの中に気密封止するため
のロウ材を示す。
第１図に於て、一般に電極３及び８は誘電体リ
ング２の両端面にメタライズされ、リード線５は
金線より成り更に気密封止のためのロウ材として
は、半導体チツプの組立時に加わる温度より低い
融点を有する金錫合金等が使用される。
ング２の両端面にメタライズされ、リード線５は
金線より成り更に気密封止のためのロウ材として
は、半導体チツプの組立時に加わる温度より低い
融点を有する金錫合金等が使用される。
ここで、第１図で示される構造のパツケージを
気密封止する場合、リング状に形成されたロウ材
７を電極３上に置き、更にその上にキヤツプ６を
重ね、加熱処理によつてロウ材７を溶融し、キヤ
ツプ６と電極３とを接着させる方法が用いられて
いるがその際、リード線５としての金線の一部が
ロウ材に溶け込み、金線が切れかけたり、更には
断線を起こすという事故が発生し量産性に不向き
で、信頼性に乏しいという欠点があつた。
気密封止する場合、リング状に形成されたロウ材
７を電極３上に置き、更にその上にキヤツプ６を
重ね、加熱処理によつてロウ材７を溶融し、キヤ
ツプ６と電極３とを接着させる方法が用いられて
いるがその際、リード線５としての金線の一部が
ロウ材に溶け込み、金線が切れかけたり、更には
断線を起こすという事故が発生し量産性に不向き
で、信頼性に乏しいという欠点があつた。
本発明は前述の様な欠点を解消し、製造歩留り
が高く、品質の優れた半導体素子用パツケージを
提供することを目的としたものである。
が高く、品質の優れた半導体素子用パツケージを
提供することを目的としたものである。
本発明の半導体装置は、半導体チツプが収容さ
れる誘電体リングと、この誘電体リングの両端面
に各々設けられたメタライズ電極と、このうち一
方のメタライズ電極にロウ材を介して接着され半
導体チツプを気密封止するキヤツプと、他方のメ
タライズ電極に接着され、半導体チツプを載置す
る台座とから成り、キヤツプがロー付される側の
誘電体リングの端面のうち少なくとも一部は凹部
を有し、この凹部に形成されたメタライズ電極と
半導体チツプとがリード線によつて電気的に接続
されてなる。
れる誘電体リングと、この誘電体リングの両端面
に各々設けられたメタライズ電極と、このうち一
方のメタライズ電極にロウ材を介して接着され半
導体チツプを気密封止するキヤツプと、他方のメ
タライズ電極に接着され、半導体チツプを載置す
る台座とから成り、キヤツプがロー付される側の
誘電体リングの端面のうち少なくとも一部は凹部
を有し、この凹部に形成されたメタライズ電極と
半導体チツプとがリード線によつて電気的に接続
されてなる。
以下、本発明の実施例を図面を参照してより詳
細に説明する。
細に説明する。
第２図は本実施例の半導体装置の断面図で、ダ
イオードチツプ１０は台座４０に装着され、誘電
体リング（セラミツク）２０とキヤツプ６０とに
より包囲される。誘電体リング２０の底面はメタ
ライズ電極８０によつて台座４０に接着され、一
方その上面はメタライズ電極３０が形成されロー
材（金錫合金等）７０を介してキヤツプ６０と接
着されダイオードチツプ１０を気密に封止する。
ここで、誘電体リング２０の上面は内壁面側にリ
ング状の凹部を有しており、その上にメタライズ
電極３０が形成される。従つて、メタライズ電極
の断面構造は第２図に示すように階段状になる。
かかるメタライズ電極の凸部３０はロー材７０を
介してキヤツプ６０が接着され、凹部３０′はダ
イオードチツプ１０からのリード線５０が接続さ
れる。リード線５０としては金線等のボンデイン
グ線でよく、ボンデイング線５０と凹部３０′メ
タライズ電極との接続は第３図の平面図のように
なる。
イオードチツプ１０は台座４０に装着され、誘電
体リング（セラミツク）２０とキヤツプ６０とに
より包囲される。誘電体リング２０の底面はメタ
ライズ電極８０によつて台座４０に接着され、一
方その上面はメタライズ電極３０が形成されロー
材（金錫合金等）７０を介してキヤツプ６０と接
着されダイオードチツプ１０を気密に封止する。
ここで、誘電体リング２０の上面は内壁面側にリ
ング状の凹部を有しており、その上にメタライズ
電極３０が形成される。従つて、メタライズ電極
の断面構造は第２図に示すように階段状になる。
かかるメタライズ電極の凸部３０はロー材７０を
介してキヤツプ６０が接着され、凹部３０′はダ
イオードチツプ１０からのリード線５０が接続さ
れる。リード線５０としては金線等のボンデイン
グ線でよく、ボンデイング線５０と凹部３０′メ
タライズ電極との接続は第３図の平面図のように
なる。
かかる構造の半導体装置によれば、誘電体リン
グ２０上のメタライズ電極とキヤツプ６０とを気
密に封止するロー材７０はメタライズ電極の凸部
３０に載置され熱処理によつて封止されるので、
ロー材７０と金リード線５０とは段差によつて離
間されているためリード線５０がロー材（金錫合
金材）７０に溶け込むことはない。更に、この段
差を設けるために本構造ではセラミツク誘電体リ
ング２０自身の上面に段差を設けるという加工を
施こすことによつて、ロー材接着部（凸部３０）
とリード接続部（凹部３０′）とに段差をつけ、
ロー材７０とリード５０とを離間しているが、こ
れはセラミツク誘電体リング２０の加工が非常に
簡単であるため、複雑な手順を必要とすることな
く低価格で段差を形成できるという大きな利点を
有するものであり、しかも金リード５０がロー材
７０に溶け込み溶断やたわみ等の接続不良を解消
できるものである。従つて、量産性に好適でかつ
信頼性の高いパツケージを提供することができ
る。ここで、誘電体リング上面の凸部と凹部との
段差はほぼ100μ〜200μもあれば好適でそれ以上
あつてもメタライズ電極が段切れを起こすことな
く形成できる高さであればよい。又誘電体リング
２０と上下のメタイライズ電極とは焼結処理で容
易に接着できる。
グ２０上のメタライズ電極とキヤツプ６０とを気
密に封止するロー材７０はメタライズ電極の凸部
３０に載置され熱処理によつて封止されるので、
ロー材７０と金リード線５０とは段差によつて離
間されているためリード線５０がロー材（金錫合
金材）７０に溶け込むことはない。更に、この段
差を設けるために本構造ではセラミツク誘電体リ
ング２０自身の上面に段差を設けるという加工を
施こすことによつて、ロー材接着部（凸部３０）
とリード接続部（凹部３０′）とに段差をつけ、
ロー材７０とリード５０とを離間しているが、こ
れはセラミツク誘電体リング２０の加工が非常に
簡単であるため、複雑な手順を必要とすることな
く低価格で段差を形成できるという大きな利点を
有するものであり、しかも金リード５０がロー材
７０に溶け込み溶断やたわみ等の接続不良を解消
できるものである。従つて、量産性に好適でかつ
信頼性の高いパツケージを提供することができ
る。ここで、誘電体リング上面の凸部と凹部との
段差はほぼ100μ〜200μもあれば好適でそれ以上
あつてもメタライズ電極が段切れを起こすことな
く形成できる高さであればよい。又誘電体リング
２０と上下のメタイライズ電極とは焼結処理で容
易に接着できる。
尚、本実施例では誘電体リング２０上面の内壁
側全周に渡つて第３図に示すようにリング状に凹
部を設けたが、第４図にその平面図を示すように
リード線５００が接続される部分３００′のみに
凹部を設けるように構成してもよい。この場合は
キヤツプとのロー付け接着面積３００が増え、よ
り強固な気密封止を行なうことができる。この
際、凹部の形状は任意に設定できることは明白で
ある。
側全周に渡つて第３図に示すようにリング状に凹
部を設けたが、第４図にその平面図を示すように
リード線５００が接続される部分３００′のみに
凹部を設けるように構成してもよい。この場合は
キヤツプとのロー付け接着面積３００が増え、よ
り強固な気密封止を行なうことができる。この
際、凹部の形状は任意に設定できることは明白で
ある。
更に、他の好適な実施例として第５図に断面図
を示すように、誘電体リング１２０の上面の中央
部に凸部１３０を設け、この凸部を境界として内
壁側をリード線１５０の接続用メタライズ電極１
９５に、一方、外壁側をロー材１７０によるキヤ
ツプ１６０との接着用メタライズ電極１９０とし
てもよい。尚、この場合、凸部１３０上に形成し
たメタライズ電極までもロー付けすることにより
キヤツプ１６０との強固な気密封止を行なつても
よい。かかる構造の半導体装置によれば、凸部１
３０がロー材のストツパーとして働らくため、確
実に金リード線１５０とロー材との離間を実現で
きる。尚、同図において誘電体リング１２０上の
凸部１３０の内側に在るリード接続用メタライズ
電極１９５としての凹部は第４図に示したように
リード接続部にのみ形成してもよい。
を示すように、誘電体リング１２０の上面の中央
部に凸部１３０を設け、この凸部を境界として内
壁側をリード線１５０の接続用メタライズ電極１
９５に、一方、外壁側をロー材１７０によるキヤ
ツプ１６０との接着用メタライズ電極１９０とし
てもよい。尚、この場合、凸部１３０上に形成し
たメタライズ電極までもロー付けすることにより
キヤツプ１６０との強固な気密封止を行なつても
よい。かかる構造の半導体装置によれば、凸部１
３０がロー材のストツパーとして働らくため、確
実に金リード線１５０とロー材との離間を実現で
きる。尚、同図において誘電体リング１２０上の
凸部１３０の内側に在るリード接続用メタライズ
電極１９５としての凹部は第４図に示したように
リード接続部にのみ形成してもよい。
第１図は従来の半導体装置の断面図、第２図、
第３図は夫々本発明の一実施例を示す半導体装置
の断面図と平面図、第４図は本発明の他の実施例
を示す平面図、第５図は本発明の更に他の実施例
を示す断面図である。 １，１０，１００，１１０……ダイオードチツ
プ、２，２０，１２０……誘電体リング、３，
８，８０，３０，３０′，３００，３００′，１８
０，１９０，１９５……メタライズ電極、４，４
０，１４０……台座、５，５０，１５０，５００
……リード線、６，６０，１６０……キヤツプ、
７，７０，１７０……ロー材。
第３図は夫々本発明の一実施例を示す半導体装置
の断面図と平面図、第４図は本発明の他の実施例
を示す平面図、第５図は本発明の更に他の実施例
を示す断面図である。 １，１０，１００，１１０……ダイオードチツ
プ、２，２０，１２０……誘電体リング、３，
８，８０，３０，３０′，３００，３００′，１８
０，１９０，１９５……メタライズ電極、４，４
０，１４０……台座、５，５０，１５０，５００
……リード線、６，６０，１６０……キヤツプ、
７，７０，１７０……ロー材。
Claims (1)
- １ 誘電体からなる壁部材と、この壁部材上面に
形成された導電層がロー材を介して蓋部材と接着
され半導体チツプを気密封止するパツケージにお
いて、前記壁部材上面の内側のうち少なくとも一
部は段部を有しており、該段部によつて前記壁部
材上面を前記蓋部材との間には空間が形成され、
該空間に接する前記壁部材上面に形成された前記
導電層上には前記ロー材が存在しないようになさ
れるとともにこの部分と前記半導体チツプとはリ
ード部材によつて接続されることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7411479A JPS55165653A (en) | 1979-06-12 | 1979-06-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7411479A JPS55165653A (en) | 1979-06-12 | 1979-06-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55165653A JPS55165653A (en) | 1980-12-24 |
| JPS6214096B2 true JPS6214096B2 (ja) | 1987-03-31 |
Family
ID=13537844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7411479A Granted JPS55165653A (en) | 1979-06-12 | 1979-06-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55165653A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01278683A (ja) * | 1988-04-28 | 1989-11-09 | Yoshihiro Yonahara | はしご |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849443U (ja) * | 1981-09-26 | 1983-04-04 | 三菱電機株式会社 | 半導体装置用パツケ−ジ |
| JP2770994B2 (ja) * | 1989-09-30 | 1998-07-02 | 井関農機株式会社 | 小型ショベルカーに於ける油圧操作レバーのロック装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925822U (ja) * | 1972-06-08 | 1974-03-05 |
-
1979
- 1979-06-12 JP JP7411479A patent/JPS55165653A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925822U (ja) * | 1972-06-08 | 1974-03-05 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01278683A (ja) * | 1988-04-28 | 1989-11-09 | Yoshihiro Yonahara | はしご |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55165653A (en) | 1980-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS6214096B2 (ja) | ||
| JPS6237950A (ja) | 電子部品塔載用パツケ−ジ | |
| JPS62580B2 (ja) | ||
| JPS5992552A (ja) | 半導体装置 | |
| JPH065726A (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| JP3553726B2 (ja) | 電子部品用キャップおよびそれを用いた半導体レーザとその製法 | |
| JPS58215812A (ja) | 水晶振動子等の密封容器 | |
| JPS62581B2 (ja) | ||
| JP2962939B2 (ja) | 半導体素子収納用パッケージ | |
| JP3526518B2 (ja) | 光半導体素子収納用パッケージ | |
| JPS634350B2 (ja) | ||
| JPH0723961Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3502756B2 (ja) | 光半導体素子収納用パッケージ | |
| JPS6329555A (ja) | 封止電子装置 | |
| JPH0126538B2 (ja) | ||
| GB2154058A (en) | Piezoelectric resonator | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH01123442A (ja) | 半導体装置用セラミツクパツケージ | |
| JPH06169025A (ja) | 半導体素子収納用パッケージ | |
| JPS6155778B2 (ja) | ||
| JP2552419Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH11163184A (ja) | 光半導体素子収納用パッケージ | |
| JP2508067Y2 (ja) | 半導体素子収納用パッケ―ジ |