JPS5856979B2 - リ−ド線の気密封止方法 - Google Patents

リ−ド線の気密封止方法

Info

Publication number
JPS5856979B2
JPS5856979B2 JP57086637A JP8663782A JPS5856979B2 JP S5856979 B2 JPS5856979 B2 JP S5856979B2 JP 57086637 A JP57086637 A JP 57086637A JP 8663782 A JP8663782 A JP 8663782A JP S5856979 B2 JPS5856979 B2 JP S5856979B2
Authority
JP
Japan
Prior art keywords
lead
glass
lead frame
pellet
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57086637A
Other languages
English (en)
Other versions
JPS57197846A (en
Inventor
俊英 植松
道夫 谷本
俊一郎 藤岡
俊一 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57086637A priority Critical patent/JPS5856979B2/ja
Publication of JPS57197846A publication Critical patent/JPS57197846A/ja
Publication of JPS5856979B2 publication Critical patent/JPS5856979B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明はリード線の気密封止方法、特に半導体集積回路
装置の製造における気密封止方法に関する。
周知のように、デュアルインライン形のガラス封止半導
体装置は樹脂封止半導体装置に較べ耐温性（気密性）が
よく、半導体装置の信頼性も優れている。
しかし、このガラス封止半導体装置においてはリード線
はガラスで支持されているため、リード線に外力が加わ
ったりすると、脆弱なガラスは簡単にクラックが入るこ
とがある。
この結果、半導体装置は気密性が悪くなり、信頼性が低
下する。
したがって、半導体装置の製造工程にあっては、ガラス
封止時点であらかじめリード線の所定部を折り曲げたリ
ード、あるいはリードフレームを用いている。
しかし、このように曲折したリードフレームでは剛性が
ないので外力が加わると簡単に歪む欠点がある。
したがって、セラミックベースを加熱しガラスを軟化さ
せたのち、リードフレームおよび半導体ペレット（ペレ
ット）をガラスの中に埋め込む組立工程においても、リ
ードフレームの歪みによりペレットとリードフレームの
各リード線との位置関係が狂うことも多々ある。
このため、ペレットの電極部とリードとの間をワイヤで
繋ぐワイヤボンディング作業を自動化（機械化）した場
合、適正な電極位置あるいはリード位置にワイヤが固定
されず、所望のワイヤボンディングが行なえない欠点が
ある。
したがって、本発明の目的は剛性のある板状（フラット
）なリードフレームを用いることにより、ペレットとリ
ードとの相対位置精度を向上させるとともに、自動ワイ
ヤボンディング作業の歩留を向上させることにある。
また、本発明の他の目的は気密性の良い半導体装置を提
供することにある。
このような目的を達成するための本発明の要旨は、非結
晶性ガラスを凝固させてリード線を気密封止する方法に
おいて、前記非結晶性ガラスの軟化温度領域でリード線
を仮封止する工程と、前記リード線に外力を加えて成形
処理する工程と、前記非結晶性ガラスを再度軟化させて
気密封止を行なう工程とを備えることを特徴とするリー
ド線の気密封止方法にある。
以下実施例°により本発明の詳細な説明する。
第１図ａないしｄは本発明のリード線のガラス気密封止
方法の一実施例を示す。
同図ａに示すようなセラミックからなるベース１を用意
する。
このベース１の上面には非結晶性でかつ低融点からなる
ガラス層２が設けられている。
このベース１を窒素雰囲気中において４４０℃前後に加
熱し前記ガラス層２を溶かす。
そして、ｂ図のように、ガラス層２上にフラットなリー
ドフレーム３を載置するとともに、このリードフレーム
３を基準にしてベース１の中央に溶融したガラス層２を
介して半導体素子（ペレット）４を取り付ける。
その後、常温まで冷却したのち、ペレット４の電極部と
これに対応するリード５との間をアルミニウムからなる
細いワイヤ６で繋ぐ。
つぎに、０図で示すように、セラミックからなるキャッ
プ７をペレット４．ワイヤ６およびリード５のボンディ
ング部上に被せ、これを再び窒素雰囲気中でガラスの軟
化温度領域（たとえば４４０℃）にまで加熱し、キャッ
プ７の下面外周縁に沿って設けられた非結晶性のガラス
層８および前記ベース１のガラス層２によって仮の気密
封止を行なう。
その後、リードフレーム３の各リード５を繋ぐ外枠部９
を切断分離し各リード５を電気的に独立させるとともに
、ｄ図で示すように、リード５を所定位置で折り曲げ、
デュアルインライン形の半導体装置１０を得る。
さらに、この半導体装置１０を再び窒素雰囲気中にさら
しながらガラスの軟化温度領域に加熱し、前工程で発生
したガラス層内のクラックを除去させる。
なお、フラットなリードフレーム３としては第２図で示
すようなものを使用する。
すなわち、このリードフレーム３は１４本のり一ド５と
、これらリード５を繋ぐ外枠部９とによって単位ブロッ
ク１１を形成し、各ブロック１１は連結体１２で繋がっ
ている。
また、この連結体１２の中央部にはガイド孔１３が設け
られている。
このガイド孔１３はリードフレーム３の移送あるいはリ
ードフレーム３を所定の位置にセットする際のガイドと
して用いられるようになっている。
また、リードフレームは半導体素子を取り付けるタブを
支持するタブリードを中央に有するようなリードフレー
ムを用いてもよい。
さらに各リード間を繋ぐ補強片を有するリードフレーム
であってもよい。
このような実施例によれは、フラットなリードフレーム
を用いているが、このフラットなリードフレームにおい
ては平面方向の剛性が従来の折り曲げられたリードフレ
ームに較べて太きい。
したがって、リードフレームの移送あるいは位置決めな
どにおいても簡単に変形しない。
このためリードツレ−ムラ基準にして、ベース・＼のペ
レット取り付けを行なっても、従来に比較して遥かに正
確に所定位置に取り付けることができる。
そして、ペレットとリードとの関係位置精度が高いこと
から、ワイヤボンディング作業においてシーケンシャル
な動きにより自動的に各点を繋ぶ自動ワイヤボンダーの
利用も効果的となり、作業性を高めることができる。
また、この実施例においては、不要なリード部分の切断
除去および折り曲げ後に再び加熱し、ベースとキャップ
との間の接続ガラス層を溶融する。
したかって、折り曲げ、切断時にリードに作用した外力
によってガラス層内に発生したクラックや歪みは消滅す
る。
このため、フラットなリードフレームを用いて組立を行
なっても気密性に問題がない。
以上のように、本発明のリード線のガラス気密封止方法
によれば、ガラスの仮封止後にガラス層内にクラックや
歪が発生しても、再度前記のガラス層を溶融固化するこ
とから気密封止が行なえる。
また、剛性のあるフラットなリードフレームを用いてデ
ュアルインライン形の半導体装置を製造することができ
るので、その取り扱い上京に各部の位置関係を正確に保
つことができる。
このようなことから、シーケンシャルなワイヤボンディ
ング等の組立の自動化が図れ、作業性を向上させること
ができる。
【図面の簡単な説明】
第１図ａないしｄは本発明のリード線の気密封止方法に
よる一実施例を示す工程図、第２図はリードフレームの
形状を示す斜視図である。 １・・・ベース、２・・・ガラス層、３・・・リードフ
レーム、４・・・半導体素子（ペレット）、５・・・リ
ード、６・・・ワイヤ、７・・・キャップ、８・・・ガ
ラス層、９・・・外枠部、１０・・・半導体装置、１１
・・・単位ブロック、１２・・・連結体、１３・・・ガ
イド孔。

Claims (1)

    【特許請求の範囲】
  1. １ 非結晶性ガラスを凝固させてリード線を気密封止す
    る方法において、前記非結晶性ガラスの軟化温度領域で
    リード線を仮封止する工程と、前記リード線に外力を加
    えて成形処理する工程と、前記非結晶性ガラスを再度軟
    化させて気密封止を行なう工程とを備えることを特徴と
    するリード線の気密封止方法。
JP57086637A 1982-05-24 1982-05-24 リ−ド線の気密封止方法 Expired JPS5856979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57086637A JPS5856979B2 (ja) 1982-05-24 1982-05-24 リ−ド線の気密封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57086637A JPS5856979B2 (ja) 1982-05-24 1982-05-24 リ−ド線の気密封止方法

Publications (2)

Publication Number Publication Date
JPS57197846A JPS57197846A (en) 1982-12-04
JPS5856979B2 true JPS5856979B2 (ja) 1983-12-17

Family

ID=13892530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57086637A Expired JPS5856979B2 (ja) 1982-05-24 1982-05-24 リ−ド線の気密封止方法

Country Status (1)

Country Link
JP (1) JPS5856979B2 (ja)

Also Published As

Publication number Publication date
JPS57197846A (en) 1982-12-04

Similar Documents

Publication Publication Date Title
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
JPS5856979B2 (ja) リ−ド線の気密封止方法
JPS60189940A (ja) 樹脂封止型半導体装置の製法
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
JP2794908B2 (ja) パッケージ型半導体装置の製造方法
JPS6024581B2 (ja) リ−ド線の気密封止方法
KR100209682B1 (ko) 반도체 패키지 제조방법
JPS60192352A (ja) 集積回路装置の封止方法
JPS6024046A (ja) リ−ドフレ−ム
JPH0723961Y2 (ja) 半導体素子収納用パッケージ
JPH021376B2 (ja)
JPH0723962Y2 (ja) 半導体パッケージ
JPS59112635A (ja) 半導体装置用セラミツクパツケ−ジの製造方法
KR20030070423A (ko) 반도체패키지의 봉지 방법
KR100373699B1 (ko) 반도체 소자 패키지 및 그 제조방법
JPS5998538A (ja) 半導体装置の製造方法
JPS61214544A (ja) 半導体装置の製造方法
JPS624857B2 (ja)
JPH01238129A (ja) 樹脂封止型半導体装置
JPS5915080Y2 (ja) 半導体装置
JPS59117238A (ja) 半導体装置の製造方法
JPS6155778B2 (ja)
JPH0480948A (ja) 半導体製造装置
JPH07115148A (ja) 半導体装置
JPS62205635A (ja) ハイブリツド集積回路の製造方法