KR20030070423A - 반도체패키지의 봉지 방법 - Google Patents
반도체패키지의 봉지 방법 Download PDFInfo
- Publication number
- KR20030070423A KR20030070423A KR1020020009957A KR20020009957A KR20030070423A KR 20030070423 A KR20030070423 A KR 20030070423A KR 1020020009957 A KR1020020009957 A KR 1020020009957A KR 20020009957 A KR20020009957 A KR 20020009957A KR 20030070423 A KR20030070423 A KR 20030070423A
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- small
- upper mold
- semiconductor package
- lower mold
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title abstract description 16
- 238000000465 moulding Methods 0.000 title 1
- 238000007789 sealing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체패키지의 봉지 방법에 관한 것으로, 반도체패키지의 봉지후 반도체패키지의 급격한 온도변화에 의한 워페이지(warpage) 현상을 방지할 수 있도록, 소형 상부 금형이 삽입되는 동시에 대략 175℃를 유지하는 제1 상부 금형과, 상기 제1 상부 금형과 대응되는 위치에 소형 하부 금형이 삽입되는 동시에 대략 175℃를 유지하는 제1 하부 금형을 제공하는 단계와; 상기 소형 상부 금형 및 소형 하부 금형 사이에 반도체패키지를 위치시킨 후, 상기 제1 상부 금형 및 제1 하부 금형을 밀착시켜 봉지하는 단계와; 상기 제1 상부 금형 및 제1 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 125℃를 유지하는 제2 상부 금형과, 제2 하부 금형 사이에 위치시켜 밀착시키는 단계와; 상기 제2 상부 금형 및 제2 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 75℃를 유지하는 제3 상부 금형과, 제3하부 금형 사이에 위치시켜 밀착시키는 단계와; 상기 제3 상부 금형 및 제3 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 75℃를 유지하는 제4 상부 금형과, 제4하부 금형 사이에 위치시켜 밀착시키는 단계와; 상기 소형 상부 금형 및 소형 하부 금형에서 반도체패키지를 취출하는 단계를 포함하여 이루어진 것을 특징으로 함.
Description
본 발명은 반도체패키지의 봉지 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지의 봉지후 반도체패키지의 급격한 온도변화에 의한 워페이지(warpage) 현상을 방지할 수 있는 반도체패키지의 봉지 방법에 관한 것이다.
통상 웨이퍼(wafer)에서 낱개로 소잉(sawing)된 반도체 다이(semiconductor die)는 섭스트레이트(substrate)에 접착제에 의해 접착되고, 이후, 도전성와이어(conductive wire) 등에 의해 상기 섭스트레이트에 전기적으로 연결된다. 그런후, 상기 반도체 다이 및 섭스트레이트는 상부 금형 및 하부 금형 사이에 안착되어 일정 형태로 봉지된다.
이러한 종래 반도체패키지의 통상적인 봉지 방법을 첨부된 도1a 내지 도1c를 참조하여 상세하게 설명하면 다음과 같다.
먼저 도1a에 도시된 바와 같이 대략 175℃의 온도로 가열된 상부 금형(2') 및 하부 금형(4')을 준비한다. 이때, 상기 상부 금형(2') 및 하부 금형(4')은 서로 일정 거리 이격된 상태이다.
이어서 도1b에 도시된 바와 같이 상기 상부 금형(2') 및 하부 금형(4') 사이에 섭스트레이트에 반도체 다이가 접착된 반도체패키지(6')를 위치시킨 후, 상기 상부 금형(2') 및 하부 금형(4')을 서로 밀착시킨다. 이 상태에서 상기 상부 금형(2') 및 하부 금형(4') 사이에 고온 고압으로 봉지재를 주입하여 상기 반도체패키지가 봉지되도록 한다.
이어서 도1c에 도시된 바와 같이 상기 상부 금형(2') 및 하부 금형(4')을 일정 거리 이격시키고, 낱개의 반도체패키지(6')가 대기중에 노출되도록 함으로써, 봉지 공정을 완료한다.
그러나, 이러한 종래의 봉지 방법은 대략 175℃의 상부 금형(2') 및 하부 금형(4')에서 반도체패키지(6')의 봉지 공정이 수행된 후, 일반적인 상온에 상기 반도체패키지(6')가 직접 노출됨으로써, 도2a 및 도2b에 도시된 바와 같이 "∪"형 또는 "∩"형으로 반도체패키지(6')가 워페이지(warpage)되는 문제가 있다.
상기와 반도체패키지가 워페이지되면, 상기 반도체패키지의 섭스트레이트에 융착되는 솔더볼들의 편평도가 불균일해지고 따라서, 상기 솔더볼들이 외부장치에 모두 실장되지 않는 문제도 유발한다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지의 봉지후 반도체패키지의 급격한 온도변화에 의한 워페이지(warpage) 현상을 방지할 수 있는 반도체패키지의 봉지 방법을 제공하는데 있다.
도1a 내지 도1c는 종래 반도체패키지의 봉지 방법을 도시한 순차 설명도이다.
도2a 및 도2b는 종래 반도체패키지의 봉지후 워페이지(warpage) 발생 상태를 도시한 설명도이다.
도3a 내지 도3h는 본 발명에 의한 반도체패키지의 봉지 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
2; 소형 상부 금형4; 소형 하부 금형
8; 제1 상부 금형10; 제1 하부 금형
12; 반도체패키지14; 제2 상부 금형
16; 제2 하부 금형18; 제3 상부 금형
20; 제3 하부 금형22; 제4 상부 금형
24; 제4 하부 금형
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 봉지 방법은 소형 상부 금형이 삽입되는 동시에 대략 175℃를 유지하는 제1 상부 금형과, 상기 제1 상부 금형과 대응되는 위치에 소형 하부 금형이 삽입되는 동시에 대략 175℃를 유지하는 제1 하부 금형을 제공하는 단계와; 상기 소형 상부 금형 및 소형 하부 금형 사이에 반도체패키지를 위치시킨 후, 상기 제1 상부 금형 및 제1 하부 금형을 밀착시켜 봉지하는 단계와; 상기 제1 상부 금형 및 제1 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 125℃를 유지하는 제2 상부 금형과, 제2 하부 금형 사이에 위치시켜 밀착시키는 단계와; 상기 제2 상부 금형 및 제2 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 75℃를 유지하는 제3 상부 금형과, 제3하부 금형 사이에 위치시켜 밀착시키는 단계와; 상기 제3 상부 금형 및 제3 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 75℃를 유지하는 제4 상부 금형과, 제4하부 금형 사이에 위치시켜 밀착시키는 단계와; 상기 소형 상부 금형 및 소형 하부 금형에서 반도체패키지를 취출하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체패키지의 봉지 방법에 의하면, 봉지가 완료된 반도체패키지는 대략 175℃, 125℃, 75℃, 25℃의 온도를 갖는 제1 상,하부 금형, 제2 상,하부 금형, 제3 상,하부 금형, 제4 상,하부 금형을 통하여 상온에 위치됨으로써, 종래와 같이 반도체패키지에 급격한 온도변화가 없게 되고 따라서 반도체패키지의 워페이지 현상을 억제할 수 있게 된다.
또한, 상기와 같은 워페이지 억제에 의해 상기 반도체패키지의 섭스트레이트에 융착되는 솔더볼들의 편평도가 균일해짐으로써, 상기 반도체패키지의 모든 솔더볼이 용이하게 외부장치에 모두 접속된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 내지 도3h는 본 발명에 의한 반도체패키지의 봉지 방법을 도시한 순차 설명도이다.
먼저 도3a에 도시된 바와 같이, 소형 상부 금형(2)이 삽입되는 제1 상부 금형(8)과, 소형 하부 금형(4)이 삽입되는 제1 하부 금형(10)이 구비되어 있다. 여기서, 상기 소형 상부 금형(2)과 소형 하부 금형(4) 사이에는 반도체패키지(12)가 위치되며, 이는 상,하 방향으로 밀착가능하게 되어 있다. 물론, 상기 제1 상부 금형(8)과 제1 하부 금형(10)도 상,하 방향으로 밀착 가능하게 되어 있다. 또한, 상기 제1 상부 금형(8) 및 제1 하부 금형(10)은 모두 대략 175℃의 온도를 유지한다.
이어서 도3b에 도시된 바와 같이 상기 소형 상부 금형(2) 및 소형 하부 금형(4) 사이에 반도체패키지(12)를 위치시킨 상태에서, 상기 제1 상부 금형(8) 및 제1 하부 금형(10)을 밀착시킨 후 봉지 공정을 수행한다. 즉, 상기 상기 소형 상부 금형(2) 및 소형 하부 금형(4) 사이에 고온 고압의 봉지재를 주입함으로써, 반도체패키지(12)의 일정 영역이 봉지재로 봉지되도록 한다. 물론, 이때 상기 제1 상부 금형(8) 및 제1 하부 금형(10)은 대략 175℃의 온도를 유지한다.
다음으로 도3c 및 도3d에 도시된 바와 같이 상기 제1 상부 금형(8) 및 제1 하부 금형(10) 사이에서, 상호 밀착된 상태의 소형 상부 금형(2) 및 소형 하부 금형(4)을 취출한다. 이때, 상기 소형 상부 금형(2) 및 소형 하부 금형(4)은 대략175℃의 온도를 유지한다.
이어서, 도3e에 도시된 바와 같이 상기 상호 밀착된 상태의 소형 상부 금형(2) 및 소형 하부 금형(4)을 제2 상부 금형(14)과 제2 하부 금형(16) 사이에 위치시키고, 상기 제2 상부 금형(14) 및 제2 하부 금형(16)을 상호 밀착시킨다. 이때 상기 제2 상부 금형(14) 및 제2 하부 금형(16)은 대략 125℃의 온도를 유지한다. 물론, 상기 소형 상부 금형(2) 및 소형 하부 금형(4)은 상기 제2 상부 금형(14) 및 제2 하부 금형(16)에 의해 대략 125℃의 온도로 하강될 때 까지 취출되지 않는다.
이어서, 상기 상호 밀착된 소형 상부 금형(2) 및 소형 하부 금형(4)의 온도가 대략 125℃의 온도로 하강되면, 도3f에 도시된 바와 같이 상기 소형 상부 금형(2) 및 소형 하부 금형(4)을 취출하여 대략 75℃를 유지하는 제3 상부 금형(18)과 제3 하부 금형(20) 사이에 위치시켜 밀착시킨다. 이때에도, 상기 소형 상부 금형(2) 및 소형 하부 금형(4)은 온도가 대략 75℃가 될 때까지 취출되지 않는다.
이어서, 도3g에 도시된 바와 같이 상기 제3 상부 금형(18) 및 제3 하부 금형(20)에서, 상호 밀착된 상태의 소형 상부 금형(2) 및 소형 하부 금형(4)을 취출하여 대략 25℃를 유지하는 제4 상부 금형(22)과, 제4 하부 금형(24) 사이에 위치시켜 밀착시킨다.
이때에도, 상기 소형 상부 금형(2) 및 소형 하부 금형(4)의 온도가 대략 25℃가 될 때까지 대기한다.
마지막으로, 도3h에 도시된 바와 같이 상기 제4 상부 금형(22) 및 제4 하부 금형(24)에서 상기 소형 상부 금형(2) 및 소형 하부 금형(4)을 취출하고, 이어서 상기 소형 상부 금형(2) 및 소형 하부 금형(4)에서 반도체패키지(12)를 취출함으로써, 본 발명에 의한 반도체패키지(12)의 봉지 공정을 완료한다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다. 즉, 상기 실시예에서는 금형의 온도를 대략 175℃, 125℃, 75℃ 및 25℃의 온도로 나누어 설명하였지만 이러한 온도만으로 금형의 온도가 한정되는 것은 아니며 다양한 온도 범위와 또한 더욱 많은 금형이 구비될 수 있다.
따라서, 본 발명에 의한 반도체패키지의 봉지 방법에 의하면, 봉지가 완료된 반도체패키지는 대략 175℃, 125℃, 75℃, 25℃의 온도를 갖는 제1 상,하부 금형, 제2 상,하부 금형, 제3 상,하부 금형, 제4 상,하부 금형을 통하여 상온에 위치됨으로써, 종래와 같이 반도체패키지에 급격한 온도변화가 없게 되고 따라서 반도체패키지의 워페이지 현상을 억제할 수 있는 효과가 있다.
또한, 상기와 같은 워페이지 억제에 의해 상기 반도체패키지의 섭스트레이트에 융착되는 솔더볼들의 편평도가 균일해짐으로써, 상기 반도체패키지의 모든 솔더볼이 용이하게 외부장치에 모두 접속되는 효과가 있다.
Claims (1)
- 소형 상부 금형이 삽입되는 동시에 대략 175℃를 유지하는 제1 상부 금형과, 상기 제1 상부 금형과 대응되는 위치에 소형 하부 금형이 삽입되는 동시에 대략 175℃를 유지하는 제1 하부 금형을 제공하는 단계와;상기 소형 상부 금형 및 소형 하부 금형 사이에 반도체패키지를 위치시킨 후, 상기 제1 상부 금형 및 제1 하부 금형을 밀착시켜 봉지하는 단계와;상기 제1 상부 금형 및 제1 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 125℃를 유지하는 제2 상부 금형과, 제2 하부 금형 사이에 위치시켜 밀착시키는 단계와;상기 제2 상부 금형 및 제2 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 75℃를 유지하는 제3 상부 금형과, 제3하부 금형 사이에 위치시켜 밀착시키는 단계와;상기 제3 상부 금형 및 제3 하부 금형에서, 상호 밀착된 상태의 소형 상부 금형 및 소형 하부 금형을 취출하여 대략 75℃를 유지하는 제4 상부 금형과, 제4하부 금형 사이에 위치시켜 밀착시키는 단계와;상기 소형 상부 금형 및 소형 하부 금형에서 반도체패키지를 취출하는 단계를 포함하여 이루어진 반도체패키지의 봉지 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020009957A KR20030070423A (ko) | 2002-02-25 | 2002-02-25 | 반도체패키지의 봉지 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020009957A KR20030070423A (ko) | 2002-02-25 | 2002-02-25 | 반도체패키지의 봉지 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030070423A true KR20030070423A (ko) | 2003-08-30 |
Family
ID=32222495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020009957A KR20030070423A (ko) | 2002-02-25 | 2002-02-25 | 반도체패키지의 봉지 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030070423A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199462B2 (en) | 2004-08-21 | 2007-04-03 | Samsung Techwin Co., Ltd. | Substrate for producing semiconductor packages |
| KR100719938B1 (ko) * | 2006-06-07 | 2007-05-18 | 윤점채 | 반도체칩의 몰드된 스트립의 평편 유지방법과 그 장치 |
| KR101226277B1 (ko) * | 2011-04-11 | 2013-01-25 | 에스케이하이닉스 주식회사 | 반도체 패키지 및 그 제조 방법 |
-
2002
- 2002-02-25 KR KR1020020009957A patent/KR20030070423A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199462B2 (en) | 2004-08-21 | 2007-04-03 | Samsung Techwin Co., Ltd. | Substrate for producing semiconductor packages |
| KR100719938B1 (ko) * | 2006-06-07 | 2007-05-18 | 윤점채 | 반도체칩의 몰드된 스트립의 평편 유지방법과 그 장치 |
| KR101226277B1 (ko) * | 2011-04-11 | 2013-01-25 | 에스케이하이닉스 주식회사 | 반도체 패키지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576524C (zh) | 引线框架、半导体封装及其制造方法 | |
| EP0348361B1 (en) | Hollow plastic package for semiconductor devices | |
| KR20010058583A (ko) | 리드 엔드 그리드 어레이 반도체패키지 | |
| CN104103603A (zh) | 半导体装置以及半导体模块 | |
| US20080105941A1 (en) | Sensor-type semiconductor package and fabrication | |
| TWI414028B (zh) | 注射封膠系統及其方法 | |
| US6643919B1 (en) | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame | |
| TW201218339A (en) | Quad flat non-leaded package and manufacturing method thereof | |
| JPS59138339A (ja) | 半導体装置 | |
| JP3456983B2 (ja) | リードフレームおよび樹脂封止型半導体装置の製造方法 | |
| KR20030070423A (ko) | 반도체패키지의 봉지 방법 | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US4183135A (en) | Hermetic glass encapsulation for semiconductor die and method | |
| US6710464B2 (en) | Resin mold semiconductor device | |
| JP2772447B2 (ja) | 光半導体装置の製造方法 | |
| US4151638A (en) | Hermetic glass encapsulation for semiconductor die and method | |
| JPH08288428A (ja) | 樹脂封止型半導体装置 | |
| JP2012204667A (ja) | 半導体装置 | |
| JP3012643B1 (ja) | 半導体装置の製造方法 | |
| TWI249798B (en) | Manufacturing method of modularized lead frame | |
| KR100411812B1 (ko) | 반도체패키지의 제조 방법 | |
| JP2005081695A (ja) | 樹脂成形用金型 | |
| KR100252485B1 (ko) | 반도체 패키지의 진공 밀봉 방법 | |
| JPH06132413A (ja) | 半導体パッケージ | |
| JP2013188997A (ja) | 樹脂封止部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |