JPH07115148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07115148A JPH07115148A JP5257268A JP25726893A JPH07115148A JP H07115148 A JPH07115148 A JP H07115148A JP 5257268 A JP5257268 A JP 5257268A JP 25726893 A JP25726893 A JP 25726893A JP H07115148 A JPH07115148 A JP H07115148A
- Authority
- JP
- Japan
- Prior art keywords
- fixed
- leads
- semiconductor device
- ceramic base
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明はベース上にリードを位置決め固定す
る半導体装置に関し、固定されるリードの位置ばらつき
の発生を防止することを目的とする。 【構成】 セラミックベース２１上のインナリード２５
ａを位置させる部分に、インナリード２５ａのそれぞれ
を嵌合させて固定させる溝２２を形成する構成とする。
る半導体装置に関し、固定されるリードの位置ばらつき
の発生を防止することを目的とする。 【構成】 セラミックベース２１上のインナリード２５
ａを位置させる部分に、インナリード２５ａのそれぞれ
を嵌合させて固定させる溝２２を形成する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ベース上でリードを位
置決め固定する半導体装置に関する。
置決め固定する半導体装置に関する。
【０００２】近年、半導体装置の高密度化が進み、これ
に伴い半導体装置のリードも多ピン化する傾向にある。
一方で、半導体装置の小型化が要求されており、小さな
パッケージ内に多くのリードが配設される。そのため、
リードと半導体チップを正確に接続するために、リード
の位置ばらつきをなくす必要がある。
に伴い半導体装置のリードも多ピン化する傾向にある。
一方で、半導体装置の小型化が要求されており、小さな
パッケージ内に多くのリードが配設される。そのため、
リードと半導体チップを正確に接続するために、リード
の位置ばらつきをなくす必要がある。
【０００３】
【従来の技術】従来、サーディップ又はサークワッドタ
イプパッケージの半導体装置は、一般にリードフレーム
と、ガラス付セラミックベースと、キャップにより構成
され、その製造工程においてリードフレームをセラミッ
クベースに固定する。
イプパッケージの半導体装置は、一般にリードフレーム
と、ガラス付セラミックベースと、キャップにより構成
され、その製造工程においてリードフレームをセラミッ
クベースに固定する。
【０００４】そこで、図５に、従来の半導体装置のリー
ド固定の説明図を示す。図５（Ａ）は固定時の平面図、
図５（Ｂ）はその断面図を示している。
ド固定の説明図を示す。図５（Ａ）は固定時の平面図、
図５（Ｂ）はその断面図を示している。
【０００５】図５（Ａ），（Ｂ）において、セラミック
ベース１１上の中央部分に接着剤によりダイステージ１
２が搭載され、ダイステージ１２を除く部分に低融点の
ガラス材１３が形成される。そして、サークワッドタイ
プのリードフレーム１４のうち、インナリード１４ａを
ガラス材１３上に位置させ、所定温度に加熱しつつ加圧
することにより接着固定するものである。
ベース１１上の中央部分に接着剤によりダイステージ１
２が搭載され、ダイステージ１２を除く部分に低融点の
ガラス材１３が形成される。そして、サークワッドタイ
プのリードフレーム１４のうち、インナリード１４ａを
ガラス材１３上に位置させ、所定温度に加熱しつつ加圧
することにより接着固定するものである。
【０００６】この後、図示しないが、ダイステージ１２
上に半導体チップが搭載されて該半導体チップのパッド
とインナリード１４ａとがワイヤによりボンディングさ
れ、低融点ガラス材を接着材としてセラミックキャップ
により封止されるものである。
上に半導体チップが搭載されて該半導体チップのパッド
とインナリード１４ａとがワイヤによりボンディングさ
れ、低融点ガラス材を接着材としてセラミックキャップ
により封止されるものである。
【０００７】
【発明が解決しようとする課題】しかし、上述のような
リード固定では、インナリード１４ａに反りや捩れがあ
る場合や、接着固定時の圧力等により、固定後にインナ
リード１４ａの位置がばらつくという問題がある。すな
わち、インナリード１４ａの位置ばらつきは、ワイヤボ
ンディング工程において、ワイヤボンダ（ボンディング
装置）で記憶しているボンディング座標とインナリード
１４ａの位置が異なりボンディングに位置ずれを生じる
ことになる。
リード固定では、インナリード１４ａに反りや捩れがあ
る場合や、接着固定時の圧力等により、固定後にインナ
リード１４ａの位置がばらつくという問題がある。すな
わち、インナリード１４ａの位置ばらつきは、ワイヤボ
ンディング工程において、ワイヤボンダ（ボンディング
装置）で記憶しているボンディング座標とインナリード
１４ａの位置が異なりボンディングに位置ずれを生じる
ことになる。
【０００８】一方、上述のようなボンディングの位置ず
れに対して補正を行う機能、例えば画像認識で位置比較
を行って補正する機能を使用することも知られている
が、個々のインナリード１４ａで位置補正を行うこと
は、認識に長時間を要し、作業効率が悪いという問題が
ある。
れに対して補正を行う機能、例えば画像認識で位置比較
を行って補正する機能を使用することも知られている
が、個々のインナリード１４ａで位置補正を行うこと
は、認識に長時間を要し、作業効率が悪いという問題が
ある。
【０００９】そこで、本発明は上記課題に鑑みなされた
もので、固定されるリードの位置ばらつきの発生が防止
される半導体装置を提供することを目的とする。
もので、固定されるリードの位置ばらつきの発生が防止
される半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１では、ベース上
の、半導体チップが搭載されるダイステージ以外の部分
に、接着部材を介して金属導体の所定数の内部リードが
位置固定され、該半導体装置において、前記ベース上の
前記内部リードを位置させる部分に、該内部リードのそ
れぞれを嵌合させて固定させるための所定数の溝が形成
される。
の、半導体チップが搭載されるダイステージ以外の部分
に、接着部材を介して金属導体の所定数の内部リードが
位置固定され、該半導体装置において、前記ベース上の
前記内部リードを位置させる部分に、該内部リードのそ
れぞれを嵌合させて固定させるための所定数の溝が形成
される。
【００１１】また、請求項２では、前記内部リードのそ
れぞれを嵌合部に固定させて、前記接着部材上の所定位
置に固定させるための位置決め部材を設ける。
れぞれを嵌合部に固定させて、前記接着部材上の所定位
置に固定させるための位置決め部材を設ける。
【００１２】
【作用】上述のように、請求項１の発明では、ベースに
設けられた溝に接着部材を介して金属導体の内部リード
が嵌合されて固定される。
設けられた溝に接着部材を介して金属導体の内部リード
が嵌合されて固定される。
【００１３】また、請求項２の発明では、位置決め部材
の嵌合部に内部リードが嵌合された状態でベース上に接
着部材により位置固定される。
の嵌合部に内部リードが嵌合された状態でベース上に接
着部材により位置固定される。
【００１４】このように、ベース上での内部リードの固
定に際し、ベース上に設けられた溝又は位置決め部材に
より位置矯正されることとなって内部リードの位置ばら
つきの発生を防止することが可能となる。これにより、
半導体チップと内部リードとの接続において位置補正が
不要となって作業効率が向上すると共に、接続の位置ず
れの発生を防止することが可能となる。
定に際し、ベース上に設けられた溝又は位置決め部材に
より位置矯正されることとなって内部リードの位置ばら
つきの発生を防止することが可能となる。これにより、
半導体チップと内部リードとの接続において位置補正が
不要となって作業効率が向上すると共に、接続の位置ず
れの発生を防止することが可能となる。
【００１５】
【実施例】図１に、本発明の第１実施例の構成図を示
す。図１（Ａ）はセラミックベースの平面図、図１
（Ｂ）はリードフレームを接着固定した場合の平面図、
図１（Ｃ），（Ｄ）は図１（Ｂ）の断面図を示してい
る。なお、本第１実施例及び後述する第２実施例ではサ
ークワッドパッケージタイプの半導体装置について説明
するが、サーディップタイプの半導体装置についても同
様である。
す。図１（Ａ）はセラミックベースの平面図、図１
（Ｂ）はリードフレームを接着固定した場合の平面図、
図１（Ｃ），（Ｄ）は図１（Ｂ）の断面図を示してい
る。なお、本第１実施例及び後述する第２実施例ではサ
ークワッドパッケージタイプの半導体装置について説明
するが、サーディップタイプの半導体装置についても同
様である。
【００１６】まず、図１（Ａ）において、例えばアルミ
ナにより正方形状に形成されたセラミックベース２１上
には、接着固定される金属導体であるリードフレームの
インナリード（内部リード）に対応する形状及び数の溝
２２が形成される。すなわち、この溝２２は、セラミッ
クベース２１上の、半導体チップが搭載されるダイステ
ージ以外の部分に形成される。
ナにより正方形状に形成されたセラミックベース２１上
には、接着固定される金属導体であるリードフレームの
インナリード（内部リード）に対応する形状及び数の溝
２２が形成される。すなわち、この溝２２は、セラミッ
クベース２１上の、半導体チップが搭載されるダイステ
ージ以外の部分に形成される。
【００１７】そこで、図１（Ｂ）〜（Ｄ）において、セ
ラミックベース２１の中央部分にダイステージ（材質を
問わない）２３が例えばエポキシ系の接着剤（図示せ
ず）により搭載される。このダイステージ２３は溝２２
と干渉しない位置に設けられる。
ラミックベース２１の中央部分にダイステージ（材質を
問わない）２３が例えばエポキシ系の接着剤（図示せ
ず）により搭載される。このダイステージ２３は溝２２
と干渉しない位置に設けられる。
【００１８】また、セラミックベース２１の各溝２２内
に、接着部材である低融点ガラス２４が設けられ、この
溝２２内にインナリード２５ａを嵌合させてリードフレ
ーム２５が配置される。そして、加熱しつつ加圧するこ
とによりインナリード２５ａが接着固定される。
に、接着部材である低融点ガラス２４が設けられ、この
溝２２内にインナリード２５ａを嵌合させてリードフレ
ーム２５が配置される。そして、加熱しつつ加圧するこ
とによりインナリード２５ａが接着固定される。
【００１９】なお、リードフレーム２５はセラミックベ
ース２１に位置するリードがインナリード２５ａ，セラ
ミックベース２１外に位置するリードがアウタリード２
５ｂとなり、アウタリード２５ｂの先端がタイバー２５
ｃで一体的に形成されたものである。
ース２１に位置するリードがインナリード２５ａ，セラ
ミックベース２１外に位置するリードがアウタリード２
５ｂとなり、アウタリード２５ｂの先端がタイバー２５
ｃで一体的に形成されたものである。
【００２０】ここで、図２に、図１の半導体装置の側部
断面図を示す。図２において半導体装置２０A は表面実
装型のものを示したもので、図１（Ｂ）〜（Ｄ）に示す
ようにセラミックベース２１上にダイステージ２３及び
リードフレーム２５のインナリード２５ａが接着固定さ
れた後、ダイステージ２３上に半導体チップ２６がダイ
ス付けされ、ワイヤ２７により該半導体チップ２６とイ
ンナリード２５ａとがボンディングされる。
断面図を示す。図２において半導体装置２０A は表面実
装型のものを示したもので、図１（Ｂ）〜（Ｄ）に示す
ようにセラミックベース２１上にダイステージ２３及び
リードフレーム２５のインナリード２５ａが接着固定さ
れた後、ダイステージ２３上に半導体チップ２６がダイ
ス付けされ、ワイヤ２７により該半導体チップ２６とイ
ンナリード２５ａとがボンディングされる。
【００２１】ボンディングは、図示しないボンディング
装置で行われるが、この場合に各インナリード２５ａが
セラミックベース２１の溝２２内で位置矯正されている
ことから位置ばらつきがなく、位置補正が不要となって
作業効率が向上されると共に、ワイヤボンディングの位
置ずれが防止されるものである。
装置で行われるが、この場合に各インナリード２５ａが
セラミックベース２１の溝２２内で位置矯正されている
ことから位置ばらつきがなく、位置補正が不要となって
作業効率が向上されると共に、ワイヤボンディングの位
置ずれが防止されるものである。
【００２２】そして、セラミックベース２１上に接着部
材である低融点ガラス２４ｂを介してセラミックキャッ
プ２８が接着される。また、リードフレーム２５の不要
なタイバー２５ｃが、切断除去され、アウタリード２５
ｂをガルウィング形状に折曲されるものである。
材である低融点ガラス２４ｂを介してセラミックキャッ
プ２８が接着される。また、リードフレーム２５の不要
なタイバー２５ｃが、切断除去され、アウタリード２５
ｂをガルウィング形状に折曲されるものである。
【００２３】次に、図３に、本発明の第２実施例の構成
図を示す。図３（Ａ）はセラミックベース上にリードフ
レームを接着固定した場合の平面図、図３（Ｂ）は位置
決め枠の断面図、図３（Ｃ）は図３（Ａ）の側部断面図
である。
図を示す。図３（Ａ）はセラミックベース上にリードフ
レームを接着固定した場合の平面図、図３（Ｂ）は位置
決め枠の断面図、図３（Ｃ）は図３（Ａ）の側部断面図
である。
【００２４】図３（Ａ）〜（Ｃ）において、アルミナで
形成された正方形状のセラミックベース３１上の中央部
分にはダイステージ２３が接着固定され、その周囲に接
着部材である低融点ガラス２４ｃが形成される。
形成された正方形状のセラミックベース３１上の中央部
分にはダイステージ２３が接着固定され、その周囲に接
着部材である低融点ガラス２４ｃが形成される。
【００２５】一方、リードフレーム２５のインナリード
２５ａが、例えばポリイミドで形成される環状の位置決
め枠３２に設けられた嵌合部３２ａ内に嵌合固定され、
低融点ガラス２４ｃ上に位置される。そして、加熱しつ
つ加圧することにより低融点ガラス２４ｃ上（セラミッ
クベース３１上）にインナリード２５ａを接着固定する
ものである。
２５ａが、例えばポリイミドで形成される環状の位置決
め枠３２に設けられた嵌合部３２ａ内に嵌合固定され、
低融点ガラス２４ｃ上に位置される。そして、加熱しつ
つ加圧することにより低融点ガラス２４ｃ上（セラミッ
クベース３１上）にインナリード２５ａを接着固定する
ものである。
【００２６】ここで、図４に図３の半導体装置の側部断
面図を示す。図４における半導体装置２０B においても
第１実施例と同様に表面実装型のものを示したもので、
図３（Ａ），（Ｃ）に示すようにセラミックベース３１
上にダイステージ２３が形成され、低融点ガラス２４ｃ
上にリードフレーム２５のインナリード２５ａが接着固
定された後、ダイステージ２３上に半導体チップ２６が
ダイス付けされ、ワイヤ２７により該半導体チップ２６
とインナリード２５ａとがボンディングされる。
面図を示す。図４における半導体装置２０B においても
第１実施例と同様に表面実装型のものを示したもので、
図３（Ａ），（Ｃ）に示すようにセラミックベース３１
上にダイステージ２３が形成され、低融点ガラス２４ｃ
上にリードフレーム２５のインナリード２５ａが接着固
定された後、ダイステージ２３上に半導体チップ２６が
ダイス付けされ、ワイヤ２７により該半導体チップ２６
とインナリード２５ａとがボンディングされる。
【００２７】この場合、インナリード２５ａが位置決め
枠３２により位置矯正されて接着固定されていることか
ら位置ばらつきがなく、第１実施例と同様に位置補正を
不要にしてボンディングすることができ、作業効率を向
上させることができる。また、これによりワイヤボンデ
ィングの位置ずれを防止することができるものである。
枠３２により位置矯正されて接着固定されていることか
ら位置ばらつきがなく、第１実施例と同様に位置補正を
不要にしてボンディングすることができ、作業効率を向
上させることができる。また、これによりワイヤボンデ
ィングの位置ずれを防止することができるものである。
【００２８】そして、セラミックベース３１上に接着部
材である低融点ガラス２４ｂを介してセラミックキャッ
プ２８が接着される。また、リードフレーム２５の不要
なタイバー２５ｃが切断除去され、アウタリード２５ｂ
をガルウィング形状に折曲されるものである。
材である低融点ガラス２４ｂを介してセラミックキャッ
プ２８が接着される。また、リードフレーム２５の不要
なタイバー２５ｃが切断除去され、アウタリード２５ｂ
をガルウィング形状に折曲されるものである。
【００２９】
【発明の効果】以上のように本発明によれば、ベース上
に各内部リードを嵌合固定させる溝を形成し、又は内部
リードを固定させる嵌合部が形成された位置決め部材を
設けることにより、固定されるリードの位置ばらつきの
発生を防止することができ、作業効率の向上、ボンディ
ング位置ずれの発生防止を図ることができるものであ
る。
に各内部リードを嵌合固定させる溝を形成し、又は内部
リードを固定させる嵌合部が形成された位置決め部材を
設けることにより、固定されるリードの位置ばらつきの
発生を防止することができ、作業効率の向上、ボンディ
ング位置ずれの発生防止を図ることができるものであ
る。
【図１】本発明の第１実施例の構成図である。
【図２】図１の半導体装置の側部断面図である。
【図３】本発明の第２実施例の構成図である。
【図４】図２の半導体装置の側部断面図である。
【図５】従来の半導体装置のリード固定の説明図であ
る。
る。
２０A ，２０B 半導体装置 ２１，３１ セラミックベース ２２ 溝 ２３ ダイステージ ２４ａ〜２４ｃ 低融点ガラス ２５ リードフレーム ２５ａ インナリード ２５ｂ アウタリード ２５ｃ タイバー ２６ 半導体チップ ２７ ワイヤ ２８ セラミックキャップ ３２ 位置決め枠 ３２ａ 嵌合部
Claims (2)
- 【請求項１】 ベース（２１）上の、半導体チップ（２
６）が搭載されるダイステージ（２３）以外の部分に、
接着部材（２４ａ）を介して金属導体（２５）の所定数
の内部リード（２５ａ）が位置固定され、該内部リード
（２５ａ）と該半導体チップ（２６）との接続後に封止
される半導体装置において、 前記ベース（２１）上の前記内部リード（２５ａ）を位
置させる部分に、該内部リード（２５ａ）のそれぞれを
嵌合させて固定させるための所定数の溝（２２）が形成
されることを特徴とする半導体装置。 - 【請求項２】 ベース（３１）上の、半導体チップ（２
６）が搭載されるダイステージ（２３）以外の部分に、
接着部材（２４ｃ）を介して金属導体（２５）の所定数
の内部リード（２５ａ）が位置固定され、該内部リード
（２５ａ）と該半導体チップ（２６）との接続後に封止
される半導体装置において、 前記内部リード（２５ａ）のそれぞれを嵌合部（３２
ａ）に固定させて、前記接着部材（２４ｃ）上の所定位
置に固定させるための位置決め部材（３２）を設けるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5257268A JPH07115148A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5257268A JPH07115148A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115148A true JPH07115148A (ja) | 1995-05-02 |
Family
ID=17304025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5257268A Withdrawn JPH07115148A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115148A (ja) |
-
1993
- 1993-10-14 JP JP5257268A patent/JPH07115148A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11121507A (ja) | 半導体装置およびその製造方法 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH06204371A (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JPH07115148A (ja) | 半導体装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06241889A (ja) | 半導体装置 | |
| JPS59117250A (ja) | 半導体装置 | |
| KR200142844Y1 (ko) | 리드프레임 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP2602278B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JPH113963A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH02222569A (ja) | リードフレーム，半導体装置及びその製造方法 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPS5952852A (ja) | 混成集積回路装置 | |
| JPS639372B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |