JPH04107852A - 半導体装置用リードフレームの製造方法 - Google Patents
半導体装置用リードフレームの製造方法Info
- Publication number
- JPH04107852A JPH04107852A JP22619190A JP22619190A JPH04107852A JP H04107852 A JPH04107852 A JP H04107852A JP 22619190 A JP22619190 A JP 22619190A JP 22619190 A JP22619190 A JP 22619190A JP H04107852 A JPH04107852 A JP H04107852A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- thickness
- semiconductor device
- press
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000008188 pellet Substances 0.000 claims description 7
- 238000003825 pressing Methods 0.000 abstract description 8
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000011888 foil Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用リードフレームの製造方法に関し
、特に細かいパターンを有する半導体装置用リードフレ
ームの製造方法に関する。
、特に細かいパターンを有する半導体装置用リードフレ
ームの製造方法に関する。
従来より、半導体装置用リードフレーム（以下Ｌ／Ｆと
記す）の製造方法として、プレスによる方法、エツチン
グによる方法の２方法がある。
記す）の製造方法として、プレスによる方法、エツチン
グによる方法の２方法がある。
プレス法は、平条を用いて金型により所定のパターンを
連続的に形成した後、ボンディングエリアを広げるため
リード最先端を押しつぶしくコイニング）、さらに、所
定の長さに切断してＬ／Ｆとする。又、場合によっては
、ペレット搭載部をリード部より低くする（ディスプレ
ス加工）こともある。
連続的に形成した後、ボンディングエリアを広げるため
リード最先端を押しつぶしくコイニング）、さらに、所
定の長さに切断してＬ／Ｆとする。又、場合によっては
、ペレット搭載部をリード部より低くする（ディスプレ
ス加工）こともある。
一方、エツチング法では、平板を用いて写真蝕刻法によ
り所定のパターンを形成した後、個々に切り離してＬ／
Ｆとする。プレス法と同様にディスブレス加工すること
もある。
り所定のパターンを形成した後、個々に切り離してＬ／
Ｆとする。プレス法と同様にディスブレス加工すること
もある。
この従来の方法は、いずれも同一厚みの条又は板を使用
するため、各々の加工方法による物理的な限界がある０
例えば、０．１５ｍｍ厚の材料でのＬ／Ｆを加工する場
合その限界は、２つの加工法ともリード先端の最小ピッ
チは０．２０ｎ程度である。
するため、各々の加工方法による物理的な限界がある０
例えば、０．１５ｍｍ厚の材料でのＬ／Ｆを加工する場
合その限界は、２つの加工法ともリード先端の最小ピッ
チは０．２０ｎ程度である。
従って、前記限界ピッチより、さらに細かいパターンを
得るためには、Ｌ／Ｆ用材用材板厚を薄くしなければな
らない。しかしながら、Ｌ／Ｆ用材用材板厚を薄くする
と外部リードの強度が弱くなるため、外部リードに曲り
などが多発するという問題点がある。
得るためには、Ｌ／Ｆ用材用材板厚を薄くしなければな
らない。しかしながら、Ｌ／Ｆ用材用材板厚を薄くする
と外部リードの強度が弱くなるため、外部リードに曲り
などが多発するという問題点がある。
本発明の目的は、リード先端のピッチが細く、外部リー
ドに曲りの発生のないＬ／Ｆの製造方法を提供すること
にある。
ドに曲りの発生のないＬ／Ｆの製造方法を提供すること
にある。
本発明は、半導体ペレット搭載用のアイランド部と、前
記ペレットと電気的に接続される複数の内部リード部と
、外部電極取り出し用の複数の外部リード部とを備えた
複数個のパターンを形成する半導体装置用リードフレー
ムの製造方法において、前記パターン形成工程前に前記
内部リード先端となるべき部分をプレス加工にて薄くす
る工程を含んで構成される。
記ペレットと電気的に接続される複数の内部リード部と
、外部電極取り出し用の複数の外部リード部とを備えた
複数個のパターンを形成する半導体装置用リードフレー
ムの製造方法において、前記パターン形成工程前に前記
内部リード先端となるべき部分をプレス加工にて薄くす
る工程を含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の平面図及びＸ−Ｘ′線断面
図、第２図（ａ）〜（ｄ）は本発明の一実施例の製造方
法を説明する概念図である。
図、第２図（ａ）〜（ｄ）は本発明の一実施例の製造方
法を説明する概念図である。
まず、第２図（ａ）に示すように、厚み１．５關１幅２
５ｍｍのＣｕ合金平条を用意する。
５ｍｍのＣｕ合金平条を用意する。
次に、第２図（ｂ）に示すように、最終的にリード先端
部となる部分を厚みが０．１２５〜０．１３０＋ａｍ程
度までプレス加工により薄化しておく。
部となる部分を厚みが０．１２５〜０．１３０＋ａｍ程
度までプレス加工により薄化しておく。
しかる後、第２図（Ｃ）に示すように、外部リード、内
部リード等を順次プレス加工し、所定のパターンとする
。
部リード等を順次プレス加工し、所定のパターンとする
。
さらに、第２図（ｄ）に示すように、コイニングした後
、所定の長さに切断して第１図（ａ）（ｂ）のＬ／Ｆが
得られる。
、所定の長さに切断して第１図（ａ）（ｂ）のＬ／Ｆが
得られる。
あらかじめ実施するプレス加工による薄化は、−表面の
みの方が、その後のパターニングにおいてリード先端の
曲り等が少なく有利である。
みの方が、その後のパターニングにおいてリード先端の
曲り等が少なく有利である。
同様に、エツチング加工の場合は、あらかじめＣｕ合金
素材の０．１５ｕ＋厚、３２０ｘ４２０ｍｄの平板を用
い、最終的にリード先端部となるべき位置をプレス加工
により、０．１２５〜０．１３０１ｍｌに薄化する。
素材の０．１５ｕ＋厚、３２０ｘ４２０ｍｄの平板を用
い、最終的にリード先端部となるべき位置をプレス加工
により、０．１２５〜０．１３０１ｍｌに薄化する。
次に、ホトレジスト塗布、紫外線ランプによる露光、現
像を行いＣｕ合金用のエツチング液にてパターンを形成
する。この時、本来の厚みの部分と薄くなる部分とが非
連続的な厚みの場合、エツチング後に突起が発生しやす
いので出来る限り連続的に傾斜を持つように薄くする方
がより良い効果が得られる。
像を行いＣｕ合金用のエツチング液にてパターンを形成
する。この時、本来の厚みの部分と薄くなる部分とが非
連続的な厚みの場合、エツチング後に突起が発生しやす
いので出来る限り連続的に傾斜を持つように薄くする方
がより良い効果が得られる。
しかる後、所定の長さに切断して第１図（ａ）。
（ｂ）のＬ／Ｆが得られる。
薄化する方法としては、プレス法の他に、ホトマスク又
はテープマスクによるエツチング法や放電加工法等いず
れの場合も有効である。
はテープマスクによるエツチング法や放電加工法等いず
れの場合も有効である。
以上説明したように本発明は、あらかじめリード先端部
を薄くすることにより、リード最先端の最小ピッチを０
．１５ｍ５厚さの平条を用いた場合の０．２０ａｍ程度
から、実質的に０．１２５＋ｕ厚を用いたのと同様の０
．１７１程度まで細かくすることが可能となる効果があ
る。
を薄くすることにより、リード最先端の最小ピッチを０
．１５ｍ５厚さの平条を用いた場合の０．２０ａｍ程度
から、実質的に０．１２５＋ｕ厚を用いたのと同様の０
．１７１程度まで細かくすることが可能となる効果があ
る。
さらに、細かいピッチにすることにより、同一ビン数の
パッケージにおいても、リード先端がより中央部へと入
いつ、ペレット搭載部が小さくなりより小さな半導体ペ
レットが搭載可能となる副次的な効果も得られる。
パッケージにおいても、リード先端がより中央部へと入
いつ、ペレット搭載部が小さくなりより小さな半導体ペ
レットが搭載可能となる副次的な効果も得られる。
第１図（ａ＞、（ｂ）は本発明の一実施例の平面図及び
ｘ−ｘ’線断面図、第２図（ａ）〜（ｄ）は本発明の一
実施例の製造方法を説明する概念図である。 １・・・外枠、２・・・アイランド、３・・・リード、
３ａ・・・内部リード、３ｂ・・・外部リード、４・・
・薄化部、５・・・コイニング部。
ｘ−ｘ’線断面図、第２図（ａ）〜（ｄ）は本発明の一
実施例の製造方法を説明する概念図である。 １・・・外枠、２・・・アイランド、３・・・リード、
３ａ・・・内部リード、３ｂ・・・外部リード、４・・
・薄化部、５・・・コイニング部。
Claims (1)
- 半導体ペレット搭載用のアイランド部と、前記ペレット
と電気的に接続される複数の内部リード部と、外部電極
取り出し用の複数の外部リード部とを備えた複数個のパ
ターンを形成する半導体装置用リードフレームの製造方
法において、前記パターン形成工程前に前記内部リード
先端となるべき部分をプレス加工にて薄くする工程を含
むことを特徴とする半導体装置用リードフレームの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22619190A JPH04107852A (ja) | 1990-08-28 | 1990-08-28 | 半導体装置用リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22619190A JPH04107852A (ja) | 1990-08-28 | 1990-08-28 | 半導体装置用リードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107852A true JPH04107852A (ja) | 1992-04-09 |
Family
ID=16841318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22619190A Pending JPH04107852A (ja) | 1990-08-28 | 1990-08-28 | 半導体装置用リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268925B1 (ko) * | 1997-11-14 | 2000-10-16 | 김영환 | 리드프레임및이를이용한반도체패키지 |
-
1990
- 1990-08-28 JP JP22619190A patent/JPH04107852A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268925B1 (ko) * | 1997-11-14 | 2000-10-16 | 김영환 | 리드프레임및이를이용한반도체패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04306867A (ja) | リードフレーム及びその製造方法 | |
| JPH05218283A (ja) | 半導体装置 | |
| JPH04107852A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH06179088A (ja) | 金属板の加工方法およびリードフレームの製造方法 | |
| JPH05102364A (ja) | 電子部品用リードフレームの製造方法 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JP2002353395A (ja) | リードフレームの製造方法、リードフレーム、及び半導体装置 | |
| JPH02210854A (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPH04321261A (ja) | リードフレームの製造方法 | |
| JPS6224656A (ja) | リ−ドフレ−ムの製造方法 | |
| US6238845B1 (en) | Method of forming lead frames with preformation support | |
| JP2539548B2 (ja) | 半導体装置用リ―ドフレ―ムの製造方法 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JP2684247B2 (ja) | リードフレームの製造方法 | |
| JPH0458695B2 (ja) | ||
| JP2527508B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPS5824020B2 (ja) | 半導体装置 | |
| JPS63120454A (ja) | 半導体装置 | |
| JP3505804B2 (ja) | リードフレーム | |
| JPH0444255A (ja) | リードフレームの製造方法 | |
| JPH04280661A (ja) | 半導体装置用リードフレームの製造方法 | |
| JPH0294547A (ja) | リードフレームの製造方法 | |
| JPH098194A (ja) | リードフレーム製造方法 | |
| JPS63308359A (ja) | リ−ドフレ−ムの製造方法 |