JPH09181109A - チップ型半導体装置の製造方法 - Google Patents
チップ型半導体装置の製造方法Info
- Publication number
- JPH09181109A JPH09181109A JP33755595A JP33755595A JPH09181109A JP H09181109 A JPH09181109 A JP H09181109A JP 33755595 A JP33755595 A JP 33755595A JP 33755595 A JP33755595 A JP 33755595A JP H09181109 A JPH09181109 A JP H09181109A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lead terminals
- manufacturing
- pair
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 一枚の基板から複数個の半導体装置を製造す
るに際して、不良品の発生を減少させ、生産効率が向上
し得る半導体装置の製造方法を提供することを課題とす
る。 【解決手段】 本発明は、対向状の一対のリード端子が
略同一ピッチで行方向に沿って形成された基板を、その
表面を一対の押さえ体で対向状に押さえ込んだ状態で、
これら押さえ込んだ間の領域において前記リード端子の
一方に搭載された半導体素子と前記リード端子の他方と
をワイヤボンディングにて電気的に接続する工程を含む
半導体装置の製造方法であって、前記一対の押さえ体
は、前記リード端子の少なくとも二列ピッチ分を離した
状態で、前記半導体素子およびワイヤボンディングする
領域を除く前記基板の列方向における両端部を押さえて
いることを特徴とする半導体装置の製造方法である。
るに際して、不良品の発生を減少させ、生産効率が向上
し得る半導体装置の製造方法を提供することを課題とす
る。 【解決手段】 本発明は、対向状の一対のリード端子が
略同一ピッチで行方向に沿って形成された基板を、その
表面を一対の押さえ体で対向状に押さえ込んだ状態で、
これら押さえ込んだ間の領域において前記リード端子の
一方に搭載された半導体素子と前記リード端子の他方と
をワイヤボンディングにて電気的に接続する工程を含む
半導体装置の製造方法であって、前記一対の押さえ体
は、前記リード端子の少なくとも二列ピッチ分を離した
状態で、前記半導体素子およびワイヤボンディングする
領域を除く前記基板の列方向における両端部を押さえて
いることを特徴とする半導体装置の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ型半導体装
置の製造方法に関し、特にチップ型半導体装置のワイヤ
ボンディング方法に関する。
置の製造方法に関し、特にチップ型半導体装置のワイヤ
ボンディング方法に関する。
【０００２】
【従来の技術】従来、チップ型の半導体装置は、例え
ば、チップ型ＬＥＤを例にとると、表面にリード端子が
対向状に複数形成されたガラス−エポキシ樹脂等からな
る基板を用いて、各リード端子の一方にＬＥＤ素子をダ
イボンディングし、これらＬＥＤ素子と他方のリード端
子とを金等のワイヤでワイヤボンディングにてそれぞれ
電気的に接続し、さらに、各ＬＥＤ素子及びワイヤを一
体的にエポキシ樹脂等の樹脂封止部で封止した後に、基
板及び樹脂封止部を切断することにより各チップ型ＬＥ
Ｄに個別分離するといった方法で製造される。
ば、チップ型ＬＥＤを例にとると、表面にリード端子が
対向状に複数形成されたガラス−エポキシ樹脂等からな
る基板を用いて、各リード端子の一方にＬＥＤ素子をダ
イボンディングし、これらＬＥＤ素子と他方のリード端
子とを金等のワイヤでワイヤボンディングにてそれぞれ
電気的に接続し、さらに、各ＬＥＤ素子及びワイヤを一
体的にエポキシ樹脂等の樹脂封止部で封止した後に、基
板及び樹脂封止部を切断することにより各チップ型ＬＥ
Ｄに個別分離するといった方法で製造される。
【０００３】この製造において、ＬＥＤ素子と他方のリ
ード端子とのワイヤボンディングは、次のように行われ
ている。図１は、この製造に用いられる基板を示す要部
平面図である。この基板１は、その形状が略長方形状の
ものであり、また、その表面には、行方向に伸びる長尺
状の貫通穴２が行および列方向に沿ってマトリクス状に
複数個形成されている。基板１表裏面の貫通穴２周縁部
および壁面（図には省略）には、金等からなる配線パタ
ーン３が形成されている。また、基板１表面上の行方向
に隣合う貫通穴２間の領域には、一対のリード端子４
ａ、４ｂが対向状に配線パターン３とつながり且つ列方
向に伸びるように形成されている。この一対のリード端
子４ａ、４ｂは、基板１の行方向に沿って略同一ピッチ
で複数形成されている。
ード端子とのワイヤボンディングは、次のように行われ
ている。図１は、この製造に用いられる基板を示す要部
平面図である。この基板１は、その形状が略長方形状の
ものであり、また、その表面には、行方向に伸びる長尺
状の貫通穴２が行および列方向に沿ってマトリクス状に
複数個形成されている。基板１表裏面の貫通穴２周縁部
および壁面（図には省略）には、金等からなる配線パタ
ーン３が形成されている。また、基板１表面上の行方向
に隣合う貫通穴２間の領域には、一対のリード端子４
ａ、４ｂが対向状に配線パターン３とつながり且つ列方
向に伸びるように形成されている。この一対のリード端
子４ａ、４ｂは、基板１の行方向に沿って略同一ピッチ
で複数形成されている。
【０００４】また、この一方のリード端子４ａ上には、
一行おきに予め図示しないＬＥＤ素子が半田ペーストを
介してダイボンディングされている。さらに、図４に示
すように、この基板１は、図示しない加熱ヒータ内蔵の
固定されたヒータブロック２６上に図示しない位置決め
機構により位置決め固定された状態で載置されている。
一行おきに予め図示しないＬＥＤ素子が半田ペーストを
介してダイボンディングされている。さらに、図４に示
すように、この基板１は、図示しない加熱ヒータ内蔵の
固定されたヒータブロック２６上に図示しない位置決め
機構により位置決め固定された状態で載置されている。
【０００５】この状態で、まず、基板１の表面を、その
上方からステンレス等からなる一対の押さえ体２７を図
示しない空圧シリンダの伸動等で下降動させてその先端
面でヒータブロック２６に押さえつけることにより固定
する。次いで、基板１を押さえ込んだ状態で、押さえ体
２７間に配置された図示しない（ワイヤが挿通された）
キャピラリを用いて、ＬＥＤ素子２８と一方のリード端
子（図４では省略）とをボールボンディングし、ＬＥＤ
素子２８と他方のリード端子とを、超音波振動の付加に
よる圧接方法で金等からなるワイヤ（図示せず）にてワ
イヤボンディングする。このワイヤボンディングは、基
板１の列方向に沿って順に行われ、この一列すべてが完
了し押さえ板２７を上昇動させた後に、基板１を、図示
しないサーボモータ駆動により、Ａ’方向へ２行ピッチ
分だけ移動させ、上記のワイヤボンディングを繰り返し
行う。
上方からステンレス等からなる一対の押さえ体２７を図
示しない空圧シリンダの伸動等で下降動させてその先端
面でヒータブロック２６に押さえつけることにより固定
する。次いで、基板１を押さえ込んだ状態で、押さえ体
２７間に配置された図示しない（ワイヤが挿通された）
キャピラリを用いて、ＬＥＤ素子２８と一方のリード端
子（図４では省略）とをボールボンディングし、ＬＥＤ
素子２８と他方のリード端子とを、超音波振動の付加に
よる圧接方法で金等からなるワイヤ（図示せず）にてワ
イヤボンディングする。このワイヤボンディングは、基
板１の列方向に沿って順に行われ、この一列すべてが完
了し押さえ板２７を上昇動させた後に、基板１を、図示
しないサーボモータ駆動により、Ａ’方向へ２行ピッチ
分だけ移動させ、上記のワイヤボンディングを繰り返し
行う。
【０００６】このワイヤボンディングには、図５に示す
ような、ステンレス等からなる板状体の先端部を鈍角形
状に折り曲げてなる一対の押さえ体２７（図では一方側
のみ）が用いられる。この押さえ体２７の先端部には、
基板１表面を押さえるための凸形状の突起部２７ａが複
数個並設されている。これら押さえ体２７は、基板１表
面のワイヤボンディングするべく領域の左右両隣部分
（ＬＥＤ素子がダイボンディングされていないリード端
子４ａ、４ｂ部分）を押さえ込んでいる。このように押
さえ体の押さえ間隔が小さいのは、ＬＥＤ素子２８と他
方のリード端子４ｂとをダイボンディングする際に、基
板１が超音波振動にともなって共振してワイヤ２９の他
方のリード端子４ｂとの接続強度が弱くなるのを防ぐた
めである。
ような、ステンレス等からなる板状体の先端部を鈍角形
状に折り曲げてなる一対の押さえ体２７（図では一方側
のみ）が用いられる。この押さえ体２７の先端部には、
基板１表面を押さえるための凸形状の突起部２７ａが複
数個並設されている。これら押さえ体２７は、基板１表
面のワイヤボンディングするべく領域の左右両隣部分
（ＬＥＤ素子がダイボンディングされていないリード端
子４ａ、４ｂ部分）を押さえ込んでいる。このように押
さえ体の押さえ間隔が小さいのは、ＬＥＤ素子２８と他
方のリード端子４ｂとをダイボンディングする際に、基
板１が超音波振動にともなって共振してワイヤ２９の他
方のリード端子４ｂとの接続強度が弱くなるのを防ぐた
めである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法においては、一対の押さえ体２７は、基板
１表面の上記ワイヤボンディング領域の左右両隣部分を
押さえ込んでいるので、その押さえ込む部分を製品製造
のための領域として利用することがでない。このため、
この製品製造できない領域は、製造途中に不良品として
排除されることになる。
来の製造方法においては、一対の押さえ体２７は、基板
１表面の上記ワイヤボンディング領域の左右両隣部分を
押さえ込んでいるので、その押さえ込む部分を製品製造
のための領域として利用することがでない。このため、
この製品製造できない領域は、製造途中に不良品として
排除されることになる。
【０００８】しかも、押さえ体２７は、基板１の振動を
防ぐためにその押さえ間隔をできるだけ小さくする必要
があるので、基板１表面の押さえ体２７が押さえる領域
は多くなり、これにともない製品製造できない領域は増
加するので、不良率は極めて大きくなり、一枚の基板か
ら製品として製造できる量は少なく、生産効率が著しく
悪い。
防ぐためにその押さえ間隔をできるだけ小さくする必要
があるので、基板１表面の押さえ体２７が押さえる領域
は多くなり、これにともない製品製造できない領域は増
加するので、不良率は極めて大きくなり、一枚の基板か
ら製品として製造できる量は少なく、生産効率が著しく
悪い。
【０００９】本発明は、以上のような状況下で考え出さ
れたもので、一枚の基板から複数個の半導体装置を製造
するに際して、不良品の発生を減少させ、生産効率が向
上し得る半導体装置の製造方法を提供することを目的と
する。
れたもので、一枚の基板から複数個の半導体装置を製造
するに際して、不良品の発生を減少させ、生産効率が向
上し得る半導体装置の製造方法を提供することを目的と
する。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するために、対向状の一対のリード端子が略同一ピッ
チで行方向に沿って形成された基板を、その表面を一対
の押さえ体で対向状に押さえ込んだ状態で、これら押さ
え込んだ間の領域において前記リード端子の一方に搭載
された半導体素子と前記リード端子の他方とをワイヤボ
ンディングにて電気的に接続する工程を含む半導体装置
の製造方法であって、前記一対の押さえ体は、前記リー
ド端子の少なくとも二列ピッチ分を離した状態で、前記
半導体素子およびワイヤボンディングする領域を除く前
記基板の列方向における両端部を押さえていることを特
徴とする半導体装置の製造方法を提供するものである。
決するために、対向状の一対のリード端子が略同一ピッ
チで行方向に沿って形成された基板を、その表面を一対
の押さえ体で対向状に押さえ込んだ状態で、これら押さ
え込んだ間の領域において前記リード端子の一方に搭載
された半導体素子と前記リード端子の他方とをワイヤボ
ンディングにて電気的に接続する工程を含む半導体装置
の製造方法であって、前記一対の押さえ体は、前記リー
ド端子の少なくとも二列ピッチ分を離した状態で、前記
半導体素子およびワイヤボンディングする領域を除く前
記基板の列方向における両端部を押さえていることを特
徴とする半導体装置の製造方法を提供するものである。
【００１１】また、本発明は、横方向に伸びる長尺状の
貫通穴が行および／または列方向に沿って複数個形成さ
れており且つ列方向に隣合う貫通穴の間の領域に対向状
の一対のリード端子が略同一ピッチで行方向に沿って形
成された基板を、その表面を一対の押さえ体で対向状に
押さえ込んだ状態で、これら押さえ込んだ間の領域にお
いて前記リード端子の一方に搭載された半導体素子と前
記リード端子の他方とをワイヤボンディングにて電気的
に接続する工程を含む半導体装置の製造方法であって、
前記一対の押さえ体は、前記基板表面の列方向に隣合う
貫通穴の間の領域内において、前記リード端子の少なく
とも二列ピッチ分を離した状態で、前記半導体素子およ
びワイヤボンディングする領域を除く貫通穴近傍部をそ
れぞれ押さえ込むことを特徴とするチップ型半導体装置
の製造方法を提供するものである。
貫通穴が行および／または列方向に沿って複数個形成さ
れており且つ列方向に隣合う貫通穴の間の領域に対向状
の一対のリード端子が略同一ピッチで行方向に沿って形
成された基板を、その表面を一対の押さえ体で対向状に
押さえ込んだ状態で、これら押さえ込んだ間の領域にお
いて前記リード端子の一方に搭載された半導体素子と前
記リード端子の他方とをワイヤボンディングにて電気的
に接続する工程を含む半導体装置の製造方法であって、
前記一対の押さえ体は、前記基板表面の列方向に隣合う
貫通穴の間の領域内において、前記リード端子の少なく
とも二列ピッチ分を離した状態で、前記半導体素子およ
びワイヤボンディングする領域を除く貫通穴近傍部をそ
れぞれ押さえ込むことを特徴とするチップ型半導体装置
の製造方法を提供するものである。
【００１２】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の実施の形態を、半導体装置としてチップ型ＬＥＤ
を例にとり、図１を参照しつつ説明するが、本発明はこ
れに限定されるものでない。図１は、チップ型ＬＥＤを
製造するためのガラス−エポキシ樹脂からなる略矩形状
の基板１を示す平面図である。
方法の実施の形態を、半導体装置としてチップ型ＬＥＤ
を例にとり、図１を参照しつつ説明するが、本発明はこ
れに限定されるものでない。図１は、チップ型ＬＥＤを
製造するためのガラス−エポキシ樹脂からなる略矩形状
の基板１を示す平面図である。
【００１３】この基板１の表面には、その行方向に伸び
る長穴形状の貫通穴２が、基板１の列方向および基板１
の行方向に沿ってマトリクス状に複数形成されている。
基板１表裏面の各貫通穴２周縁部および内壁面には、金
からなる配線パターン３が連続した状態で形成されてい
る（図中では裏面を省略）。そして、基板１表面の行方
向に隣合う貫通穴２間の領域には、一対のリード端子４
ａ、４ｂが各配線パターン３から連続して列方向に互い
に向かう方向に延設されている。
る長穴形状の貫通穴２が、基板１の列方向および基板１
の行方向に沿ってマトリクス状に複数形成されている。
基板１表裏面の各貫通穴２周縁部および内壁面には、金
からなる配線パターン３が連続した状態で形成されてい
る（図中では裏面を省略）。そして、基板１表面の行方
向に隣合う貫通穴２間の領域には、一対のリード端子４
ａ、４ｂが各配線パターン３から連続して列方向に互い
に向かう方向に延設されている。
【００１４】また、この基板１のリード端子４ａ上に
は、予め図示しないＬＥＤ素子（半導体素子）が銀ペー
ストを介してダイボンディングされている。そして、上
記のような基板１を用いて、各々ＬＥＤ素子とリード端
子４ｂとを、次のような方法でワイヤボンディングして
電気的に接続していく。まず、基板１を、図２（ａ）に
示すように、加熱ヒータ（図示せず）を内蔵したヒータ
ブロック６上に従来から用いられる位置決め機構（図示
せず）により位置決め固定した状態で載置する。このヒ
ータブロック６は、図示しないサーボモータ及びボール
ねじに接続されており、このサーボモータの駆動により
基板１の横方向（図中のＡ方向）に沿って間欠的に移動
可能となっている。
は、予め図示しないＬＥＤ素子（半導体素子）が銀ペー
ストを介してダイボンディングされている。そして、上
記のような基板１を用いて、各々ＬＥＤ素子とリード端
子４ｂとを、次のような方法でワイヤボンディングして
電気的に接続していく。まず、基板１を、図２（ａ）に
示すように、加熱ヒータ（図示せず）を内蔵したヒータ
ブロック６上に従来から用いられる位置決め機構（図示
せず）により位置決め固定した状態で載置する。このヒ
ータブロック６は、図示しないサーボモータ及びボール
ねじに接続されており、このサーボモータの駆動により
基板１の横方向（図中のＡ方向）に沿って間欠的に移動
可能となっている。
【００１５】次いで、ステンレスからなる板状体の先端
部分を鈍角形状に折曲げてなる対向する一対の押さえ体
７を、図示しない空圧式シリンダの伸動により（図中の
矢印Ｂ方向に沿って）基板１の上方から下降動させるこ
とにより、基板１の表面を押さえ込む。この押さえ体７
の先端部分には、図２（ｂ）に示すように（図２（ａ）
中の矢視Ｃの図面）、凸形状の突起部７ａが上記貫通穴
２の行方向の形成ピッチと略同一ピッチで形成されてい
る。この突起部７ａの幅寸法は貫通穴２の幅寸法より僅
かに小さくなっている。このため、押さえ体７は、この
突起部７ａを貫通穴２内に挿入した状態で、基板１を押
さえ込むことができる。
部分を鈍角形状に折曲げてなる対向する一対の押さえ体
７を、図示しない空圧式シリンダの伸動により（図中の
矢印Ｂ方向に沿って）基板１の上方から下降動させるこ
とにより、基板１の表面を押さえ込む。この押さえ体７
の先端部分には、図２（ｂ）に示すように（図２（ａ）
中の矢視Ｃの図面）、凸形状の突起部７ａが上記貫通穴
２の行方向の形成ピッチと略同一ピッチで形成されてい
る。この突起部７ａの幅寸法は貫通穴２の幅寸法より僅
かに小さくなっている。このため、押さえ体７は、この
突起部７ａを貫通穴２内に挿入した状態で、基板１を押
さえ込むことができる。
【００１６】また、突起部７ａ間には、半長穴形状の切
欠き部７ｂが形成されている。このため、押さえ体７
は、リード端子４ａ（ここでは図示せず）上のＬＥＤ素
子８およびリード端子４ｂ上のワイヤボンディングする
べく領域を押さえることなく、基板１を押さえ込むこと
になる。さらに、この押さえ体７は、図２（ｃ）に示す
ように、ワイヤボンディングするべく領域を２行ピッチ
分だけ離した状態で、基板１の表面を押さえ込んでい
る。
欠き部７ｂが形成されている。このため、押さえ体７
は、リード端子４ａ（ここでは図示せず）上のＬＥＤ素
子８およびリード端子４ｂ上のワイヤボンディングする
べく領域を押さえることなく、基板１を押さえ込むこと
になる。さらに、この押さえ体７は、図２（ｃ）に示す
ように、ワイヤボンディングするべく領域を２行ピッチ
分だけ離した状態で、基板１の表面を押さえ込んでい
る。
【００１７】このように基板１を押さえ込んだ状態で、
従来から用いられるワイヤボンディング装置（図示せ
ず）を用いて、図３に示すように、対向する押さえ体７
で押さえられた間の領域のリード端子４ａ上のＬＥＤ素
子８と金からなるワイヤ９とをボールボンディングで、
ワイヤ９とリード端子４ｂとをステッチボンディングで
電気的に接続する。
従来から用いられるワイヤボンディング装置（図示せ
ず）を用いて、図３に示すように、対向する押さえ体７
で押さえられた間の領域のリード端子４ａ上のＬＥＤ素
子８と金からなるワイヤ９とをボールボンディングで、
ワイヤ９とリード端子４ｂとをステッチボンディングで
電気的に接続する。
【００１８】上記ステッチボンディングは、ワイヤ９の
接続部分を超音波振動を付加させてリード端子４ｂ上に
圧接することにより行われているので、基板１がこの振
動に共振しようとする。しかし、本発明の方法によれ
ば、押さえ体７は、その突起部７ａが基板１の貫通穴２
内に入り込んで基板１を押さえ込んでいるので、基板１
の行方向の振動を強制的に阻止し、基板１を略静止した
状態に保てる。従って、超音波振動時に、ワイヤ９とリ
ード端子４ｂとの摩擦係数は高くなり、これらの強固な
接続状態を得ることができるのである。
接続部分を超音波振動を付加させてリード端子４ｂ上に
圧接することにより行われているので、基板１がこの振
動に共振しようとする。しかし、本発明の方法によれ
ば、押さえ体７は、その突起部７ａが基板１の貫通穴２
内に入り込んで基板１を押さえ込んでいるので、基板１
の行方向の振動を強制的に阻止し、基板１を略静止した
状態に保てる。従って、超音波振動時に、ワイヤ９とリ
ード端子４ｂとの摩擦係数は高くなり、これらの強固な
接続状態を得ることができるのである。
【００１９】このような状態でワイヤボンディングを、
基板１の列方向に沿って各々行う。さらに、押さえ体７
を、シリンダの縮動により上昇動させて基板１の押さえ
を開放し、基板１をその行方向に沿って２列ピッチ分移
動させ、再び押さえ体７を、下降動させて基板１の表面
を押さえる。このとき、押さえ体７は、既にワイヤボン
ディングを終えた領域付近を押さえることになるが、本
発明の方法によれば、押さえ体７には、切欠き部７ｂが
形成されているので、この切欠き部７ｂ内にＬＥＤ素子
８およびワイヤ９が入り込み、これらと未接触状態で基
板１の表面を押さえ込んでいる。従って、本発明では、
従来押さえ体７の押さえ込み領域としてＬＥＤ素子８の
搭載やワイヤボンディングできなかった領域において
も、製造可能となり、１枚の基板１から製造することが
可能な数量を大幅に増加することができ、生産効率が著
しく良好になる。
基板１の列方向に沿って各々行う。さらに、押さえ体７
を、シリンダの縮動により上昇動させて基板１の押さえ
を開放し、基板１をその行方向に沿って２列ピッチ分移
動させ、再び押さえ体７を、下降動させて基板１の表面
を押さえる。このとき、押さえ体７は、既にワイヤボン
ディングを終えた領域付近を押さえることになるが、本
発明の方法によれば、押さえ体７には、切欠き部７ｂが
形成されているので、この切欠き部７ｂ内にＬＥＤ素子
８およびワイヤ９が入り込み、これらと未接触状態で基
板１の表面を押さえ込んでいる。従って、本発明では、
従来押さえ体７の押さえ込み領域としてＬＥＤ素子８の
搭載やワイヤボンディングできなかった領域において
も、製造可能となり、１枚の基板１から製造することが
可能な数量を大幅に増加することができ、生産効率が著
しく良好になる。
【００２０】このような方法を１ピッチづつ間欠移動さ
せつつ繰り返し行うことにより、基板１上のＬＥＤ素子
８とリード端子４ｂとをワイヤ９を用いてワイヤボンデ
ィングにて電気的に接続させていくのである。その後
に、図示はしないが基板１上の行方向に並ぶＬＥＤ素子
８およびワイヤ９を、従来から用いられる樹脂成形装置
を用いて一体的に透明樹脂体で封止し、基板１をその列
方向に沿ってダイヤモンド刃を有する回転ブレードを用
いて、透明樹脂体とともに切断することにより、各ＬＥ
Ｄ素子８毎に分離してチップ型ＬＥＤを得る。
せつつ繰り返し行うことにより、基板１上のＬＥＤ素子
８とリード端子４ｂとをワイヤ９を用いてワイヤボンデ
ィングにて電気的に接続させていくのである。その後
に、図示はしないが基板１上の行方向に並ぶＬＥＤ素子
８およびワイヤ９を、従来から用いられる樹脂成形装置
を用いて一体的に透明樹脂体で封止し、基板１をその列
方向に沿ってダイヤモンド刃を有する回転ブレードを用
いて、透明樹脂体とともに切断することにより、各ＬＥ
Ｄ素子８毎に分離してチップ型ＬＥＤを得る。
【００２１】本実施例においては、一対の押さえ体を二
行ピッチ分間隔を開けて配置させているが、基板の振動
を押さえ込むことが可能な間隔であれば、これを限定す
るものでなく、また、ワイヤボンディング装置のキャピ
ラリが押さえ体間に入り込むことが可能であればよい。
加えて、本実施例の押さえ体の突起部は、貫通穴に挿入
されるようになっているが、これに限定されるものでな
く、下方向に向かって幅狭のテーパ形状となっていても
よく、この場合には、突起部のテーパ面が貫通穴の壁面
と基板表面との角部を押さえるといった方法で基板を押
さえ込むことも可能である。
行ピッチ分間隔を開けて配置させているが、基板の振動
を押さえ込むことが可能な間隔であれば、これを限定す
るものでなく、また、ワイヤボンディング装置のキャピ
ラリが押さえ体間に入り込むことが可能であればよい。
加えて、本実施例の押さえ体の突起部は、貫通穴に挿入
されるようになっているが、これに限定されるものでな
く、下方向に向かって幅狭のテーパ形状となっていても
よく、この場合には、突起部のテーパ面が貫通穴の壁面
と基板表面との角部を押さえるといった方法で基板を押
さえ込むことも可能である。
【００２２】さらに、本実施例においては、各突起部の
間に切欠き部を設けているが、この切欠き部のほぼ中央
部に幅狭の切り込みをさらに形成すれば、例えば各突起
部の高さにばらつきがあっても、押さえ体を押さえ込ん
だ時に、突起部が曲がり変形しながらすべての箇所で基
板表面を押さえることになり、押さえ不良がほぼ無くな
る。
間に切欠き部を設けているが、この切欠き部のほぼ中央
部に幅狭の切り込みをさらに形成すれば、例えば各突起
部の高さにばらつきがあっても、押さえ体を押さえ込ん
だ時に、突起部が曲がり変形しながらすべての箇所で基
板表面を押さえることになり、押さえ不良がほぼ無くな
る。
【００２３】また、本実施例においては、押さえ体は配
線パターン表面を押さえているが、ＬＥＤ素子およびワ
イヤボンディング領域を押さえなければ、これを限定す
るものでない。また、本実施例では、半長穴形状の切欠
き部７ｂを形成することより、基板を押さえ込んでいる
が、これに限定するものでなく、先端に押さえピンを設
けこれを貫通穴近傍の例えば配線パターン付近を押さえ
るようにして上記領域を押さえない構造にしてもよい。
線パターン表面を押さえているが、ＬＥＤ素子およびワ
イヤボンディング領域を押さえなければ、これを限定す
るものでない。また、本実施例では、半長穴形状の切欠
き部７ｂを形成することより、基板を押さえ込んでいる
が、これに限定するものでなく、先端に押さえピンを設
けこれを貫通穴近傍の例えば配線パターン付近を押さえ
るようにして上記領域を押さえない構造にしてもよい。
【００２４】さらに、本実施例においては、押さえ体と
して板状体を折曲げたものを使用しているが、これに限
定するものでなく、例えば直方体形状の金属体を削り出
すことにより加工し、これを押さえ体として用いること
も可能である。さらに、本実施例においては、ヒータブ
ロック上の基板を移動させて次のワイヤボンディングを
行っているが、これに限定するものでなく、ワイヤボン
ディング装置自体を上記実施例と同様のサーボモータ駆
動方法等により基板の行方向に沿って間欠的に移動させ
ることも可能である。
して板状体を折曲げたものを使用しているが、これに限
定するものでなく、例えば直方体形状の金属体を削り出
すことにより加工し、これを押さえ体として用いること
も可能である。さらに、本実施例においては、ヒータブ
ロック上の基板を移動させて次のワイヤボンディングを
行っているが、これに限定するものでなく、ワイヤボン
ディング装置自体を上記実施例と同様のサーボモータ駆
動方法等により基板の行方向に沿って間欠的に移動させ
ることも可能である。
【００２５】上記実施例では、基板の行列方向に貫通穴
が形成されていたが、これに限定されるものでなく、列
方向のみもしくは貫通穴を縦長形状にして行方向のみに
貫通穴を形成してもよい。また、表面に行方向に沿って
対向する一対のリード端子が形成された長尺状の基板に
対しても、本発明の効果を奏し得ることができる。この
場合には、対向する押さえ体を、リード端子の少なくと
も二列ピッチ分を離した状態で、半導体素子およびワイ
ヤボンディングする領域を除く基板の列方向における両
端部を押さえた状態で、これら押さえ込んだ間の領域に
おいてリード端子の一方に搭載された半導体素子とリー
ド端子の他方とをワイヤボンディングにて電気的に接続
すればよい。
が形成されていたが、これに限定されるものでなく、列
方向のみもしくは貫通穴を縦長形状にして行方向のみに
貫通穴を形成してもよい。また、表面に行方向に沿って
対向する一対のリード端子が形成された長尺状の基板に
対しても、本発明の効果を奏し得ることができる。この
場合には、対向する押さえ体を、リード端子の少なくと
も二列ピッチ分を離した状態で、半導体素子およびワイ
ヤボンディングする領域を除く基板の列方向における両
端部を押さえた状態で、これら押さえ込んだ間の領域に
おいてリード端子の一方に搭載された半導体素子とリー
ド端子の他方とをワイヤボンディングにて電気的に接続
すればよい。
【００２６】また、本実施例では、押さえ体としてステ
ンレスを用いているが、これに限定するものでなく、他
の金属でもよく、絶縁性の樹脂等でもよい。
ンレスを用いているが、これに限定するものでなく、他
の金属でもよく、絶縁性の樹脂等でもよい。
【００２７】
【発明の効果】以上のように本発明の製造方法によれ
ば、押さえ体を、その突起部を基板の貫通穴に入り込ま
せた状態で基板を押さえ込んでいるので、例えばワイヤ
とリード端子とを超音波振動で接続させる際の基板の縦
方向の振動を強制的に阻止し、基板を略静止した状態に
保てるため、ワイヤとリード端子との摩擦係数は高くな
り、これらの強固な接続状態を得ることができる。
ば、押さえ体を、その突起部を基板の貫通穴に入り込ま
せた状態で基板を押さえ込んでいるので、例えばワイヤ
とリード端子とを超音波振動で接続させる際の基板の縦
方向の振動を強制的に阻止し、基板を略静止した状態に
保てるため、ワイヤとリード端子との摩擦係数は高くな
り、これらの強固な接続状態を得ることができる。
【００２８】しかも、本発明では、押さえ体に切欠き部
が形成されているので、この切欠き部内にＬＥＤ素子お
よびワイヤが入り込み、これらと未接触状態で基板の表
面を押さえ込んでいる。従って、従来押さえ体の押さえ
込み領域としてワイヤボンディングできなかった領域に
おいても、ワイヤボンディングすることが可能となり、
１枚の基板から製造することが可能な数を大幅に増加す
ることができ、生産効率が著しく良好になる。
が形成されているので、この切欠き部内にＬＥＤ素子お
よびワイヤが入り込み、これらと未接触状態で基板の表
面を押さえ込んでいる。従って、従来押さえ体の押さえ
込み領域としてワイヤボンディングできなかった領域に
おいても、ワイヤボンディングすることが可能となり、
１枚の基板から製造することが可能な数を大幅に増加す
ることができ、生産効率が著しく良好になる。
【図１】チップ型ＬＥＤの製造に用いる基板を示す要部
平面図である。
平面図である。
【図２】本実施例において、基板を押さえ体で押さえる
様子を説明する説明図である。
様子を説明する説明図である。
【図３】本実施例において、基板を押さえ体で押さえる
様子を示す斜視図である。
様子を示す斜視図である。
【図４】従来の半導体素子の製造方法において、基板を
押さえ体で押さえる方法を説明する説明図である。
押さえ体で押さえる方法を説明する説明図である。
【図５】従来の半導体素子の製造方法において、基板を
押さえ体で押さえる方法を示す斜視図である。
押さえ体で押さえる方法を示す斜視図である。
１ 基板 ２ 貫通穴 ３ 配線パターン ４ リード端子 ６ ヒータブロック ７ 押さえ体 ８ ＬＥＤ素子 ９ ワイヤ
Claims (3)
- 【請求項１】 対向状の一対のリード端子が略同一ピッ
チで行方向に沿って形成された基板を、その表面を一対
の押さえ体で対向状に押さえ込んだ状態で、これら押さ
え込んだ間の領域において前記リード端子の一方に搭載
された半導体素子と前記リード端子の他方とをワイヤボ
ンディングにて電気的に接続する工程を含む半導体装置
の製造方法であって、 前記一対の押さえ体は、前記リード端子の少なくとも二
列ピッチ分を離した状態で、前記半導体素子およびワイ
ヤボンディングする領域を除く前記基板の列方向におけ
る両端部を押さえていることを特徴とする半導体装置の
製造方法。 - 【請求項２】 行方向に伸びる長尺状の貫通穴が行およ
び／または列方向に沿って複数個形成されており且つ列
方向に隣合う貫通穴の間の領域に対向状の一対のリード
端子が略同一ピッチで行方向に沿って形成された基板
を、その表面を一対の押さえ体で対向状に押さえ込んだ
状態で、これら押さえ込んだ間の領域において前記リー
ド端子の一方に搭載された半導体素子と前記リード端子
の他方とをワイヤボンディングにて電気的に接続する工
程を含む半導体装置の製造方法であって、 前記一対の押さえ体は、前記基板表面の列方向に隣合う
貫通穴の間の領域内において、前記リード端子の少なく
とも二列ピッチ分を離した状態で、前記半導体素子およ
びワイヤボンディングする領域を除く貫通穴近傍部をそ
れぞれ押さえ込むことを特徴とするチップ型半導体装置
の製造方法。 - 【請求項３】 前記押さえ体を、前記貫通穴の壁面に沿
うように該貫通穴内に挿入することを特徴とする請求項
１に記載のチップ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33755595A JP3578236B2 (ja) | 1995-12-25 | 1995-12-25 | チップ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33755595A JP3578236B2 (ja) | 1995-12-25 | 1995-12-25 | チップ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181109A true JPH09181109A (ja) | 1997-07-11 |
| JP3578236B2 JP3578236B2 (ja) | 2004-10-20 |
Family
ID=18309755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33755595A Expired - Fee Related JP3578236B2 (ja) | 1995-12-25 | 1995-12-25 | チップ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578236B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009262A (ja) * | 2009-06-23 | 2011-01-13 | Toshiba Mitsubishi-Electric Industrial System Corp | 加圧式超音波振動接合方法および加圧式超音波振動接合装置 |
| US8080848B2 (en) | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
-
1995
- 1995-12-25 JP JP33755595A patent/JP3578236B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080848B2 (en) | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| US8592906B2 (en) | 2006-05-11 | 2013-11-26 | Fairchild Semiconductor Corporation | High-voltage semiconductor device with lateral series capacitive structure |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| JP2011009262A (ja) * | 2009-06-23 | 2011-01-13 | Toshiba Mitsubishi-Electric Industrial System Corp | 加圧式超音波振動接合方法および加圧式超音波振動接合装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3578236B2 (ja) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US7019388B2 (en) | Semiconductor device | |
| US5172851A (en) | Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device | |
| JPH1050920A (ja) | チップサイズ半導体パッケージの製造方法およびそれに 用いるリードフレーム | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6474532B2 (en) | Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JPH09181109A (ja) | チップ型半導体装置の製造方法 | |
| JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
| JPH08148623A (ja) | 半導体装置 | |
| JPH06350013A (ja) | リードフレーム及び半導体装置並びに半導体装置の製造方法 | |
| KR100721274B1 (ko) | 반도체 칩 조립체의 형성 방법 | |
| JPH0645497A (ja) | 半導体装置およびその製造方法 | |
| JP3422276B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH03104265A (ja) | 半導体パッケージの製造方法 | |
| JP2002164470A (ja) | 半導体装置およびその製造方法 | |
| JPS621239A (ja) | 半導体装置 | |
| JPH0927564A (ja) | Ｂｇａパッケージ用配線基板，ｂｇａパッケージ用リードフレームおよびｂｇａパッケージの製造方法 | |
| JP2004063868A (ja) | 半導体装置の製造方法 | |
| JPH0525175B2 (ja) | ||
| JPH02159752A (ja) | リードフレーム | |
| JPH0936288A (ja) | 半導体装置の製造方法 | |
| JPH0760876B2 (ja) | 半導体装置製造用フレームおよびこれを用いた半導体装置ならびに半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |