JP2004063868A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004063868A
JP2004063868A JP2002221218A JP2002221218A JP2004063868A JP 2004063868 A JP2004063868 A JP 2004063868A JP 2002221218 A JP2002221218 A JP 2002221218A JP 2002221218 A JP2002221218 A JP 2002221218A JP 2004063868 A JP2004063868 A JP 2004063868A
Authority
JP
Japan
Prior art keywords
bonding
bonding tool
electrode pads
load
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002221218A
Other languages
English (en)
Inventor
Akira Kuroda
黒田 明
Junichi Ishida
石田 純一
Tomiji Suda
須田 富司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Hitachi Tokyo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi Tokyo Electronics Co Ltd filed Critical Renesas Technology Corp
Priority to JP2002221218A priority Critical patent/JP2004063868A/ja
Publication of JP2004063868A publication Critical patent/JP2004063868A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】インナリードを電極パッドに適正にボンディングする。
【解決手段】ダイボンダ30はチップ10を保持する第一ボンディング工具35と、第一ボンディング工具35の反対側に設置されたXYテーブル37と、XYテーブル37に垂直に据え付けられたブラケット38と、ブラケット38にリニアガイド41とスプリング42によって垂直に独立懸架されたボンディングヘッド40と、ブラケット38に設置されてボンディングヘッド40に荷重を印加する荷重印加装置39と、ボンディングヘッド40に第一ボンディング工具35に対向するように設置された第二ボンディング工具43とを備えている。
【効果】荷重印加装置により第二ボンディング工具に垂直に高荷重を付加して複数本のインナリードおよび複数個の電極パッドに均等な荷重を付加できるため、インナリードを電極パッドに適正にボンディングできる。
【選択図】   図4

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、半導体素子を含む集積回路が作り込まれた半導体チップ(以下、チップという。)の電極パッドにキャリアに敷設されたインナリードをボンディングするボンディング技術に関し、例えば、チップ・オン・フィルム・パッケージ(Chip On Film Package)を備えた半導体集積回路装置(以下、COF・ICという。)の製造方法に利用して有効なものに関する。
【0002】
【従来の技術】
液晶表示装置のドライバには、フィルム状のキャリアに敷設された複数本のインナリードがチップの複数個の電極パッドにボンディングされているCOF・ICが、使用されている。
【0003】
COF・ICの製造方法においてインナリードをチップの電極パッドにボンディングするインナリードボンディング工程を実施するボンディング装置として、多数本のインナリードをチップの多数個の電極パッドにボンディング工具によって一括して圧接するインナリードボンディング装置(以下、ダイボンダという。)、がある。
【0004】
なお、ダイボンダを述べてある例としては、株式会社工業調査会1997年11月25日発行の「電子材料1997年11月号別冊」のP109〜P112、がある。
【0005】
【発明が解決しようとする課題】
しかしながら、前記したダイボンダにおいては、電極パッドおよびインナリードの多ピン化や狭ピッチ化が進んでボンディング工具による電極パッドとインナリードとの間の圧接の荷重が大きくなると、ボンディング工具の荷重の垂直精度が低下するため、インナリードが電極パッドにずれて圧接されてしまうという問題点があることが本発明者によって明らかにされた。
【0006】
本発明の目的は、インナリードを電極パッドに適正にボンディングすることができるボンディング技術を提供することにある。
【0007】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0009】
すなわち、半導体チップの複数個の電極パッドをキャリアに敷設された複数本のインナリードにそれぞれ機械的かつ電気的に接続するボンディングに際して、半導体チップを保持する第一ボンディング工具と、この第一ボンディング工具の反対側に設置されたXYテーブルと、このXYテーブルに垂直方向に独立懸架されたボンディングヘッドと、前記XYテーブルに設置されて前記ボンディングヘッドに荷重を印加する荷重印加装置と、前記ボンディングヘッドに前記第一ボンディング工具に対向するように設置された第二ボンディング工具とを備えているボンディング装置が、使用されることを特徴とする。
【0010】
前記した手段によれば、第二ボンディング工具が垂直に押されることにより、複数本のインナリードを複数個の電極パッドにボンディング工具によって一括してボンディングするとともに、このボンディング工具に高荷重を付加して複数本のインナリードおよび複数個の電極パッドに均等な荷重を付加させることができるため、インナリードを電極パッドに適正にボンディングすることができる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面に即して説明する。
【0012】
本実施の形態において、本発明に係る半導体装置の製造方法は、COF・ICの製造方法として構成されており、その特徴工程であるインナリードボンディング工程は、図1に示されたチップ10を図2に示されたキャリアテープ20にインナリードボンディングする図3および図4に示されたダイボンダ30によって実施される。
【0013】
ダイボンダの一方のワークであるチップ10は、COF・ICの製造方法における所謂前工程において半導体ウエハの状態で集積回路を作り込まれた後に、図1に示されているように、長方形の平板形状に切り出されてダイボンダ30に供給される。すなわち、チップ10のサブストレート11のアクティブエリア側主面(以下、第一主面という。)12には、集積回路を外部に取り出すための電極パッド13が複数個、長辺側の両端部において互いに干渉しない適当な間隔をとってそれぞれ配列されて開設されている。チップ10の第一主面12の上にはパッシベーション膜14が電極パッド(以下、パッドという。)13をそれぞれ露出させた状態で、全体的に均一に被着されている。パッド13の上には金系材料(AuまたはAu合金)からなるバンプ15がそれぞれ突設されている。バンプ15はワイヤボンディング技術が使用されて略半球形状に形成されており、パッシベーション膜14から突出した状態になっている。
【0014】
本実施の形態に係るCOF・ICの製造方法に使用されるダイボンダ30には、他方のワークとして図2に示されたキャリアテープ20が供給される。キャリアテープ20はTCP・IC(テープ・キャリア・パッケージを備えたIC)の製造方法に使用されるTAB(テープ・オートメイテッド・ボンディング)テープに相当するものである。テープキャリア2は同一パターンが長手方向に繰り返されるように構成されているため、その構成の説明および図示は一単位だけについて行う。
【0015】
キャリアテープ20はポリイミド樹脂等の絶縁性を有する材料が用いられてテープ形状に形成されたテープ本体21を備えており、テープ本体21には多数個の送り孔22が両端辺に沿うように所定の間隔で配列されている。テープ本体21の中心線上には仮想的に形成された略長方形のボンディングエリア23が多数個、所定の間隔をもって配列されており、各ボンディングエリア23は長軸方向がテープ本体21の中心線に直交されている。ボンディングエリア23の左右の両脇には左右で一対のアウタリードホール24、24が左右対称形にそれぞれ開設されている。テープ本体21の一方の主面(以下、第一主面とする。)には集積回路を外部に取り出すためのインナリード25が複数本、互いに電気的に非接続になるように敷設されている。インナリード25群は複数本宛がボンディングエリア23の左右に分配されており、左右のインナリード25、25の先端部はボンディングエリア23に突き出してチップ10の電極パッド13と対応するように配列されている。インナリード25の外側には各アウタリード26がそれぞれ一体的に形成されており、各アウタリード26はテープ本体21の左右のアウタリードホール24、24をそれぞれ跨ぐように形成されている。
【0016】
図3および図4に示されているように、ダイボンダ30はキャリアテープ20を一方向に案内する左右で一対のテープガイド31、31を備えており、両テープガイド31、31間に架橋されたキャリアテープ20はピッチ送り装置(図示せず)によって一方向にピッチ送りされるようになっている。テープガイド31の途中にはボンディングステーション32が設定されており、ボンディングステーション32にはキャリアテープ20をクランピングするクランパ33が設置されている。また、ボンディングステーション32にはヒートブロック34が設置されており、ヒートブロック34の上には第一ボンディング工具35が設置されている。第一ボンディング工具35はチップ10をバンプ15側が上向きになった状態で保持するように構成されている。
【0017】
両テープガイド31、31の上には前後で一対のビーム(梁部材)36、36がキャリアテープ20を跨ぐように架設されており、両ビーム36、36の上にはブラケット38を水平面内で二次元方向(XY方向)に移動させるXYテーブル37が設置されている。ブラケット38は略正方形の筒形状に形成されており、XYテーブル37に垂直に据え付けられている。ブラケット38の垂直な中心線上には荷重印加装置39およびボンディングヘッド40が上下に設置されている。ボンディングヘッド40は循環式ボールベアリングが使用されたリニアガイド41を介して垂直方向に摺動自在に支承されているとともに、スプリング42によって独立懸架されている。荷重印加装置39は送りねじ軸装置によってボンディングヘッド40に荷重を印加するように構成されている。ボンディングヘッド40の下端にはキャリアテープ20のボンディングエリア23に対応する長方形の棒形状の第二ボンディング工具43が水平に取り付けられており、第二ボンディング工具43にはヒータ44が内蔵されている。なお、荷重印加装置39とボンディングヘッド40との間には、荷重印加装置39をフィードバック制御するためのロードセル45が介設されている。また、図示しないが、ブラケット38には画像認識装置が垂直方向下向きに設置されている。
【0018】
以上の構成に係るダイボンダ30によるCOF・ICの製造方法におけるインナリードボンディング工程を説明する。
【0019】
チップ10がキャリアテープ20にインナリードボンディングされるに際して、図3および図4に示されているように、一方のワークであるキャリアテープ20はインナリード25側の第一主面が下向きに配置された状態で、両テープガイド31、31間に張設されて一方向にピッチ送りされる。他方のワークであるチップ10はバンプ15側の第一主面を上向きにした状態で第一ボンディング工具35に保持される。
【0020】
キャリアテープ20が間欠停止されてクランパ33によってクランピングされると、チップ10の電極パッド13に突設されたバンプ15がキャリアテープ20のボンディングエリア23に対向してインナリード25の先端部に整合した状態になる。この状態で、ボンディングヘッド40が荷重印加装置39によって下降されると、各バンプ15は各インナリード25の先端部に第一ボンディング工具35と第二ボンディング工具43とによって一括して熱圧着される。すなわち、インナリード25の表面に被着された金メッキ被膜または錫メッキ被膜と、金系材料から構成されたバンプ15との間において、金−金共晶層または金−錫共晶層が形成されるため、各パッド13と各インナリード25とはバンプ15によって機械的かつ電気的に接続された状態になる。
【0021】
ところで、COF・ICにおいて電極パッド13およびインナリード25の多ピン化や狭ピッチ化が進むと、複数本のインナリード25を複数個の電極パッド13にギャングボンディングするための荷重は、例えば、490Nというように増大する。このような場合において、ボンディングヘッド40の剛性の不足によって第二ボンディング工具43の垂直精度が低下し、第二ボンディング工具43の荷重Fが図5(a)に示されているように傾くと、各インナリード25が各バンプ15にずれて熱圧着されてしまう。
【0022】
しかし、本実施の形態においては、XYテーブル37が左右のテープガイド31、31間に跨設されて両持ち支持された前後のビーム36、36の上に設置され、このXYテーブル37の垂直の中心線上に据え付けられたブラケット38にボンディングヘッド40がリニアガイド41によって垂直方向に摺動自在に支承されているとともに、スプリング42によって独立懸架されていることにより、図5(b)に示されているように、ボンディングヘッド40は高い垂直度をもって下降して垂直な荷重Fを第二ボンディング工具43に印加するため、各インナリード25が各バンプ15にずれて熱圧着されてしまうことはない。
【0023】
以上のようにして第一ボンディング工具35と第二ボンディング工具43との協働によるギャングボンディングが終了すると、第二ボンディング工具43はボンディングヘッド40の上昇によって上昇される。以降、前記作動が繰り返されることにより、キャリアテープ20の各単位毎にインナリードボンディングが順次実施されて行く。
【0024】
インナリードボンディング工程が終了すると、図6に示されているように、キャリアテープ20にチップ10がバンプ15によって機械的かつ電気的に接続された組立体27が製造されたことになる。すなわち、図6に示されているように、チップ10の電極パッド13に突設されたバンプ15がキャリアテープ20のボンディングエリア23に対向してインナリード25の先端部に機械的かつ電気的に接続されている。
【0025】
インナリードボンディング工程においてチップ10がキャリアテープ20にインナリードボンディングされてなる組立体27は、樹脂封止体成形工程に供給される。図示しないが、樹脂封止体成形工程において、組立体27には樹脂封止体がポッティング法によって成形され、成形品が製造される。成形品において、樹脂封止体はチップ10、インナリード25群およびバンプ15群を樹脂封止した状態になっており、樹脂封止体はテープ本体21およびチップ10に一体的に連結した状態になっている。
【0026】
その後に、成形品が左右のアウタリード26、26とテープ本体21の樹脂封止体の前後両脇において切断されると、COF・ICが製造された状態になる。COF・ICにおいて、チップ10の上面には複数個の電極パッド13が二列に整列されており、インナリード25の先端部はボンディングエリア23において電極パッド13にそれぞれバンプ15を介してギャングボンディングされて機械的かつ電気的に接続されており、樹脂封止体によって樹脂封止されている。
【0027】
前記実施の形態によれば、次の効果が得られる。
【0028】
1) 二列に並んだ電極パッドをインナリードにボンディング工具によって同時にギャングボンディングすることにより、高密度および狭ピッチの電極パッドを有するCOF・ICであっても一括してインナリードボンディングすることができるため、シングルポイントボンディングによって実施する場合や、ギャングボンディングとシングルポイントボンディングとを併用する場合に比べて、インナリードボンディング工程の作業時間を大幅に短縮することができる。
【0029】
2) 第二ボンディング工具が垂直に押されることにより、複数本のインナリードを複数個の電極パッドにボンディング工具によって一括してボンディングするとともに、このボンディング工具に高荷重を付加して複数本のインナリードおよび複数個の電極パッドに均等な荷重を付加させることができるため、インナリードを電極パッドに適正にボンディングすることができる。
【0030】
3) XYテーブル37が左右のテープガイド31、31間に跨設されて両持ち支持された前後のビーム36、36の上に設置され、このXYテーブル37の垂直の中心線上に据え付けられたブラケット38にボンディングヘッド40がリニアガイド41によって垂直方向に摺動自在に支承されているとともに、スプリング42によって独立懸架されていることにより、図5(b)に示されているように、ボンディングヘッド40は高い垂直度をもって下降して垂直な荷重Fを第二ボンディング工具43に印加するため、各インナリード25が各バンプ15にずれて熱圧着されてしまうことはない。
【0031】
図7は本発明の第二の実施の形態であるTCP・ICの製造方法におけるインナリードボンディング工程後を示しており、(a)は一部省略平面図、(b)は(a)のb−b線に沿う断面図である。
【0032】
本実施の形態が前記実施の形態と異なる点は、ボンディングエリア23にボンディングホール28が開設されている点である。したがって、インナリード25はチップ10のバンプ15に直接的に熱圧着されるため、インナリードボンディング時における荷重および熱をCOF・ICの製造方法の場合に比べて低減することができる。
【0033】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0034】
バンプはチップの電極パッド側に配設するに限らず、キャリアテープのインナリード側に配設してもよいし、省略してもよい。
【0035】
また、バンプはワイヤボンディング法によって突設する所謂スタッドバンプを使用するに限らず、メッキ法等によって突設するバンプを使用してもよい。
【0036】
COF・ICやTCP・ICは分断して出荷してもよいし、テープの形態で出荷してもよい。
【0037】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である液晶表示装置のドライバに使用されるCOF・ICやTCP・ICの製造方法に適用した場合について説明したが、それに限定されるものではなく、システムLSIのように他の用途に使用されるCOF・ICやTCP・IC、トランジスタアレーおよび電子部品等の半導体装置の製造方法全般に適用することができる。
【0038】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0039】
第二ボンディング工具が垂直に押されることにより、複数本のインナリードを複数個の電極パッドにボンディング工具によって一括してボンディングするとともに、このボンディング工具に高荷重を付加して複数本のインナリードおよび複数個の電極パッドに均等な荷重を付加させることができるため、インナリードを電極パッドに適正にボンディングすることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるCOF・ICの製造方法に使用されるチップを示し、(a)は平面図、(b)は(a)のb−b線に沿う拡大断面図である。
【図2】同じくキャリアテープを示しており、(a)は一部省略平面図、(b)は(a)のb−b線に沿う断面図である。
【図3】本発明の一実施の形態であるTCP・ICの製造方法に使用されるダイボンダを示す一部切断正面図である。
【図4】図3のIV−IVに沿う側面断面図である。
【図5】作用を説明するための各拡大正面図であり、(a)は従来例の場合を示し、(b)は本実施の形態の場合を示している。
【図6】インナリードボンディング工程後を示しており、(a)は一部省略平面図、(b)は(a)のb−b線に沿う断面図である。
【図7】本発明の第二の実施の形態であるTCP・ICの製造方法におけるインナリードボンディング工程後を示しており、(a)は一部省略平面図、(b)は(a)のb−b線に沿う断面図である。
【符号の説明】
10…チップ(半導体チップ)、11…サブストレート、12…第一主面(アクティブエリア側主面)、13…電極パッド、14…パッシベーション膜、15…バンプ、20…キャリアテープ、21…テープ本体、22…送り孔、23…ボンディングエリア、24…アウタリードホール、25…インナリード、26…アウタリード、27…組立体、28…ボンディングホール、30…ダイボンダ(ボンディング装置)、31…テープガイド、32…ボンディングステーション、33…クランパ、34…ヒートブロック、35…第一ボンディング工具、36…ビーム、37…XYテーブル、38…ブラケット、39…荷重印加装置、40…ボンディングヘッド、41…リニアガイド、42…スプリング、43…第二ボンディング工具、44…ヒータ、45…ロードセル。

Claims (5)

  1. 半導体チップの複数個の電極パッドがキャリアに敷設された複数本のインナリードにそれぞれ機械的かつ電気的に接続されている半導体装置の製造方法であって、
    前記複数本のインナリードを前記複数個の電極パッドにボンディング工具によって一括してボンディングするとともに、このボンディング工具に高荷重を付加して前記複数本のインナリードおよび複数個の電極パッドに均等な荷重を付加させることを特徴とする半導体装置の製造方法。
  2. 前記ボンディング工具が前記複数本のインナリードおよび前記複数個の電極パッドに垂直に押し付けられることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記半導体チップを保持する第一ボンディング工具と、この第一ボンディング工具の反対側に設置されたXYテーブルと、このXYテーブルに垂直方向に独立懸架されたボンディングヘッドと、前記XYテーブルに設置されて前記ボンディングヘッドに荷重を印加する荷重印加装置と、前記ボンディングヘッドに前記第一ボンディング工具に対向するように設置された第二ボンディング工具とを備えているボンディング装置が使用されることを特徴とする請求項1および2に記載の半導体装置の製造方法。
  4. 前記XYテーブルには四角形筒形状のブラケットが垂直に据え付けられており、このブラケットには前記ボンディングヘッドがリニアガイドおよびスプリングによって垂直に独立懸架されていることを特徴とする請求項1、2および3に記載の半導体装置の製造方法。
  5. 前記リニアガイドが循環式ボールベアリングによって構成されていることを特徴とする請求項4に記載の半導体装置の製造方法。
JP2002221218A 2002-07-30 2002-07-30 半導体装置の製造方法 Pending JP2004063868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002221218A JP2004063868A (ja) 2002-07-30 2002-07-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002221218A JP2004063868A (ja) 2002-07-30 2002-07-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004063868A true JP2004063868A (ja) 2004-02-26

Family

ID=31941600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002221218A Pending JP2004063868A (ja) 2002-07-30 2002-07-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004063868A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609634B1 (ko) 2006-02-16 2006-08-08 주식회사 탑 엔지니어링 본딩 장비의 본딩 헤드
JP2008523582A (ja) * 2004-12-09 2008-07-03 ミュールバウアー アーゲー 半導体コンポーネントのための熱極ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523582A (ja) * 2004-12-09 2008-07-03 ミュールバウアー アーゲー 半導体コンポーネントのための熱極ユニット
KR100609634B1 (ko) 2006-02-16 2006-08-08 주식회사 탑 엔지니어링 본딩 장비의 본딩 헤드

Similar Documents

Publication Publication Date Title
US11521861B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US7592690B2 (en) Semiconductor device including semiconductor elements mounted on base plate
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
US5550406A (en) Multi-layer tab tape having distinct signal, power and ground planes and wafer probe card with multi-layer substrate
US20030162378A1 (en) Bonding method and bonding apparatus
US5548884A (en) Method of manufacturing a known good die array
US20050026323A1 (en) Method of manufacturing a semiconductor device
JP3429953B2 (ja) 微細金属バンプの製造方法および製造装置
US8399970B2 (en) Semiconductor device attached to island having protrusion
US20140312513A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
SG175645A1 (en) Semiconductor system with fine pitch lead fingers and method of manufacture thereof
US20080272487A1 (en) System for implementing hard-metal wire bonds
JP2004247534A (ja) 半導体装置
US6006981A (en) Wirefilm bonding for electronic component interconnection
JP2004063868A (ja) 半導体装置の製造方法
US6331738B1 (en) Semiconductor device having a BGA structure
JPH08241940A (ja) 半導体装置およびその製造方法
US20100269333A1 (en) Method for Mounting Flip Chip and Substrate Used Therein
JP3287233B2 (ja) 半導体装置の製造方法
JP2004259866A (ja) 半導体装置の製造方法
JP2001015630A (ja) Bga型半導体パッケージ及びその製造方法
US8519517B2 (en) Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
JP2521693B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001156118A (ja) 半導体装置の製造方法およびそれに使用される半導体製造装置
JP2012114477A (ja) 電子部品の実装方法および装置