JP3263256B2 - 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 - Google Patents
半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法Info
- Publication number
- JP3263256B2 JP3263256B2 JP22804994A JP22804994A JP3263256B2 JP 3263256 B2 JP3263256 B2 JP 3263256B2 JP 22804994 A JP22804994 A JP 22804994A JP 22804994 A JP22804994 A JP 22804994A JP 3263256 B2 JP3263256 B2 JP 3263256B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulating film
- pad
- semiconductor device
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等の電子
機器に使用される半導体装置とその実装方法に関するも
のである。
機器に使用される半導体装置とその実装方法に関するも
のである。
【０００２】
【従来の技術】半導体チップの実装方法として従来から
使用されているものには、ワイヤボンディング方式、Ｔ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）方式、フリップチップ方式がある。
使用されているものには、ワイヤボンディング方式、Ｔ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）方式、フリップチップ方式がある。
【０００３】ワイヤボンディング方式は図４に示すよう
に、半導体チップ１周辺部のパッド３と基板ａ上のパッ
ド８を金属製のワイヤ１６で接続するものであり、現在
広範囲で使用されているが、ワイヤを接続する装置側の
制限により接続パッドピッチの微細化はほぼ限界に達し
ている。
に、半導体チップ１周辺部のパッド３と基板ａ上のパッ
ド８を金属製のワイヤ１６で接続するものであり、現在
広範囲で使用されているが、ワイヤを接続する装置側の
制限により接続パッドピッチの微細化はほぼ限界に達し
ている。
【０００４】ＴＡＢ方式は図５に示すように、絶縁フィ
ルム上に形成したリード５によって半導体チップ１と基
板９とを接続するもので、ワイヤボンディング方式に比
べて接続ピッチを小さくすることができ、かつ基板９へ
接続する前にフィルム上で半導体チップ１の試験が可能
であるという利点をもつ。反面、ワイヤボンディング方
式とＴＡＢ方式は、半導体チップの周辺部外側に接続エ
リアが必要になるため、半導体チップ同士の間隔を狭め
るのに限界があるという欠点がある。
ルム上に形成したリード５によって半導体チップ１と基
板９とを接続するもので、ワイヤボンディング方式に比
べて接続ピッチを小さくすることができ、かつ基板９へ
接続する前にフィルム上で半導体チップ１の試験が可能
であるという利点をもつ。反面、ワイヤボンディング方
式とＴＡＢ方式は、半導体チップの周辺部外側に接続エ
リアが必要になるため、半導体チップ同士の間隔を狭め
るのに限界があるという欠点がある。
【０００５】フリップチップ方式は図６に示すように、
半導体チップ１の回路面にはんだバンプ７を形成し、基
板９上の接続パッド８に位置合わせして接合するため半
導体チップ１周辺部に接続エリアが不要で、実装密度の
向上に適している。反面、半導体チップ１上にはんだバ
ンプ７を形成する必要があり、半導体プロセスは非常に
複雑になってしまう。
半導体チップ１の回路面にはんだバンプ７を形成し、基
板９上の接続パッド８に位置合わせして接合するため半
導体チップ１周辺部に接続エリアが不要で、実装密度の
向上に適している。反面、半導体チップ１上にはんだバ
ンプ７を形成する必要があり、半導体プロセスは非常に
複雑になってしまう。
【０００６】そこで、ＴＡＢ方式とフリップチップ方式
のそれぞれの利点を兼ね備えた実装方式として、図７に
示す技術が提案されている。この図７は特開平４−１５
４１３６号公報を示した図であり、図において、１は半
導体チップ、２は絶縁フィルム、３は接続パッド、４は
金バンプ、１８はバイア、７ははんだバンプ、８は接続
パッド、９は基板を示している。絶縁フィルム２の表裏
に形成された金バンプ４とはんだバンプ７はバイア１８
によって互いに接続されている。金バンプ４に半導体チ
ップの接続パッド３を位置合わせして、熱圧着、あるい
は超音波接合により接続し、さらにはんだバンプ７によ
り基板９上の接続パッド８に接続する。
のそれぞれの利点を兼ね備えた実装方式として、図７に
示す技術が提案されている。この図７は特開平４−１５
４１３６号公報を示した図であり、図において、１は半
導体チップ、２は絶縁フィルム、３は接続パッド、４は
金バンプ、１８はバイア、７ははんだバンプ、８は接続
パッド、９は基板を示している。絶縁フィルム２の表裏
に形成された金バンプ４とはんだバンプ７はバイア１８
によって互いに接続されている。金バンプ４に半導体チ
ップの接続パッド３を位置合わせして、熱圧着、あるい
は超音波接合により接続し、さらにはんだバンプ７によ
り基板９上の接続パッド８に接続する。
【０００７】
【発明が解決しようとする課題】特開平４−１５４１３
６号公報では、上記のように絶縁フィルムの表裏のパッ
ド間をバイアによって導通しているため、絶縁フィルム
にバイアを形成しなければならない。一般的なＴＡＢ用
の絶縁フィルムでは、フィルムの片面に接着剤で金属箔
を張り付けるか、あるいはメッキによって金属層を形成
しており、バイアを形成するためにはプロセスが複雑に
なるという問題点があった。
６号公報では、上記のように絶縁フィルムの表裏のパッ
ド間をバイアによって導通しているため、絶縁フィルム
にバイアを形成しなければならない。一般的なＴＡＢ用
の絶縁フィルムでは、フィルムの片面に接着剤で金属箔
を張り付けるか、あるいはメッキによって金属層を形成
しており、バイアを形成するためにはプロセスが複雑に
なるという問題点があった。
【０００８】また、金バンプ４と接続パッド３とを熱圧
着あるいは超音波接合する際には、ボンディングツール
で直接加圧、加熱することができず、構造上絶縁フィル
ム２を介しての加圧、加熱になってしまい、圧力と温度
の制御が非常に難しいという問題点があった。
着あるいは超音波接合する際には、ボンディングツール
で直接加圧、加熱することができず、構造上絶縁フィル
ム２を介しての加圧、加熱になってしまい、圧力と温度
の制御が非常に難しいという問題点があった。
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、ＴＡＢ方式とフリップチップ方
式の利点を合わせ持ち、高密度実装が可能な半導体装置
及びその実装方法を提供することを目的とする。
ためになされたもので、ＴＡＢ方式とフリップチップ方
式の利点を合わせ持ち、高密度実装が可能な半導体装置
及びその実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１の半導体装置の
絶縁フィルムは、片面に一端がはんだバンプ形成用パッ
ドからなるリードを有し、このリードを臨むように、半
導体チップの接続パッドとリードを接合し、この接合部
の外側でリード及び絶縁フィルムを切断するための開口
部が設けられたものである。
絶縁フィルムは、片面に一端がはんだバンプ形成用パッ
ドからなるリードを有し、このリードを臨むように、半
導体チップの接続パッドとリードを接合し、この接合部
の外側でリード及び絶縁フィルムを切断するための開口
部が設けられたものである。
【００１１】請求項２の半導体装置の絶縁フィルムは、
請求項１記載の半導体装置の絶縁フィルムにおいて、リ
ードの他端はテストパッドからなり、はんだバンプ形成
用パッドが中心部に、テストパッドが周囲に配設された
ものである。
請求項１記載の半導体装置の絶縁フィルムにおいて、リ
ードの他端はテストパッドからなり、はんだバンプ形成
用パッドが中心部に、テストパッドが周囲に配設された
ものである。
【００１２】請求項３の半導体装置は、接続パッドを有
する半導体チップと、片面に一端がはんだバンプ形成用
パッドからなるリードを有し、このリードを臨むよう
に、半導体チップの接続パッドとリードを接合し、この
接合部の外側でリード及び絶縁フィルムを切断するため
の開口部が設けられた絶縁フィルムと、を備え、接続パ
ッドとはんだバンプ形成用パッドを接続したものであ
る。
する半導体チップと、片面に一端がはんだバンプ形成用
パッドからなるリードを有し、このリードを臨むよう
に、半導体チップの接続パッドとリードを接合し、この
接合部の外側でリード及び絶縁フィルムを切断するため
の開口部が設けられた絶縁フィルムと、を備え、接続パ
ッドとはんだバンプ形成用パッドを接続したものであ
る。
【００１３】請求項４の半導体装置の実装方法は、絶縁
フィルムの片面に一端がはんだバンプ形成用パッドから
なるリードを開口部に臨むように形成し、はんだバンプ
形成用パッドにはんだバンプを形成し、半導体チップの
接続パッドとリードを開口部にて接合し、この接合部の
外側でリード及び絶縁フィルムを切断し、はんだバンプ
にて基板に搭載する。
フィルムの片面に一端がはんだバンプ形成用パッドから
なるリードを開口部に臨むように形成し、はんだバンプ
形成用パッドにはんだバンプを形成し、半導体チップの
接続パッドとリードを開口部にて接合し、この接合部の
外側でリード及び絶縁フィルムを切断し、はんだバンプ
にて基板に搭載する。
【００１４】請求項５の半導体装置の実装方法は、絶縁
フィルムの片面に一端がはんだバンプ形成用パッド、他
端がテストパッドからなるリードを開口部に臨むように
形成し、はんだバンプ形成用パッドにはんだバンプを形
成し、半導体チップの接続パッドとリードを開口部にて
接合し、テストパッドを利用して機能検査を行い、接合
部の外側でリード及び絶縁フィルムを切断し、はんだバ
ンプにて基板に搭載する。
フィルムの片面に一端がはんだバンプ形成用パッド、他
端がテストパッドからなるリードを開口部に臨むように
形成し、はんだバンプ形成用パッドにはんだバンプを形
成し、半導体チップの接続パッドとリードを開口部にて
接合し、テストパッドを利用して機能検査を行い、接合
部の外側でリード及び絶縁フィルムを切断し、はんだバ
ンプにて基板に搭載する。
【００１５】
【作用】請求項１の半導体装置の絶縁フィルムは、開口
部に臨むリードに反リード面から半導体チップの接続パ
ッドを接合し、この接合部の外側でリード及び絶縁フィ
ルムを切断できる。
部に臨むリードに反リード面から半導体チップの接続パ
ッドを接合し、この接合部の外側でリード及び絶縁フィ
ルムを切断できる。
【００１６】請求項２の半導体装置の絶縁フィルムは、
テストパッドを利用して機能検査ができる。
テストパッドを利用して機能検査ができる。
【００１７】請求項３の半導体装置は、絶縁フィルムに
バイヤを形成することなく半導体チップと接続できる。
バイヤを形成することなく半導体チップと接続できる。
【００１８】請求項４の半導体装置の実装方法は、絶縁
フィルムの開口部に臨むように形成されたリードに、半
導体チップの接続パッドが接合し、外側のリード及び絶
縁フィルムを切断した後はんだバンプにて基板に搭載さ
れる。
フィルムの開口部に臨むように形成されたリードに、半
導体チップの接続パッドが接合し、外側のリード及び絶
縁フィルムを切断した後はんだバンプにて基板に搭載さ
れる。
【００１９】請求項５の半導体装置の実装方法は、リー
ド及び絶縁フィルムを切断する前に、テストパッドを利
用して機能検査を行い、はんだバンプにて基板に搭載す
る。
ド及び絶縁フィルムを切断する前に、テストパッドを利
用して機能検査を行い、はんだバンプにて基板に搭載す
る。
【００２０】
実施例１．以下、この発明の実施例１を図について説明
する。図１において、１は半導体チップ、２は半導体チ
ップ１と基板９との間に介在する絶縁フィルム、３は半
導体チップ１上に形成された接続パッド、４はこの接続
パッド３上に設けられた金バンプ、５はこの金バンプ４
に接続されるリード、６は絶縁フィルム２上に形成され
たはんだバンプ形成用パッド、７はこのはんだバンプ形
成用パッド６上に形成されたはんだバンプ、８は基板９
上のパッドである。
する。図１において、１は半導体チップ、２は半導体チ
ップ１と基板９との間に介在する絶縁フィルム、３は半
導体チップ１上に形成された接続パッド、４はこの接続
パッド３上に設けられた金バンプ、５はこの金バンプ４
に接続されるリード、６は絶縁フィルム２上に形成され
たはんだバンプ形成用パッド、７はこのはんだバンプ形
成用パッド６上に形成されたはんだバンプ、８は基板９
上のパッドである。
【００２１】図２は絶縁フィルム２と絶縁フィルム２上
に形成したリード５の形状、およびテストパッド１０を
示す。絶縁フィルム２はポリイミド、ポリエステル等の
樹脂でできており、絶縁フィルム２を図示しない送り装
置により移動するための送り孔１１と、半導体チップ１
上の金バンプ４とリード５を接続するための孔１２が明
けられている。リード５の表面には、金バンプ４との熱
圧着ボンディングを可能にするためのＳｎあるいはＡｎ
メッキが施されている。金バンプ４は本実施例のように
半導体チップ１上に形成するのが一般的であるが、公知
の転写バンププロセスによってリード５に形成すること
も可能である。
に形成したリード５の形状、およびテストパッド１０を
示す。絶縁フィルム２はポリイミド、ポリエステル等の
樹脂でできており、絶縁フィルム２を図示しない送り装
置により移動するための送り孔１１と、半導体チップ１
上の金バンプ４とリード５を接続するための孔１２が明
けられている。リード５の表面には、金バンプ４との熱
圧着ボンディングを可能にするためのＳｎあるいはＡｎ
メッキが施されている。金バンプ４は本実施例のように
半導体チップ１上に形成するのが一般的であるが、公知
の転写バンププロセスによってリード５に形成すること
も可能である。
【００２２】図３（ａ）〜（ｆ）は、この実施例による
実装の手順を示したものである。まずリード５の端部に
はんだバンプ７を形成する（図３（ｂ））。はんだバン
プ７をリード５の端部に形成する前に、はんだがリード
を伝って流れないようにするためにガラスあるいはＣｒ
のように、はんだに濡れない材料でダムをつくることは
公知の技術である。次に、リード５と半導体チップ１上
の金バンプ４を位置合わせし、ボンディングツール１３
にてリード５を金バンプ４に押しつけ、加熱することに
よって両者を接合する（図３（ｃ））。次に、テストパ
ッド１０をプローブ１４でプロービングすることによっ
て半導体チップの機能検査を行う（図３（ｄ））。さら
に、金バンプ４とリード５の接合部の外側で、リード５
と絶縁フィルム２をリード切断機１５で切断し（図３
（ｅ））、基板９上に形成した接続パッド８にはんだバ
ンプ７を位置合わせし、リフローによって実装する（図
３（ｆ））。
実装の手順を示したものである。まずリード５の端部に
はんだバンプ７を形成する（図３（ｂ））。はんだバン
プ７をリード５の端部に形成する前に、はんだがリード
を伝って流れないようにするためにガラスあるいはＣｒ
のように、はんだに濡れない材料でダムをつくることは
公知の技術である。次に、リード５と半導体チップ１上
の金バンプ４を位置合わせし、ボンディングツール１３
にてリード５を金バンプ４に押しつけ、加熱することに
よって両者を接合する（図３（ｃ））。次に、テストパ
ッド１０をプローブ１４でプロービングすることによっ
て半導体チップの機能検査を行う（図３（ｄ））。さら
に、金バンプ４とリード５の接合部の外側で、リード５
と絶縁フィルム２をリード切断機１５で切断し（図３
（ｅ））、基板９上に形成した接続パッド８にはんだバ
ンプ７を位置合わせし、リフローによって実装する（図
３（ｆ））。
【００２３】以上説明したようにこの実施例によれば、
従来のＴＡＢのリードには逆に半導体チップの内側に向
かってリードが配置されるため、絶縁フィルムにバイア
を形成することなく半導体チップの下部で基板と接続で
き、安価で高密度な実装が可能になる。
従来のＴＡＢのリードには逆に半導体チップの内側に向
かってリードが配置されるため、絶縁フィルムにバイア
を形成することなく半導体チップの下部で基板と接続で
き、安価で高密度な実装が可能になる。
【００２４】また、リードと半導体チップ上の金バンプ
を接合する際、ボンディングツールでリードに直接、圧
力、温度を加えることができるため、圧力、温度のコン
トロールが容易であり、安定した接合が可能である。
を接合する際、ボンディングツールでリードに直接、圧
力、温度を加えることができるため、圧力、温度のコン
トロールが容易であり、安定した接合が可能である。
【００２５】実施例２．上記実施例では、絶縁フィルム
２上のリード５の端部に図３（ｂ）の工程ではんだバン
プ７を形成しているが、はんだバンプにＳｎ−Ｐｂ共晶
はんだ等低融点のはんだを使用すれば、金バンプ４とリ
ード５を接合した後にはんだバンプ７を形成することも
可能である。
２上のリード５の端部に図３（ｂ）の工程ではんだバン
プ７を形成しているが、はんだバンプにＳｎ−Ｐｂ共晶
はんだ等低融点のはんだを使用すれば、金バンプ４とリ
ード５を接合した後にはんだバンプ７を形成することも
可能である。
【００２６】
【発明の効果】請求項１の半導体装置の絶縁フィルム
は、片面に一端がはんだバンプ形成用パッドからなるリ
ードを有し、このリードを臨むように、半導体チップの
接続パッドとリードを接合し、この接合部の外側でリー
ド及び絶縁フィルムを切断するための開口部を設けたの
で、バイヤを形成することなく半導体チップと接続でき
る。
は、片面に一端がはんだバンプ形成用パッドからなるリ
ードを有し、このリードを臨むように、半導体チップの
接続パッドとリードを接合し、この接合部の外側でリー
ド及び絶縁フィルムを切断するための開口部を設けたの
で、バイヤを形成することなく半導体チップと接続でき
る。
【００２７】請求項２の半導体装置の絶縁フィルムは、
請求項１記載の半導体装置の絶縁フィルムにおいて、リ
ードの他端はテストパッドからなり、はんだバンプ形成
用パッドが中心部に、テストパッドが周囲に配設された
構成としたので、基板実装前に機能試験ができる。
請求項１記載の半導体装置の絶縁フィルムにおいて、リ
ードの他端はテストパッドからなり、はんだバンプ形成
用パッドが中心部に、テストパッドが周囲に配設された
構成としたので、基板実装前に機能試験ができる。
【００２８】請求項３の半導体装置は、接続パッドを有
する半導体チップと、片面に一端がはんだバンプ形成用
パッドからなるリードを有し、このリードを臨むよう
に、半導体チップの接続パッドとリードを接合し、この
接合部の外側でリード及び絶縁フィルムを切断するため
の開口部が設けられた絶縁フィルムと、を備え、接続パ
ッドとはんだバンプ形成用パッドを接続した構成にした
ので、絶縁フィルムにバイヤを形成することなく半導体
チップと接続でき、安価で高密度な実装が可能になる。
する半導体チップと、片面に一端がはんだバンプ形成用
パッドからなるリードを有し、このリードを臨むよう
に、半導体チップの接続パッドとリードを接合し、この
接合部の外側でリード及び絶縁フィルムを切断するため
の開口部が設けられた絶縁フィルムと、を備え、接続パ
ッドとはんだバンプ形成用パッドを接続した構成にした
ので、絶縁フィルムにバイヤを形成することなく半導体
チップと接続でき、安価で高密度な実装が可能になる。
【００２９】請求項４の半導体装置の実装方法は、絶縁
フィルムの片面に一端がはんだ形成用パッドからなるリ
ードを開口部に臨むように形成し、はんだバンプ形成用
パッドにはんだバンプを形成し、半導体チップの接続パ
ッドとリードを開口部にて接合し、この接合部の外側で
リード及び絶縁フィルムを切断し、はんだバンプにて基
板に搭載するので、絶縁フィルムにバイヤを形成するこ
となく半導体チップと接続でき、安価で高密度な実装が
可能になる。
フィルムの片面に一端がはんだ形成用パッドからなるリ
ードを開口部に臨むように形成し、はんだバンプ形成用
パッドにはんだバンプを形成し、半導体チップの接続パ
ッドとリードを開口部にて接合し、この接合部の外側で
リード及び絶縁フィルムを切断し、はんだバンプにて基
板に搭載するので、絶縁フィルムにバイヤを形成するこ
となく半導体チップと接続でき、安価で高密度な実装が
可能になる。
【００３０】請求項５の半導体装置の実装方法は、絶縁
フィルムの片面に一端がはんだバンプ形成用パッド、他
端がテストパッドからなるリードを開口部に臨むように
形成し、はんだバンプ形成用パッドにはんだバンプを形
成し、半導体チップの接続パッドとリードを開口部にて
接合し、テストパッドを利用して機能検査を行い、接合
部の外側でリード及び絶縁フィルムを切断し、はんだバ
ンプにて基板に搭載するので、基板へ搭載前に機能検査
ができる。
フィルムの片面に一端がはんだバンプ形成用パッド、他
端がテストパッドからなるリードを開口部に臨むように
形成し、はんだバンプ形成用パッドにはんだバンプを形
成し、半導体チップの接続パッドとリードを開口部にて
接合し、テストパッドを利用して機能検査を行い、接合
部の外側でリード及び絶縁フィルムを切断し、はんだバ
ンプにて基板に搭載するので、基板へ搭載前に機能検査
ができる。
【図１】 この発明による実施例１を示す構成図であ
る。
る。
【図２】 この発明による実施例１の絶縁フィルムを示
す平面図である。
す平面図である。
【図３】 この発明による実施例１の実装の手順を示す
図である。
図である。
【図４】 従来のワイヤボンディング方式による実装を
示す図である。
示す図である。
【図５】 従来のＴＡＢ方式による実装を示す図であ
る。
る。
【図６】 従来のフリップチップ方式による実装を示す
図である。
図である。
【図７】 従来のフィルムキャリア方式による実装を示
す図である。
す図である。
１ 半導体チップ、２ 絶縁フィルム、３ 接続パッド
（半導体チップ上）、４ 金バンプ、５ リード、６
はんだバンプ形成用パッド、７ はんだバンプ、８ 接
続パッド（基板上）、９ 基板、１０ テストパッド、
１１ 送り孔、１２ 孔、１３ ボンディングツール、
１４ プローブ、１５ リード切断機、１６ ワイヤ、
１７ フィルムキャリア、１８ バイア。
（半導体チップ上）、４ 金バンプ、５ リード、６
はんだバンプ形成用パッド、７ はんだバンプ、８ 接
続パッド（基板上）、９ 基板、１０ テストパッド、
１１ 送り孔、１２ 孔、１３ ボンディングツール、
１４ プローブ、１５ リード切断機、１６ ワイヤ、
１７ フィルムキャリア、１８ バイア。
Claims (5)
- 【請求項１】 片面に一端がはんだバンプ形成用パッド
からなるリードを有し、このリードを臨むように、半導
体チップの接続パッドと前記リードを接合し、この接合
部の外側で前記リード及び当該絶縁フィルムを切断する
ための開口部が設けられたことを特徴とする半導体装置
の絶縁フィルム。 - 【請求項２】 リードの他端はテストパッドからなり、
はんだバンプ形成用パッドが中心部に、前記テストパッ
ドが周囲に配設されたことを特徴とする請求項１記載の
半導体装置の絶縁フィルム。 - 【請求項３】 接続パッドを有する半導体チップと、片
面に一端がはんだバンプ形成用パッドからなるリードを
有し、このリードを臨むように、半導体チップの接続パ
ッドと前記リードを接合し、この接合部の外側で前記リ
ード及び絶縁フィルムを切断するための開口部が設けら
れた絶縁フィルムと、を備え、前記接続パッドとはんだ
バンプ形成用パッドを接続したことを特徴とする半導体
装置。 - 【請求項４】 絶縁フィルムの片面に一端がはんだバン
プ形成用パッドからなるリードを開口部に臨むように形
成し、前記はんだバンプ形成用パッドにはんだバンプを
形成し、半導体チップの接続パッドと前記リードを前記
開口部にて接合し、この接合部の外側で前記リード及び
絶縁フィルムを切断し、前記はんだバンプにて基板に搭
載することを特徴とする半導体装置の実装方法。 - 【請求項５】 絶縁フィルムの片面に一端がはんだバン
プ形成用パッド、他端がテストパッドからなるリードを
開口部に臨むように形成し、前記はんだバンプ形成用パ
ッドにはんだバンプを形成し、半導体チップの接続パッ
ドと前記リードを前記開口部にて接合し、前記テストパ
ッドを利用して機能検査を行い、前記接合部の外側で前
記リード及び絶縁フィルムを切断し、前記はんだバンプ
にて基板に搭載することを特徴とする半導体装置の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22804994A JP3263256B2 (ja) | 1994-09-22 | 1994-09-22 | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22804994A JP3263256B2 (ja) | 1994-09-22 | 1994-09-22 | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897254A JPH0897254A (ja) | 1996-04-12 |
| JP3263256B2 true JP3263256B2 (ja) | 2002-03-04 |
Family
ID=16870407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22804994A Expired - Fee Related JP3263256B2 (ja) | 1994-09-22 | 1994-09-22 | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3263256B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2825084B2 (ja) * | 1996-08-29 | 1998-11-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1994
- 1994-09-22 JP JP22804994A patent/JP3263256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897254A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163463A (en) | Integrated circuit chip to substrate interconnection | |
| JPH0888245A (ja) | 半導体装置 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| EP0893946B1 (en) | Circuit board having bonding areas to be joined with bumps by ultrasonic bonding | |
| US5643802A (en) | Method of producing a semiconductor device by gang bonding followed by point bonding | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| JP3263256B2 (ja) | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| US5054680A (en) | Bonding electrical conductors | |
| US6107118A (en) | Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH01128532A (ja) | 半導体装置の製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH0239448A (ja) | フィルムキャリアテープ | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2780375B2 (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JPS63107154A (ja) | 樹脂封止型半導体装置 | |
| JP2001085475A (ja) | テープフィルム及び半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040520 |
|
| LAPS | Cancellation because of no payment of annual fees |