JP2008098194A - サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 - Google Patents
サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 Download PDFInfo
- Publication number
- JP2008098194A JP2008098194A JP2006274271A JP2006274271A JP2008098194A JP 2008098194 A JP2008098194 A JP 2008098194A JP 2006274271 A JP2006274271 A JP 2006274271A JP 2006274271 A JP2006274271 A JP 2006274271A JP 2008098194 A JP2008098194 A JP 2008098194A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- submount
- laser chip
- ausn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/22—Apparatus or processes for the manufacture of optical heads, e.g. assembly
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/123—Integrated head arrangements, e.g. with source and detectors mounted on the same substrate
- G11B7/124—Integrated head arrangements, e.g. with source and detectors mounted on the same substrate the integrated head arrangements including waveguides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/135—Means for guiding the beam from the source to the record carrier or from the record carrier to the detector
- G11B7/1353—Diffractive elements, e.g. holograms or gratings
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/135—Means for guiding the beam from the source to the record carrier or from the record carrier to the detector
- G11B7/1395—Beam splitters or combiners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/021—Silicon based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0215—Bonding to the substrate
- H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Electrodes Of Semiconductors (AREA)
- Optical Head (AREA)
Abstract
【課題】半導体レーザチップの接合面全域を安定に接合できるとともに、作製プロセスにおいてAu層が形成された段階で基板を大気中に一旦取り出すことでAgペーストタイプの製品へ共用することが可能なサブマウントを提供すること。
【解決手段】この発明のサブマウント50は、Siを主材料とした基板1,2と、基板表面1aのうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層4,5とを備える。不純物拡散層5上にTiW層7、Au層8、Pt層11、およびAuSn層9が順に積層されている。Pt層11の厚さは、図示しない半導体レーザチップの下面に設けられたAu電極層の厚さ、Au層8の厚さ、AuSn層9の厚さおよび組成比に応じて、その半導体レーザチップを接合するためのAuSn層9の溶融時にPt層11が残存するように設定されている。
【選択図】図1
【解決手段】この発明のサブマウント50は、Siを主材料とした基板1,2と、基板表面1aのうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層4,5とを備える。不純物拡散層5上にTiW層7、Au層8、Pt層11、およびAuSn層9が順に積層されている。Pt層11の厚さは、図示しない半導体レーザチップの下面に設けられたAu電極層の厚さ、Au層8の厚さ、AuSn層9の厚さおよび組成比に応じて、その半導体レーザチップを接合するためのAuSn層9の溶融時にPt層11が残存するように設定されている。
【選択図】図1
Description
この発明はサブマウントに関し、より詳しくは、Siを主材料としたサブマウントに関する。
また、この発明は、そのようなサブマウント上に半導体レーザチップが接合されている半導体レーザ装置およびその製造方法に関する。
また、この発明は、そのような半導体レーザ装置を備えたホログラムレーザ装置および光ピックアップ装置に関する。
従来、DVD(Digital Versatile Disk)用のホログラムレーザ装置で用いられているサブマウントとして、図11Aに示すようなもの(符号100で示す。)が知られている(特許文献1(特開2003−229633号公報)参照。)。このサブマウント100は、N型Si基板101(N−エピタキャシャル層102を含む。)の表面101aに作り込まれた、半導体レーザチップの出力をモニタするための受光素子103(P型不純物を拡散して形成されている。)を備えている。また、基板表面101aのうち半導体レーザチップが上方に搭載されるべき領域には、半導体レーザチップとサブマウント100との間の短絡防止のためにP+拡散領域104およびN+拡散領域105が設けられている。その領域上に、表面保護膜としてのSiN膜106を開口して、TiW層107、Au層108およびAuSn層109が順に形成されている。なお、AuSn層109は、この上に搭載される半導体レーザチップを接合するための接合材料である。Au層108は、AuSn層109に対する密着性を上げるために設けられている。TiW層107は、その上層のAuSnが基板101側へ拡散するのを防止するバリアメタルとして設けられている。Al層110は電気配線である。
図11Bに示すように、このサブマウント100のAuSn層109上に半導体レーザチップ200が接合される。この接合工程は、サブマウント100を280℃〜400℃程度に加熱してAuSn層109を溶融し、その上から半導体レーザチップ200を押圧して密着させ、その後、それらを冷却してAuSn層109を硬化させることにより行われる。
このように半導体レーザチップ200をサブマウント100に接合することにより、動作時に半導体レーザチップ200が発生した熱を、SiN膜106を介さず、半導体レーザチップ200から直接Si基板101(さらには、図示しないヒートシンク)へ放熱することを図っている。
特開2003−229633号公報
特開2002−359425号公報
しかしながら、上記接合工程でAuSn層109が融解されたとき、サブマウント100のAu層108は急速にAuSn層109内に拡散するため、Au層108が全部AuSn層109内へ溶け込んで消失してしまうことがある。この溶融したAuSn層109はTiW層107に対するなじみ(ヌレ性)が悪いことから、図12に示すように、溶融したAuSn層109がTiW層107上で弾かれて、表面張力によって粒状になる(これを符号109Bで示す。)。その上から半導体レーザチップ200を押圧し、冷却してAuSnを硬化させると、図13に示すように、半導体レーザチップ200とサブマウント100との間に、多数の気泡130が生じる。このため、半導体レーザチップ200のサブマウント100に対する実質的接合面積が低下して、放熱特性が損なわれるという問題がある。
また、一般的に、図11Aに示したサブマウント100の作製プロセスにおいてスパッタリング装置や蒸着装置を用いて基板101上にAu層108(化学的に安定である)が形成された段階で、基板101が大気中に一旦取り出される。一つの理由は、それらの設備に多種類のターゲットや原料ソースを設けてAuSn層109まで同一設備内で連続的(大気中に取り出すことなく)に積層することは、設備の規模が大きくなって設備コストが高くつくし、また設備の制御が複雑化するからである。もう一つの理由は、Au層108まで形成された状態の基板101から得られるサブマウント(図14A中に符号100Bで示す。)は、図14Bに示すように、半導体レーザチップ200をAgペースト111によって接合する安価なタイプ(これを「Agペーストタイプ」と呼ぶ)の製品に共用されるからである。このため、Au層108まで形成された状態で基板101を保管しておき、生産上の必要に応じて、基板101(のAu層108)上にさらにAuSn層109を形成して高放熱効率タイプのサブマウント100を作製するか、または、AuSn層109を形成することなくそのまま基板101を分割してAgペーストタイプ用のサブマウント100Bを作製する、という調整が行われる。
そこで、この発明の課題は、半導体レーザチップの接合面全域を安定に接合できるとともに、作製プロセスにおいてAu層が形成された段階で基板を大気中に一旦取り出すことでAgペーストタイプの製品へ共用することが可能なサブマウントを提供することにある。
また、この発明の課題は、そのようなサブマウント上に半導体レーザチップが接合されている半導体レーザ装置およびその製造方法を提供することにある。
また、この発明の課題は、そのような半導体レーザ装置を備えたホログラムレーザ装置および光ピックアップ装置を提供することにある。
上記課題を解決するため、この発明のサブマウントは、
Siを主材料とした基板と、
上記基板表面のうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層と、
上記不純物拡散層上に順に積層されたAu層およびAuSn層と、
上記不純物拡散層と上記Au層との間に介挿され、上記不純物拡散層と上記Au層、AuSn層との間の元素の拡散を防止するTiW層と、
上記Au層と上記AuSn層との間に介挿されたPt層と
を備え、
上記Pt層の厚さは、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Pt層が残存するように設定されていることを特徴とする。
Siを主材料とした基板と、
上記基板表面のうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層と、
上記不純物拡散層上に順に積層されたAu層およびAuSn層と、
上記不純物拡散層と上記Au層との間に介挿され、上記不純物拡散層と上記Au層、AuSn層との間の元素の拡散を防止するTiW層と、
上記Au層と上記AuSn層との間に介挿されたPt層と
を備え、
上記Pt層の厚さは、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Pt層が残存するように設定されていることを特徴とする。
なお、Siを「主材料」とするとは、Si結晶に不純物が拡散されていることを許容する意味である。
この発明のサブマウントでは、上記Au層と上記AuSn層との間にPt層が介挿されている。Ptは、溶融したAuSn層およびTiW層とのなじみが良いという性質のほか、溶融したAuSn層への拡散が非常に少なく、しかも、AuSn層の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。ただし、Ptであっても、Auと比べて非常にわずかではあるが、溶融したAuSn層への拡散が発生する。また、上記Ptを通してAuも拡散する。そこで、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Pt層が残存するように、上記Pt層の厚さを設定する。言い換えれば、溶融したAuSn層(このAuSn層に、上記半導体レーザチップの下面に設けられたAu電極層および上記Au層が拡散する。)へ上記Pt層からPtが拡散する量は、実質的に上記Pt層上のトータルのAu量に応じて定まるから、その拡散するPt量を超えるように、上記Pt層の厚さを設定するのである。
この結果、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Pt層を上記TiW層上に残存させることができる(上記TiW層と上記Pt層との間に上記Au層も残存する。)。Ptは溶融したAuSn層とのなじみが良いという性質を有しているので、溶融したAuSn層は、残存したPt層上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップを押圧し、冷却してAuSnを硬化させることによって、半導体レーザチップの接合面全域を安定に接合できる。つまり、上記サブマウントの基板表面の不純物拡散層と上記半導体レーザチップの半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Si基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
また、この発明のサブマウントでは、上記Au層よりも下層の構造は、従来例のもの(図11A参照)と同じにすることができる。そこで、この発明のサブマウントの作製プロセスにおいてスパッタリング装置や蒸着装置を用いて上記Au層(化学的に安定である)が形成された段階で、上記Au層まで形成された状態の基板を大気中に一旦取り出す。その基板を保管しておけば、生産上の必要に応じて、基板(のAu層)上にさらに上記Pt層、AuSn層を形成してこの発明のサブマウント(高放熱効率タイプのサブマウント)を作製するか、または、AuSn層を形成することなくそのまま基板を分割してAgペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、この発明のサブマウントは、Agペーストタイプの製品へ共用することが可能である。また、上記基板上に上記AuSn層まで同一装置内で連続的(大気中に取り出すことなく)に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
別の局面では、この発明のサブマウントは、
上記Pt層に代えてNi層を備え、
上記Ni層の厚さは、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Ni層が残存するように設定されていることを特徴とする。
上記Pt層に代えてNi層を備え、
上記Ni層の厚さは、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Ni層が残存するように設定されていることを特徴とする。
Niは、Ptと同様に、溶融したAuSn層およびTiW層とのなじみが良いという性質のほか、溶融したAuSn層への拡散が非常に少なく、しかも、AuSn層の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。ただし、Niであっても、Auと比べて非常にわずかではあるが、溶融したAuSn層への拡散が発生する。また、上記Ptを通してAuも拡散する。そこで、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記Ni層の厚さを設定することによって、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Ni層が残存するように設定する。言い換えれば、溶融したAuSn層(このAuSn層に、上記半導体レーザチップの下面に設けられたAu電極層および上記Au層が拡散する。)へ上記Ni層からNiが拡散する量は、実質的に上記Ni層上のトータルのAu量に応じて定まるから、その拡散するNi量を超えるように、上記Ni層の厚さを設定するのである。
この結果、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Ni層を上記TiW層上に残存させることができる(上記TiW層と上記Ni層との間に上記Au層も残存する。)。Niは溶融したAuSn層とのなじみが良いという性質を有しているので、溶融したAuSn層は、残存したNi層上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップを押圧し、冷却してAuSnを硬化させることによって、半導体レーザチップの接合面全域を安定に接合できる。つまり、上記サブマウントの基板表面の不純物拡散層と上記半導体レーザチップの半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Si基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
また、この発明のサブマウントでは、上記Au層よりも下層の構造は、従来例のもの(図11A参照)と同じにすることができる。そこで、この発明のサブマウントの作製プロセスにおいてスパッタリング装置や蒸着装置を用いて上記Au層(化学的に安定である)が形成された段階で、上記Au層まで形成された状態の基板を大気中に一旦取り出す。その基板を保管しておけば、生産上の必要に応じて、基板(のAu層)上にさらに上記Ni層、AuSn層を形成してこの発明のサブマウント(高放熱効率タイプのサブマウント)を作製するか、または、AuSn層を形成することなくそのまま基板を分割してAgペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、この発明のサブマウントは、Agペーストタイプの製品へ共用することが可能である。また、上記基板上に上記AuSn層まで同一装置内で連続的(大気中に取り出すことなく)に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
一実施形態のサブマウントは、上記基板表面に、上記半導体レーザチップの出力をモニタする受光素子が作り込まれていることを特徴とする。
この一実施形態のサブマウントでは、上記受光素子によって上記半導体レーザチップの出力をモニタすることができる。つまり、上記受光素子の出力に基づいて上記半導体レーザチップの出力を制御できる。
一実施形態のサブマウントは、上記基板上に形成された上記AuSn層の直下では、上記Pt層、上記Au層、上記TiW層、およびこのTiW層よりも下層が平坦に形成されていることを特徴とする。
この一実施形態のサブマウントは、上記基板上に形成された上記AuSn層の直下では、上記Pt層、上記Au層、上記TiW層、およびこのTiW層よりも下層が平坦に形成されているので、半導体レーザチップの接合面全域をさらに安定に接合できる。
一実施形態のサブマウントは、上記基板上に形成された上記AuSn層の直下では、上記Ni層、上記Au層、上記TiW層、およびこのTiW層よりも下層が平坦に形成されていることを特徴とする。
この一実施形態のサブマウントは、上記基板上に形成された上記AuSn層の直下では、上記Ni層、上記Au層、上記TiW層、およびこのTiW層よりも下層が平坦に形成されているので、半導体レーザチップの接合面全域をさらに安定に接合できる。
この発明の半導体レーザ装置の製造方法は、上記サブマウントに対してAu電極層を有する半導体レーザチップを接合する半導体レーザ装置の製造方法において、
上記サブマウントを280℃乃至400℃の範囲内に加熱して上記AuSn層を溶融し、
この溶融したAuSn層に半導体レーザチップのAu電極層が接するように、上記サブマウントに対して半導体レーザチップを押圧し、
その後、上記サブマウントおよび半導体レーザチップを冷却して上記AuSn層を硬化させることを特徴とする。
上記サブマウントを280℃乃至400℃の範囲内に加熱して上記AuSn層を溶融し、
この溶融したAuSn層に半導体レーザチップのAu電極層が接するように、上記サブマウントに対して半導体レーザチップを押圧し、
その後、上記サブマウントおよび半導体レーザチップを冷却して上記AuSn層を硬化させることを特徴とする。
この発明の半導体レーザ装置の製造方法では、上記AuSn層を溶融するための加熱温度が280℃以上であるから、上記AuSn層を実際に溶融させることができる(詳しくは後述)。また、上記AuSn層を溶融するための加熱温度が400℃以下であるから、半導体レーザチップへの熱ダメージや、溶融したAuSnが上記TiW層を突き抜けるのを効果的に防止できる。
この発明の半導体レーザ装置は、Siを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にTiW層、Au層、Pt層、AuSn層が少なくとも存在することを特徴とする。
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にTiW層、Au層、Pt層、AuSn層が少なくとも存在することを特徴とする。
この発明の半導体レーザ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Si基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
別の局面では、この発明の半導体レーザ装置は、Siを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にTiW層、Au層、Ni層、AuSn層が少なくとも存在することを特徴とする。
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にTiW層、Au層、Ni層、AuSn層が少なくとも存在することを特徴とする。
この発明の半導体レーザ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Si基板へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
この発明のホログラムレーザ装置は、
金属からなるヒートシンク部に取り付けられた上記半導体レーザ装置と、
上記半導体レーザチップが出射したレーザ光を通過または回折するホログラム素子と、
上記光記録媒体から上記ホログラム素子を通して戻った光を受けて信号に変換する受光素子と
を一体に備えたことを特徴とする。
金属からなるヒートシンク部に取り付けられた上記半導体レーザ装置と、
上記半導体レーザチップが出射したレーザ光を通過または回折するホログラム素子と、
上記光記録媒体から上記ホログラム素子を通して戻った光を受けて信号に変換する受光素子と
を一体に備えたことを特徴とする。
この発明のホログラムレーザ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Si基板へ、さらにはヒートシンク部へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
この発明の光ピックアップ装置は、
上記ホログラムレーザ装置と、
上記ホログラムレーザ装置の半導体レーザチップからレーザ光が照射されるように光記録媒体を支持するホルダと
を備えたことを特徴とする。
上記ホログラムレーザ装置と、
上記ホログラムレーザ装置の半導体レーザチップからレーザ光が照射されるように光記録媒体を支持するホルダと
を備えたことを特徴とする。
この発明の光ピックアップ装置では、動作時に半導体レーザチップが発生した熱を、半導体レーザチップから直接Si基板へ、さらにはヒートシンク部へ効率良く放熱することができる。この結果、半導体レーザチップの寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
以下、この発明を図示の実施の形態により詳細に説明する。
図1は一実施形態のレーザ出力モニタ用受光素子内蔵サブマウント50の断面構造を示している。このサブマウント50は、N型Si基板1(N−エピタキャシャル層2を含む。)を主材料としたものであり、半導体レーザチップが発生する熱を受ける受容体および放熱経路として働くことが意図されている。
具体的には、このサブマウント50は、N型Si基板1の表面1aに作り込まれた、半導体レーザチップの出力をモニタするための受光素子としてのフォトダイオード3(P型不純物を拡散して形成されている。)を備えている。また、基板表面1aのうち半導体レーザチップが上方に搭載されるべき領域には、半導体レーザチップとサブマウント50との間の短絡防止のためにP+拡散領域4およびN+拡散領域5が設けられている。基板表面1aは、SiO2膜と窒化シリコン膜(以下「SiN膜」と記す。)とをこの順に積層してなる表面保護膜6で覆われている。領域4,5上で、表面保護膜6を開口した後、チタンとタングステンの合金層(以下「TiW層」と記す)7、Au層8、Pt層11および金と錫の合金層(以下「AuSn層」と記す)9が公知のスパッタリング装置や蒸着装置を用いて順に形成されている。なお、AuSn層9は、この上に搭載される半導体レーザチップを接合するための接合材料である。Au層8は、このサブマウント50の作製プロセスにおいてスパッタリング装置や蒸着装置を用いて基板1上にAu層8が形成された段階で、最上層(つまりAu層8)の表面を化学的に安定に保つために設けられている。TiW層7は、P+拡散領域4、N+拡散領域5と、AuSn層9との間の元素の拡散を防止するバリアメタルとして設けられている。Al層10は電気配線である。
表面保護膜6を構成するSiO2膜とSiN膜の厚さは、通常は0.1μm〜1μmの範囲内で、フォトダイオード3の光感度を高めるように最適化して設定される。この例では、SiO2膜の厚さは0.45μm、SiN膜の厚さは0.1μmに設定されている。
Al層10の厚さは、電気配線としての機能を安定して有するように通常は0.2μm〜5μmの範囲内に設定される。この例では1.1μmに設定されている。これらの設定値は、後述の他の例においても同様である。
Al層10の厚さは、電気配線としての機能を安定して有するように通常は0.2μm〜5μmの範囲内に設定される。この例では1.1μmに設定されている。これらの設定値は、後述の他の例においても同様である。
図5Aはサブマウント50の平面パターンレイアウトを示し、図5Bはサブマウント50のAuSn層9上に半導体レーザチップ90が搭載された状態を示している。なお、図5A中のA−A′線断面が図1に相当する。図5Aに示すように、サブマウント50の表面には、半導体レーザチップ90のためのカソード電極21,22と、フォトダイオード3のための電極23と、半導体レーザチップ90およびフォトダイオード3のための共通の電極34とが設けられている。
図1に示すように、このサブマウント50では、Au層8とAuSn層9との間にPt層11が介挿されている。Ptは、溶融したAuSn層9およびTiW層7とのなじみが良いという性質のほか、溶融したAuSn層9への拡散が非常に少なく、しかも、AuSn層9の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。ただし、Ptであっても、Auと比べて非常にわずかではあるが、溶融したAuSn層9への拡散が発生する。このPtの拡散の速度(および量)は、加熱温度が高く、また、AuSnの量が多いほど大きくなる。また、Ptを通してAuも拡散する。
そこで、半導体レーザチップ90の下面に設けられたAu電極層91(図6A参照。)の厚さ、Au層8の厚さ、AuSn層9の厚さおよび組成比に応じて、半導体レーザチップ90を接合するためのAuSn層9の溶融時にPt層11が残存するようにPt層11の厚さが設定されている。言い換えれば、溶融したAuSn層9(このAuSn層9に、半導体レーザチップ90の下面に設けられたAu電極層91およびAu層8が拡散する。)へPt層11からPtが拡散する量は、実質的にPt層11上のトータルのAu量に応じて定まるから、その拡散するPt量を超えるように、Pt層11の厚さが設定されている。
この例では、半導体レーザチップ90の下面に設けられたAu電極層91の厚さは約0.1μm〜5.0μmである。また、サブマウント50のTiW層7の厚さは250nm、Au層8の厚さは約750nmである。また、AuSn層9の厚さは1μm〜5μmであり、そのSn組成比は30atom%である。なお、AuSn層9の厚さについては、AuSnが溶融した状態(このAuSn層9に、半導体レーザチップ90の下面に設けられたAu電極層91およびAu層8が拡散して溶け込んだ状態)で目標とするAuSn組成比、および、サブマウント50の電極構造や層構造によって発生するAuSn層9直下の凸凹等により総合的に決定される。Pt層11の厚さは、この例では100nm〜500nmの範囲内である。
この結果、半導体レーザチップ90を接合するためのAuSn層9の溶融時にPt層11をTiW層7上に残存させることができる(TiW層7とPt層11との間にAu層8も残存する。)。Ptは溶融したAuSn層9とのなじみが良いという性質を有しているので、溶融したAuSn層9は、残存したPt層11上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップ90を押圧し、冷却してAuSnを硬化させることによって、半導体レーザチップ90の接合面全域を安定に接合できる。つまり、サブマウント50の基板表面1aのN+拡散領域5と半導体レーザチップ90の半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップ90が発生した熱を、半導体レーザチップ90から直接Si基板1へ効率良く放熱することができる。この結果、半導体レーザチップ90の寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
また、このサブマウント50では、Au層8よりも下層の構造は、従来例のもの(図11A参照)と同じにすることができる。そこで、このサブマウント50の作製プロセスにおいてスパッタリング装置や蒸着装置を用いてAu層(化学的に安定である)8が形成された段階で、Au層8まで形成された状態の基板1を大気中に一旦取り出す。その基板1を保管しておけば、生産上の必要に応じて、基板1(のAu層8)上にさらにPt層11、AuSn層9を形成してこのサブマウント(高放熱効率タイプのサブマウント)50を作製するか、または、AuSn層を形成することなくそのまま基板1を分割してAgペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、このサブマウント50は、Agペーストタイプの製品へ共用することが可能である。また、基板1上にAuSn層9まで同一装置内で連続的(大気中に取り出すことなく)に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
なお、Pt層11の厚さを厚くすれば、材料費が嵩む。このため、コストの観点を加味すると、半導体レーザチップ90を接合するためのAuSn層9の溶融時にPt層11が残存する下限近傍にPt層11の厚さを抑えるのが望ましい。
図6A中は、サブマウント50上に半導体レーザチップ90を接合するためのヒータブロック60を示している。このヒータブロック60は、公知のものであり、均熱性が良くなるように比較的高い熱伝導率をもつMo鋼からなっている。ヒータブロック60には、サブマウント50を吸着するための吸気孔61が設けられている。
接合工程を実施するときは、ヒータブロック60の温度が図示しない温度コントローラによって280℃〜400℃の範囲内に制御される。吸気孔61上にサブマウント50が載置される。そして、図示しない真空ポンプによって吸気孔61を通してサブマウント50が吸引され、保持される。この状態で、サブマウント50が280℃〜400℃の範囲内の温度に加熱される。ここで図10の相図に示すように、AuSn層9のSn組成比が30atom%程度であれば、AuSn層9は278℃で溶融する(図中のLが液相の領域を示す。)。この例では、サブマウント50に対する加熱温度が280℃以上であるから、AuSn層9を実際に溶融させることができる。また、加熱温度が400℃以下であるから、半導体レーザチップ90への熱ダメージや、溶融したAuSnがTiW層7を突き抜けるのを効果的に防止できる。加熱温度は380℃以下であるのがより好ましい。次に、図6Bに示すように、サブマウント50のAuSn層9が溶融した状態で、その上から半導体レーザチップ90を押圧して密着させる。サブマウント50を加熱する時間は0.5秒〜1.5秒である。その後、サブマウント50と半導体レーザチップ90を冷却してAuSn層9を硬化させる。これにより、サブマウント50のAuSn層9上に半導体レーザチップ90が接合される。
このようにして作製された半導体レーザ装置では、サブマウント50の基板表面1aのN+拡散領域5(図1参照)と半導体レーザチップ90の半導体材料層との間に、N+拡散領域5側から順にTiW層7、Au層8、Pt層11、AuSn層9が少なくとも存在する状態になる。
図7Aは、ホログラムレーザ装置のベース部品であるステム70に上記半導体レーザ装置(サブマウント50に半導体レーザチップ90を接合したもの)を搭載した状態を、斜め上方からみたところを示している。図7Bは、図7Aのものを真上および四つの側方から見たところを示している。これらの図に示すように、ステム70は、互いに対向する円弧状の側面71a,71bをもつ絶縁材料からなる突起部71と、突起部71の略中央に設けられた金属からなるヒートシンク部72と、ヒートシンク部72に一体に連なり突起部71の側方へ張り出した金属からなるアイレット部73,73と、リードピン部74とを備えている。半導体レーザチップ90は、図において上下方向へレーザ光を出射するように、サブマウント50とともにヒートシンク部72の鉛直面に取り付けられている。
図8の工程フローおよび図9A乃至図9Fの工程図を用いて、ホログラムレーザ装置の製造方法を説明する。図9Aに示すように、既述の接合工程によって、サブマウント50に半導体レーザチップ(LD)90を接合する(S1)。図9Bに示すように、半導体レーザチップ90をサブマウント50とともにヒートシンク部72の鉛直面に接合する(S2)。この状態は図7Aに示した状態と同じである。次に、図9Cに示すように、ヒートシンク部72上に信号検出用の受光素子91を取り付ける(S3)。次に、図9Dに示すように、ワイヤボンディングを行って各電極間をワイヤ80,81,…,83で接続する(S4)。なお、図9D〜図9Fにおいて、図の上段、下段は工程途中のものをそれぞれ上方、下方から見たところを示している。次に、図9Eに示すように、この上にキャップシール75を取り付ける(S5)。キャップシール75は、互いに対向する円弧状の側面75a,75bをもち、ステム70の突起部71に丁度嵌合するように設計されている。キャップシール75の上面には、レーザ光を通過させるための窓76が設けられている。続いて、バーンイン検査(S6)、レーザ特性検査(S7)を行った後、図9Fに示すように、キャップシール75上に、窓76を覆うようにホログラム素子92を取り付ける(S8)。この後、完成品特性検査(S9)、外観検査(S10)を行った後、光ピックアップ装置の主要部品として出荷される(S11)。
光ピックアップ装置は、上記のようにして作製されたホログラムレーザ装置を取り付けるべき金属製のハウジングと、DVDやCD(コンパクト・ディスク)などの光記録媒体を支持するホルダとを備えている(それぞれ一般的なものであるため、図示を省略する。)。ハウジングには、上記ホログラムレーザ装置のアイレット部73,73が取り付けられる。
動作時には、リードピン部74を通して半導体レーザチップ90に通電が行われる。半導体レーザチップ90が上方へ出射したレーザ光はホログラム素子92を通して光記録媒体に照射される。光記録媒体からの反射光は、ホログラム素子92を通して回折され、信号検出用の受光素子91に入射する。この受光素子91の出力がリードピン部74を通して出力され、再生信号が得られる。また、半導体レーザチップ90が下方へ出射したレーザ光は、サブマウント50に作り込まれたモニタ用のフォトダイオード3に入射する。このフォトダイオード3の出力に基づいて半導体レーザチップ90の出力が制御される。
動作時に半導体レーザチップ90が発生した熱は、半導体レーザチップ90からサブマウント50のSi基板1、ステム70のヒートシンク部72、アイレット部73,73を通して、上記ハウジングへ効率良く放熱される。この結果、半導体レーザチップ90の寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
図2は、別の実施形態のレーザ出力モニタ用受光素子内蔵サブマウント51の断面構造を示している。このサブマウント51は、図1に示したサブマウント50におけるPt層11に代えてNi層12を備えた点が異なっている。それ以外の他の構成要素は、サブマウント50のものと全く同じであり、同一の符号を付して個々の説明を省略する。
上記Ni層12の厚さは、Pt層11と同様に、半導体レーザチップ90の下面に設けられたAu電極層91の厚さ、Au層8の厚さ、AuSn層9の厚さおよび組成比に応じて、半導体レーザチップ90を接合するためのAuSn層9の溶融時にNi層12が残存するように設定されている。具体的には、Ni層12の厚さは200nm〜1000nmの範囲内である。
Niは、Ptと同様に、溶融したAuSn層9およびTiW層7とのなじみが良いという性質のほか、溶融したAuSn層9への拡散が非常に少なく、しかも、AuSn層9の溶融に用いられる通常の加熱温度では溶融しないという性質を有している。したがって、このサブマウント51は、図1に示したサブマウント50と同様の作用効果を奏する。すなわち、半導体レーザチップ90を接合するためのAuSn層9の溶融時にNi層12をTiW層7上に残存させることができる(TiW層7とNi層12との間にAu層8も残存する。)。Niは溶融したAuSn層9とのなじみが良いという性質を有しているので、溶融したAuSn層9は、残存したNi層12上で、表面張力によって粒状になることなく、平坦に広がる。したがって、その上から半導体レーザチップ90を押圧し、冷却してAuSnを硬化させることによって、半導体レーザチップ90の接合面全域を安定に接合できる。つまり、サブマウント51の基板表面1aのN+拡散領域5と半導体レーザチップ90の半導体材料との間に気泡が生じることがない。したがって、動作時に半導体レーザチップ90が発生した熱を、半導体レーザチップ90から直接Si基板1へ効率良く放熱することができる。この結果、半導体レーザチップ90の寿命の改善、半導体レーザ装置としての信頼性向上、省電力化の効果が得られる。
また、このサブマウント51では、Au層8よりも下層の構造は、従来例のもの(図11A参照)と同じにすることができる。そこで、このサブマウント51の作製プロセスにおいてスパッタリング装置や蒸着装置を用いてAu層(化学的に安定である)8が形成された段階で、Au層8まで形成された状態の基板1を大気中に一旦取り出す。その基板1を保管しておけば、生産上の必要に応じて、基板1(のAu層8)上にさらにNi層12、AuSn層9を形成してこのサブマウント(高放熱効率タイプのサブマウント)50を作製するか、または、AuSn層を形成することなくそのまま基板1を分割してAgペーストタイプ用のサブマウントを作製する、という調整が可能になる。つまり、このサブマウント51は、Agペーストタイプの製品へ共用することが可能である。また、基板1上にAuSn層9まで同一装置内で連続的(大気中に取り出すことなく)に積層するわけではないので、設備コストが高くつくことがなく、設備の制御が複雑化することもない。
なお、サブマウント51上に半導体レーザチップ90を接合して作製された半導体レーザ装置では、サブマウント51の基板表面1aのN+拡散領域5と半導体レーザチップ90の半導体材料層との間に、N+拡散領域5側から順にTiW層7、Au層8、Ni層12、AuSn層9が少なくとも存在する状態になる。この半導体レーザ装置を含むホログラムレーザ装置や光ピックアップ装置も、既述の作用効果と同じ作用効果を奏することができる。
図3は、図1のサブマウント50の変形例(全体を符号52で示す。)を示している。この変形例のサブマウント52は、基板1上に形成されたAuSn層9の直下では、Pt層11、Au層8、TiW7層、およびこのTiW層7よりも下層のAl層10、表面保護膜6が平坦に形成されている。このサブマウント52は、サブマウント50におけるのと同様の作用効果を奏することができる上、平坦な表面を有するので半導体レーザチップ90の接合面全域をさらに安定に接合できる。
また、図4は、図2のサブマウント51の変形例(全体を符号53で示す。)を示している。この変形例のサブマウント53は、基板1上に形成されたAuSn層9の直下では、Ni層12、Au層8、TiW7層、およびこのTiW層7よりも下層のAl層10、表面保護膜6が平坦に形成されている。このサブマウント53は、サブマウント51におけるのと同様の作用効果を奏することができる上、平坦な表面を有するので半導体レーザチップ90の接合面全域をさらに安定に接合できる。
1 N型Si基板
2 N−エピタキャシャル層
3 フォトダイオード
4 P+拡散領域
5 N+拡散領域
7 TiW層
8 Au層
9 AuSn層
11 Pt層
12 Ni層
50,51,52,53 レーザ光モニタ用受光素子内蔵サブマウント
90 半導体レーザチップ
2 N−エピタキャシャル層
3 フォトダイオード
4 P+拡散領域
5 N+拡散領域
7 TiW層
8 Au層
9 AuSn層
11 Pt層
12 Ni層
50,51,52,53 レーザ光モニタ用受光素子内蔵サブマウント
90 半導体レーザチップ
Claims (10)
- Siを主材料とした基板と、
上記基板表面のうち、半導体レーザチップが上方に搭載されるべき領域に不純物を拡散して形成された不純物拡散層と、
上記不純物拡散層上に順に積層されたAu層およびAuSn層と、
上記不純物拡散層と上記Au層との間に介挿され、上記不純物拡散層と上記Au層、AuSn層との間の元素の拡散を防止するTiW層と、
上記Au層と上記AuSn層との間に介挿されたPt層と
を備え、
上記Pt層の厚さは、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Pt層が残存するように設定されていることを特徴とするサブマウント。 - 請求項1に記載のサブマウントにおいて、
上記Pt層に代えてNi層を備え、
上記Ni層の厚さは、上記半導体レーザチップの下面に設けられたAu電極層の厚さ、上記Au層の厚さ、上記AuSn層の厚さおよび組成比に応じて、上記半導体レーザチップを接合するための上記AuSn層の溶融時に上記Ni層が残存するように設定されていることを特徴とするサブマウント。 - 請求項1または2に記載のサブマウントにおいて、
上記基板表面に、上記半導体レーザチップの出力をモニタする受光素子が作り込まれていることを特徴とするサブマウント。 - 請求項1に記載のサブマウントにおいて、
上記基板上に形成された上記AuSn層の直下では、上記Pt層、上記Au層、上記TiW層、およびこのTiW層よりも下層が平坦に形成されていることを特徴とするサブマウント。 - 請求項2に記載のサブマウントにおいて、
上記基板上に形成された上記AuSn層の直下では、上記Ni層、上記Au層、上記TiW層、およびこのTiW層よりも下の層が平坦に形成されていることを特徴とするサブマウント。 - 請求項1または2に記載のサブマウントに対してAu電極層を有する半導体レーザチップを接合する半導体レーザ装置の製造方法において、
上記サブマウントを280℃乃至400℃の範囲内に加熱して上記AuSn層を溶融し、
この溶融したAuSn層に半導体レーザチップのAu電極層が接するように、上記サブマウントに対して半導体レーザチップを押圧し、
その後、上記サブマウントおよび半導体レーザチップを冷却して上記AuSn層を硬化させることを特徴とする半導体レーザ装置の製造方法。 - Siを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にTiW層、Au層、Pt層、AuSn層が少なくとも存在することを特徴とする半導体レーザ装置。 - Siを主材料とした基板を有するサブマウントとこのサブマウント上に搭載された半導体レーザチップとを備えた半導体レーザ装置において、
上記サブマウントの基板表面のうち、半導体レーザチップが上方に搭載された領域に不純物を拡散して不純物拡散層が形成され、
上記基板表面の上記不純物拡散層と上記半導体レーザチップの半導体材料層との間に、上記不純物拡散層側から順にTiW層、Au層、Ni層、AuSn層が少なくとも存在することを特徴とする半導体レーザ装置。 - 金属からなるヒートシンク部に取り付けられた請求項7または8に記載の半導体レーザ装置と、
上記半導体レーザチップが出射したレーザ光を通過または回折するホログラム素子と、
上記光記録媒体から上記ホログラム素子を通して戻った光を受けて信号に変換する受光素子と、
を一体に備えたことを特徴とするホログラムレーザ装置。 - 請求項9に記載のホログラムレーザ装置と、
上記ホログラムレーザ装置の半導体レーザチップからレーザ光が照射されるように光記録媒体を支持するホルダと
を備えたことを特徴とする光ピックアップ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274271A JP2008098194A (ja) | 2006-10-05 | 2006-10-05 | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
US11/866,066 US20080084808A1 (en) | 2006-10-05 | 2007-10-02 | Submount, semiconductor laser device, manufacturing method therefor, hologram laser device and optical pickup device |
CNA200710306151XA CN101188343A (zh) | 2006-10-05 | 2007-10-08 | 辅助座、半导体激光装置及其制造方法、全息激光装置以及光拾取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274271A JP2008098194A (ja) | 2006-10-05 | 2006-10-05 | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098194A true JP2008098194A (ja) | 2008-04-24 |
Family
ID=39274858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006274271A Pending JP2008098194A (ja) | 2006-10-05 | 2006-10-05 | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080084808A1 (ja) |
JP (1) | JP2008098194A (ja) |
CN (1) | CN101188343A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020524406A (ja) * | 2017-06-19 | 2020-08-13 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | ハイブリッド半導体レーザー部品及びそのような部品の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2302981B1 (en) * | 2008-06-17 | 2013-05-15 | Hitachi Ltd. | Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element |
CN106558831B (zh) * | 2015-09-30 | 2023-04-07 | 西安炬光科技股份有限公司 | 一种用于半导体激光器的金属键合方法及其半导体激光器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4299524B2 (ja) * | 2001-11-27 | 2009-07-22 | シャープ株式会社 | 半導体レーザ装置およびその製造方法 |
JP3882712B2 (ja) * | 2002-08-09 | 2007-02-21 | 住友電気工業株式会社 | サブマウントおよび半導体装置 |
JP4180355B2 (ja) * | 2002-11-18 | 2008-11-12 | シャープ株式会社 | ホトマスクを用いたホログラム素子製造方法およびホログラム素子 |
-
2006
- 2006-10-05 JP JP2006274271A patent/JP2008098194A/ja active Pending
-
2007
- 2007-10-02 US US11/866,066 patent/US20080084808A1/en not_active Abandoned
- 2007-10-08 CN CNA200710306151XA patent/CN101188343A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020524406A (ja) * | 2017-06-19 | 2020-08-13 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | ハイブリッド半導体レーザー部品及びそのような部品の製造方法 |
JP7225130B2 (ja) | 2017-06-19 | 2023-02-20 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | ハイブリッド半導体レーザー部品及びそのような部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080084808A1 (en) | 2008-04-10 |
CN101188343A (zh) | 2008-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW541772B (en) | Mounting method for optical device and optical head equipment | |
TWI462236B (zh) | 副載置片及其製造方法 | |
JP2006287226A (ja) | はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法 | |
JP2012038819A (ja) | 半導体レーザ装置および光装置 | |
JP2014529199A (ja) | サブマウント上にvcselチップを組立てる方法 | |
TWI260080B (en) | Method to fix a semiconductor-chip in a plastic-housing body, opto-electronic semiconductor-component and its production method | |
TW201140971A (en) | Semiconductor laser device and manufacturing method thereof | |
WO2014042214A1 (ja) | レーザダイオード用ペルチェモジュール | |
JP2012089578A (ja) | 半導体レーザ装置の製造方法、半導体レーザ装置および光装置 | |
JP2008098194A (ja) | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 | |
JP2010226078A (ja) | 発光装置およびその製造方法 | |
JP2001223425A (ja) | 半導体レーザ装置及びその製造方法及びそれを用いた光ピックアップ | |
JP4952000B2 (ja) | 光装置およびその製造方法、並びに光機器 | |
JP2006332435A (ja) | サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置 | |
JP2007243195A (ja) | 集積フォトダイオードを有するレーザ組立体 | |
JP2006191052A (ja) | 金属カラムを利用した発光素子のフリップチップボンディング構造体 | |
JP5338029B2 (ja) | 半導体レーザ素子、半導体レーザ装置及びその製造方法 | |
CN112438000B (zh) | 半导体发光装置及半导体发光装置的制造方法 | |
JP2007134744A (ja) | サブマウントおよび半導体装置 | |
US20070104237A1 (en) | Semiconductor laser apparatus and semiconductor laser device | |
JP2002335032A (ja) | 光学装置およびその製造方法 | |
JP7271243B2 (ja) | レーザ装置及びそれに用いる蓋体 | |
JP2008147556A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2008053483A (ja) | 2波長半導体レーザ装置及びその製造方法 | |
FR3124888A1 (fr) | Boîtier de circuit integre |