JP4014867B2 - ヒートシンクサブマウント及びその製造方法 - Google Patents

ヒートシンクサブマウント及びその製造方法 Download PDF

Info

Publication number
JP4014867B2
JP4014867B2 JP2001391480A JP2001391480A JP4014867B2 JP 4014867 B2 JP4014867 B2 JP 4014867B2 JP 2001391480 A JP2001391480 A JP 2001391480A JP 2001391480 A JP2001391480 A JP 2001391480A JP 4014867 B2 JP4014867 B2 JP 4014867B2
Authority
JP
Japan
Prior art keywords
heat sink
metal film
film
submount
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001391480A
Other languages
English (en)
Other versions
JP2003198024A (ja
Inventor
貢利 日笠
光一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2001391480A priority Critical patent/JP4014867B2/ja
Publication of JP2003198024A publication Critical patent/JP2003198024A/ja
Application granted granted Critical
Publication of JP4014867B2 publication Critical patent/JP4014867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、新規なヒートシンクサブマウントに関するものである。詳しくは、表面粗さを調整した溶着金属膜を有し、光半導体素子チップの実装を極めて容易にしたヒートシンクサブマウントに関するものである。
【0002】
【従来の技術】
ヒートシンクサブマウントは光半導体素子とヒートシンク(銅等の金属製ブロック)の間に位置する熱伝導性電気絶縁基板であり、光半導体素子から発生される熱をヒートシンク側へ効率良く伝達できる性能を持つものである。かかるヒートシンクサブマウントはLD素子の放熱素材として広く用いられている。
【0003】
上記ヒートシンクサブマウントは熱伝導性電気絶縁材料よりなる基体の表面にメタライズ膜よりなる部分的なメタライズパターンを一つ以上形成し、前記メタライズパターンの一つまたは複数個のパターン上の素子を実装する箇所に溶着金属膜を形成したものが広く知られている。上記溶着金属膜は複数の金属を同時に真空蒸着する方法(以下2元同時蒸着法という)で形成させた平滑な表面を有する膜の形成が知られている。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の2元同時蒸着法による溶着金属膜を形成したヒートシンクサブマウントは、溶着金属膜の表面状態が平滑であるため素子を実装する際に、素子が滑りやすく所定の位置に実装しづらいという問題がある。また、溶着金属膜とその下部に位置するメタライズ膜等の色彩が同じである場合においては溶着金属膜の位置が認識しづらく実装が困難となる場合がある。
【0005】
従って、本発明の目的は、溶着金属膜の上に素子を実装する際に素子の滑り易さや素子の実装位置の認識しづらさを解消したヒートシンクサブマウントを提供することにある。
【0006】
【課題を解決するための手段】
本発明者等は、上記課題を解決すべく鋭意研究を行ってきた。その結果、溶着金属膜の表面粗さを特定の範囲に調節することにより、上記課題を全て解決できることを見出し、本発明を完成するに至った。
【0007】
即ち、本発明は、熱伝導性電気絶縁材料よりなる基体表面にメタライズ膜を介して、厚み1〜10μmの溶着金属膜がパターン形成されたヒートシンクサブマウントにおいて、該溶着金属膜の表面粗さがRa0.05μm以上であることを特徴とするヒートシンクサブマウントである。
【0008】
また、本発明は上記ヒートシンクサブマウントを製造する有利な製造方法をも提供する。
【0009】
【発明の実施の形態】
図1は、本発明におけるヒートシンクサブマウントの代表的な構成を示す概略図である。本発明においてヒートシンクサブマウントは公知の構造が特に制限なく採用される。例えば図1に示すように、熱伝導性電気絶縁基板1にメタライズ膜2、2’を介して溶着金属膜3を設けることにより構成される。
【0010】
上記熱伝導性電気絶縁基板の材質は、特に制限されない。ダイヤモンド、窒化アルミニウム、アルミナ、窒化珪素、ジルコニア等のセラミックスであるが、セラミックスが一般的である。その中で、窒化アルミニウムは熱伝導率が高いために半導体レーザー素子等の素子から発生する熱を効率よくヒートシンクへ逃がすと共に素子の代表的な素材であるSiと熱膨張係数が近い等のため好適な部材である。
【0011】
本発明において絶縁基板1の片面もしくは両面に形成されるメタライズ膜2、2’の材質は、導電性を有するものなら特に限定されないが、通常金属である。該金属としては公知の金属が特に制限されない。またメタライズ膜は、一種の金属よりなる単層であっても良いし、二種類以上の金属の層、たとえば接着層、拡散防止層、導体層、場合によっては、更に拡散層などの多層の金属層とすることもできる。更に、メタライズ膜2、2’の厚みは、一般に0.01〜10μmである。上記メタライズ膜の形成方法の代表的なものとしては、スパッタリング法、真空蒸着法がある。
【0012】
本発明において、上記メタライズ膜2上には素子を実装するために溶着金属膜3が形成される。上記溶着金属膜としては一般的に鉛・すず系ハンダ、金・すず系ハンダ、金・シリコン系ハンダ、金・ゲルマニウム系ハンダ等の合金よりなる少なくとも一種類のハンダ膜が使用される。また、溶着金属膜の厚みは、一般に1〜10μmである。上記、溶着金属膜の形成方法としては一般的に真空蒸着法が適用される。
【0013】
上記ヒートシンクサブマウントへの素子の実装は、溶着金属膜を加熱溶融した状態にて行われる。
【0014】
本発明の特徴は上記ヒートシンクサブマウントにおいて、溶融金属膜3の表面粗さが、Ra0.05μm以上に調整されることにある。すなわち上記範囲外、すなわち、Raが0.05μm未満の表面粗さを有する溶着金属膜上に素子を実装する場合には、素子が滑りやすく所定の位置に実装しづらいという問題が発生する。また、溶着金属膜とその下部に位置するメタライズ膜等の色彩が同じである場合においては溶着金属膜の位置が認識しづらく実装が困難となる。他方、表面粗さの上限は、特に限定されないが、必要以上に大きくすると素子を置いた場合に不安定となり、場合によっては、実装される素子と溶着金属膜との密着性が低下する問題も生ずるので、一般にRa1.2μmを越える表面粗さとすることは好ましくない場合も生ずる。したがって、該溶着金属膜の表面粗さの好ましい範囲としてはRa0.05〜1.2μmの範囲である。なお、本発明において、表面粗さの測定は東京精密製サーフコムS50A(測定端子5μmR、90°円錐ダイヤモンド)により測定した値による。
【0015】
本発明において、溶着金属膜の表面粗さを上記範囲に調整する方法は特に制限されない。例えば、熱伝導性電気絶縁材料1の表面に、溶着金属膜を構成する複数の金属を同時に蒸着して溶着金属膜の主層を形成した後、該主層の表面に、溶着金属膜を構成する金属成分のうち一種のみの層(以下単層という)を形成させることによって得られる。好ましくは、図2に示すように、溶着金属膜を構成する複数の金属種を、それぞれ個々の金属の単層膜5、6に示す如く複数層、蒸着などによって、主層4上に順次形成させることにより、各蒸着金属粒子の大きさの違いによる作用で表面を粗くする方法が好適な方法として挙げられる。
【0016】
そこで、本発明は、表面にメタライズ膜を有する熱伝導性電気絶縁材料のメタライズ膜面に複数の溶着金属形成用金属を同時に蒸着し、該金属の合金よりなる溶着金属膜の主層を形成させ、次いで該主層上に、主層を構成する金属の内一種の金属層を形成させることを特徴とする、表面粗さがRa0.05μm以上、好ましくは、Ra0.05〜1.2μmの溶融金属膜を有するヒートシンクサブマウントの製造方法をも提供する。
【0017】
この方法において、単層膜の厚みは、厚すぎると主層より融点が上昇し、また、薄すぎると表面を粗くする効果が乏しくなるため、一般に、0.05〜5μmの範囲で、目的とする粗さが得られる厚みを選択して形成することが好ましい。ここで、複数の単層膜を形成させる場合、その順序は、如何なる順であってもよいが、低融点の金属よりなる単層膜を主層側に形成させることが好ましい。
【0018】
その他の、本発明の表面粗さを有する溶着金属膜の形成方法としては、溶着金属膜のパターニングを行う方法として知られているフォトレジスト法を用いて、溶着金属膜形成後、レジストを溶解する前に溶着金属膜の表面をドライエッチングするなどの方法が挙げられる。
【0019】
【実施例】
以下に、本発明を具体的に説明するために実施例を示すが、本発明はこれらの実施例に限定されるものではない。
【0020】
得られたヒートシンクサブマウントの溶着金属膜の表面粗さ測定は東京精密製サーフコムS50A装置を使用して測定した。
【0021】
また得られたサブマウントの評価方法は下記の方法にしたがって行った。
【0022】
1)素子実装時の滑り易さ:トーソク(株)社製実装装置(DB−300SW)を用いて、ヒートシンクサブマウントをホットプレート上に置き、溶着金属膜の融点より高めに加熱した後、素子を該溶着金属膜上に実装した際、所定位置とのずれ量X(Xは100回の測定値の平均とした)を観察した。このずれ量Xが<0.5μmの場合を良、X>=0.5μmの場合を否として判定した。
【0023】
2)素子実装時の溶着金属膜の認識し易さ:実体顕微鏡にてヒートシンクサブマウントの表面を10名の試験者が観察し、全員が溶着金属膜のパターンを認識できた場合を良、1人でも認識できなければ否として判定した。
【0024】
3)素子実装時の溶着金属膜の接着強度:測定部;今田製作所製SH−2013M、測定値表示;イマダ DPS−20を用い、素子を溶着金属膜に接着後、シェア強度測定試験を行い、強度9.8MPa以上であれば良、9.8MPa未満であれば否として判定した。
【0025】
実施例1
表裏両面を表面粗さRa:0.03μmに加工した2インチ角、厚み0.35mmの窒化アルミニウム基板の表裏両面にメタライズ膜(第1層/第2層/第3層=Ti:0.1μm/Pt:2μm/Au:3μm)をスパッタリング法により形成した後、表面にAuSn(Au=80wt%)ハンダ(厚み3μm)を金属マスクを用いた真空蒸着法によりパターン形成した。次いで、上記AuSn表面上にSnのみを単独で厚み0.1μm(成膜時間20min)になるよう真空蒸着し、その上面にAuのみを単独で厚み0.1μm(成膜時間20min)になるよう真空蒸着することで表面粗さRa0.1μmになるよう調整した。次いで膜形成が完了した基板を長さ1mm、幅1mmにダイシングカットした。
【0026】
得られたヒートシンクサブマウントへの素子の実装評価結果は滑り易さ:良、認識し易さ:良、接着強度:良(15.0MPa)であった。
【0027】
実施例2
表裏両面を表面粗さRa:0.03μmに加工した2インチ角、厚み0.35mmの窒化アルミニウム基板の表裏両面にメタライズ膜(第1層/第2層/第3層=Ti:0.1μm/Pt:2μm/Au:3μm)をスパッタリング法により形成した後、表面にAuSn(Au=80wt%)ハンダ(厚み3μm)を金属マスクを用いた真空蒸着法によりパターン形成した。次いで、上記AuSn表面上にSnのみを単独で厚み0.1μm(成膜時間10min)になるよう真空蒸着し、その上面にAuのみを単独で厚み0.1μm(成膜時間10min)になるよう真空蒸着することで表面粗さRa0.3μmになるよう調整した。次いで膜形成が完了した基板を長さ1mm、幅1mmにダイシングカットした。
【0028】
得られたヒートシンクサブマウントへの素子の実装評価結果は滑り易さ:良、認識し易さ:良、接着強度:良(12.5MPa)であった。
【0029】
比較例1
表裏両面を表面粗さRa:0.03μmに加工した2インチ角、厚み0.35mmの窒化アルミニウム基板の表裏両面にメタライズ膜(第1層/第2層/第3層=Ti:0.1μm/Pt:2μm/Au:3μm)をスパッタリング法により形成した後、表面にAuSn(Au=80wt%)ハンダ(厚み3μm)を金属マスクを用いた真空蒸着法によりパターン形成した。この時のAuSn膜の表面粗さはRa0.04μmであった。次いで単層膜を形成せずに、得られた基板を長さ1mm、幅1mmにダイシングカットした。
【0030】
得られたヒートシンクサブマウントへの素子の実装評価結果は滑り易さ:否、認識し易さ:否、接着強度:良(11.2MPa)であった。
【0031】
実施例3
表裏両面を表面粗さRa:0.03μmに加工した2インチ角、厚み0.35mmの窒化アルミニウム基板の表裏両面にメタライズ膜(第1層/第2層/第3層=Ti:0.1μm/Pt:2μm/Au:3μm)をスパッタリング法により形成した後、表面にAuSn(Au=80wt%)ハンダ(厚み3μm)を金属マスクを用いた真空蒸着法によりパターン形成した。次いで、上記AuSn表面上にSnのみを単独で厚み0.1μm(成膜時間5min)になるよう真空蒸着し、その上面にAuのみを単独で厚み0.1μm(成膜時間5min)になるよう真空蒸着した。この時の表面粗さはRa1.5μmであった。次いで膜形成が完了した基板を長さ1mm、幅1mmにダイシングカットした。
【0032】
得られたヒートシンクサブマウントへの素子の実装評価結果は滑り易さ:良、認識し易さ:良、接着強度:良(9.9MPa)であった。
【0033】
【発明の効果】
以上の説明より理解されるように、本発明における溶着金属膜の表面粗さを調整したヒートシンクサブマウントでは溶着金属膜の上に素子の実装の際において素子の滑りやすさや光半導体素子の実装位置の認識しづらさを解消することができる。
【0034】
また、表面粗さを調節した溶着金属膜は複数の金属を同時に真空蒸着した後、各金属を単層膜形成することにより得ることができる。
【図面の簡単な説明】
【図1】本発明における一般的なヒートシンクサブマウントの断面図
【図2】本発明における代表的なヒートシンクサブマウントの断面図
【符号の説明】
1 熱伝導性電気絶縁基板
2、2’ メタライズ膜
3 溶着金属膜
4 主層
5 単層膜
6 単層膜

Claims (2)

  1. 熱伝導性電気絶縁材料よりなる基体表面にメタライズ膜を介して、厚み1〜10μmの溶着金属膜がパターン形成されたヒートシンクサブマウントにおいて、該溶着金属膜の表面粗さがRa0.05μm以上であることを特徴とするヒートシンクサブマウント。
  2. 溶着金属膜が真空蒸着法により形成され、該溶着金属は、金・すず系はんだ合金よりなる主層と該主層の表面に少なくともすずよりなる層を有することを特徴とする請求項1記載のヒートシンクサブマウント。
JP2001391480A 2001-12-25 2001-12-25 ヒートシンクサブマウント及びその製造方法 Expired - Fee Related JP4014867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001391480A JP4014867B2 (ja) 2001-12-25 2001-12-25 ヒートシンクサブマウント及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001391480A JP4014867B2 (ja) 2001-12-25 2001-12-25 ヒートシンクサブマウント及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003198024A JP2003198024A (ja) 2003-07-11
JP4014867B2 true JP4014867B2 (ja) 2007-11-28

Family

ID=27599060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391480A Expired - Fee Related JP4014867B2 (ja) 2001-12-25 2001-12-25 ヒートシンクサブマウント及びその製造方法

Country Status (1)

Country Link
JP (1) JP4014867B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251142A (ja) * 2006-02-14 2007-09-27 Dowa Electronics Materials Co Ltd 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法
JP5333817B2 (ja) * 2008-03-31 2013-11-06 株式会社野毛電気工業 被検体欠陥部等の赤外線検査方法
KR20140002014U (ko) * 2011-06-17 2014-04-04 아이피지 포토닉스 코포레이션 반도체 장치를 위한 서브 마운트를 구비한 반도체 유닛

Also Published As

Publication number Publication date
JP2003198024A (ja) 2003-07-11

Similar Documents

Publication Publication Date Title
KR100957669B1 (ko) 서브 마운트 및 반도체 장치
KR100940164B1 (ko) 서브마운트 및 반도체 장치
JP3882712B2 (ja) サブマウントおよび半導体装置
TWI436436B (zh) 金屬-陶瓷複合基板及其製造方法
US4996116A (en) Enhanced direct bond structure
TW583722B (en) Circuit board and method for manufacturing same
JPS632332A (ja) ダイボンデイングプロセス
JP2007528601A (ja) 信頼性が高く、費用効果があり、熱的に強いAuSnダイ取付け技術
KR100825354B1 (ko) 소자 접합용 기판, 소자 접합 기판 및 그 제조 방법
TW554417B (en) Circuit board, method for manufacturing same, and high-output module
JP2022169595A (ja) 電子素子搭載用基板および電子装置
JP4014867B2 (ja) ヒートシンクサブマウント及びその製造方法
JP4605883B2 (ja) 配線基板
WO2004107438A1 (ja) サブマウントおよびそれを用いた半導体装置
JP4409041B2 (ja) サブマウント材
JP2007134744A (ja) サブマウントおよび半導体装置
JP4363761B2 (ja) 配線基板
JP7034266B2 (ja) レーザダイオードなどの構成要素をヒートシンクに接合するためのアダプタ要素、レーザダイオード、ヒートシンクおよびアダプタ要素を含むシステム、およびアダプタ要素の製造方法
JP3089756B2 (ja) 静電チャック
US5989637A (en) Method for preventing facet coating overspray
JP2003318475A (ja) 光半導体素子のマウント構造
JP2006066739A (ja) サブマウントおよびその製造方法
JP2002252316A (ja) 配線基板
JP2001127370A (ja) 半導体素子搭載用サブマウント
CN118099927A (zh) 一种金刚石芯片及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees