JP2004200499A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2004200499A
JP2004200499A JP2002368652A JP2002368652A JP2004200499A JP 2004200499 A JP2004200499 A JP 2004200499A JP 2002368652 A JP2002368652 A JP 2002368652A JP 2002368652 A JP2002368652 A JP 2002368652A JP 2004200499 A JP2004200499 A JP 2004200499A
Authority
JP
Japan
Prior art keywords
conductor layer
substrate
layer
optical semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002368652A
Other languages
English (en)
Inventor
Yuji Suwawaki
裕二 諏訪脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002368652A priority Critical patent/JP2004200499A/ja
Publication of JP2004200499A publication Critical patent/JP2004200499A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Die Bonding (AREA)

Abstract

【課題】熱的負荷により光半導体素子が誤動作することのない、高い放熱性を有する信頼性の高い配線基板を提供すること。
【解決手段】配線基板は、炭化シリコンから成る基板2の上側主面に、光半導体素子が搭載される第一の導体層3が形成されているとともに、第一の導体層3に隣接して、光半導体素子の上面に形成された電極とボンディングワイヤを介して電気的に接続される第二の導体層4が基板2との間に絶縁層6を介して形成されており、基板2の下側主面の略全面に外部接続用の第三の導体層7が形成されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、光通信分野等で用いられ、半導体レーザ(LD)、フォトダイオード(PD)等の光半導体素子を搭載するサブマウント等として用いられる配線基板に関する。
【0002】
【従来の技術】
従来、LD,PD等の光半導体素子は、サブマウントと呼ばれる配線基板を介して放熱用金属ブロックや光半導体素子収納用パッケージ等に搭載される。この配線基板は、CD(コンパクトディスク),DVD(ディジタルビデオディスク),LBP(レーザビームプリンタ),DVDカーナビゲーション,DVD−RAM/RW,DVD−ROMなどの光ピックアップ用の部品、光通信用の光モジュ−ルの部品として幅広く使用されている。最近、CD,DVD等の高密度記録、LD等の短波長化および高出力化、光通信装置等の高速化に伴い、熱伝導率が200W/m・K以上の熱放散性の高い基板材料が益々要求されている。
【0003】
そして、光半導体素子を搭載して光半導体素子収納用パッケージに収納される配線基板の断面図を図2に示す。図2において、11は配線基板、12は半導体材料である炭化シリコン(SiC:シリコンカーバイト),Si,Ge等から成る基板、15は光半導体素子を配線基板11に接合するためのAu−Sn合金,Pb−Sn合金等から成るロウ材層、16は酸化シリコン(SiO)から成る絶縁層、17は基板12の両主面に絶縁層16を介して形成された導体層、17aはチタン(Ti)等から成る密着金属層、17bは白金(Pt)等から成る拡散防止層、17cは金(Au)等から成る主導体層である。
【0004】
基板12としては、光半導体素子が発生する熱を効率的に放熱させて光半導体素子に熱的なダメージが発生するのを回避するために、熱伝導性の高いSiCが好適に使用される。絶縁層16は、導電性材料である基板12に対する導体層17の絶縁を確保するためのものであり、厚さ0.5μm程度のSiO層から成る。この絶縁層16は、O雰囲気中でSiCを焼成して形成するか、蒸着法、スパッタリング法でSiO層を被着することによって形成される。絶縁層16上には、密着金属層17a、拡散防止層17b、主導体層17cから成る3層構造の導体層17が形成される。ロウ材層15は、光半導体素子が熱衝撃破壊されないように、融点が400°以下である低融点ロウ材であるPb−Sn合金,Au−Sn合金等から成る。
【0005】
上記従来の配線基板11においては、基板12の両主面に絶縁層16を形成し、10Ω以上の絶縁性を確保した状態で、導体層17およびろう材層15を順次積層していた。
【0006】
また、他の従来例として、Si,Ge等の半導体材料から成るサブマウント基体の上側主面全面にのみ絶縁層を形成し、下側主面には絶縁層を形成しないようにすることにより、絶縁性を確保するとともに放熱効果が良くなるようにしているものが提案されている(特許文献1参照)。
【0007】
【特許文献1】
特開平4−283948号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来の配線基板11においては、作動時に発熱する光半導体素子の直下に、熱伝導率が1〜2W/m・Kで放熱性が良好でないSiOから成る絶縁層16が存在することにより、熱放散の効率が著しく低下し、光半導体素子に不要な熱的負荷が加わり、光半導体素子に熱破壊が生じてしまうという問題点があった。
【0009】
また、熱放散性の劣化により、光半導体素子の発光特性等の動作特性が低下して光半導体素子が誤動作し、光半導体素子の信頼性が低下するという問題点があった。
【0010】
さらに、特許文献1に記載されたものでは、Si,Ge等から成るサブマウント基体の上側主面全面にのみ絶縁層を形成しているが、光半導体素子で発生した熱は熱伝導率が1〜2W/m・Kである絶縁層を介して高熱伝導率のサブマウント基板に熱が伝達されるため、十分な放熱特性が得られないという問題点があった。
【0011】
従って、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、熱的負荷により光半導体素子が誤動作することのない、高い放熱性を有する信頼性の高い配線基板を提供することにある。
【0012】
【課題を解決するための手段】
本発明の配線基板は、炭化シリコンから成る基板の上側主面に、光半導体素子が搭載される第一の導体層が形成されているとともに、該第一の導体層に隣接して、前記光半導体素子の上面に形成された電極とボンディングワイヤを介して電気的に接続される第二の導体層が前記基板との間に絶縁層を介して形成されており、前記基板の下側主面の略全面に外部接続用の第三の導体層が形成されていることを特徴とする。
【0013】
本発明の配線基板は、炭化シリコンから成る基板の上側主面に、光半導体素子が搭載される第一の導体層が形成されているとともに、第一の導体層に隣接して、光半導体素子の上面に形成された電極とボンディングワイヤを介して電気的に接続される第二の導体層が基板との間に絶縁層を介して形成されており、基板の下側主面の略全面に外部接続用の第三の導体層が形成されていることから、第一の導体層は絶縁層を介することなく基板に直接形成されているため、光半導体素子で発生した熱は熱伝導性が高い基板に効率良く伝熱されて放熱される。その結果、光半導体素子は熱衝撃破壊等が発生することなく、安定した発光特性や受光特性を有するものとなる。
【0014】
即ち、第二の導体層は高周波信号等の電気信号が伝送される導体層であるため、半導体から成る基板との絶縁性を確保して電気信号の信号波形等が乱れたり伝送性が劣化するのを防ぐ必要があるのに対して、第一の導体層は光半導体素子を搭載するための導体層であるため、基板との絶縁性を確保せずともよいことから、第一の導体層は基板に直接形成することができる。
【0015】
本発明の配線基板において、好ましくは、前記第一の導体層上の前記光半導体素子が搭載される部位にロウ材層が形成されていることを特徴とする。
【0016】
本発明の配線基板は、第一の導体層上の光半導体素子が搭載される部位にロウ材層が形成されていることから、光半導体素子を第一の導体層上に接合する際にロウ材のプリフォームを配置する必要がなくなり、高い生産性で配線基板を作製することができる。また、配線基板を母基板から多数個取りで作製する場合には、多数の第一の導体層上にロウ材層をスパッタリング法や蒸着法で一度に形成することができ、より高い生産性で配線基板を作製することができる。
【0017】
【発明の実施の形態】
本発明の配線基板について以下に詳細に説明する。図1(a)は本発明の配線基板について実施の形態の一例を示す平面図、(b)は(a)のA−A’線における断面図である。同図において、1は配線基板、2はSiCから成る基板、3は光半導体素子が搭載される第一の導体層、3a,4a,7aは密着金属層、3b,4b,7bは拡散防止層、3c,4c,7cは主導体層、4は光半導体素子の上面の電極がボンディングワイヤを介して電気的に接続される第二の導体層、5は光半導体素子を配線基板1に接合するためのAu−Sn合金,Pb−Sn合金等から成るロウ材層、6は絶縁層、7は基板2の下側主面に形成された、外部電気回路基板やパッケージ等の導体層等に接続される外部接続用の第三の導体層である。
【0018】
本発明の配線基板は、炭化シリコンから成る基板2の上側主面に、光半導体素子が搭載される第一の導体層3が形成されているとともに、第一の導体層3に隣接して、光半導体素子の上面に形成された電極とボンディングワイヤを介して電気的に接続される第二の導体層4が基板2の上側主面との間に絶縁層6を介して形成されており、基板2の下側主面の略全面に外部接続用の第三の導体層7が形成されている。
【0019】
本発明の基板2は、光半導体素子が発生する熱を効率的に放熱して光半導体素子に熱衝撃破壊等が発生するのを回避するために、熱伝導率が240W/m・K以上と極めて高いため熱伝導性に優れ、熱膨張係数がGaN(窒化ガリウム)に近いSiCから成る。SiCから基板2は、化学気相成長法により反応性の高いガスを黒鉛(カーボン)の基板上に流してSiC膜を成長させ、所望の厚み以上に形成されたSiC膜から高温で熱処理して黒鉛の基板を剥離することにより作製される。SiCから成る基板2は半導体材料であることから、電気抵抗が10Ω程度と絶縁性が不十分なため、絶縁層6を形成して絶縁性を確保する必要がある。
【0020】
第一の導体層3、第二の導体層4および第三の導体層7は、それぞれ密着金属層3a,4a,7a、拡散防止層3b,4b,7b、主導体層3c,4c,7cが順次積層された3層構造の金属層からなり、蒸着法、スパッタリング法等で成膜して形成される。密着金属層3a,4a,7aは、基板2および絶縁層6との密着性の点で、Ti,Cr,Ta,Nb,Ni−Cr合金,TaN等の少なくとも1種より成るのが良い。この密着金属層3a,4a,7aの厚さは0.01〜0.2μm程度が良い。0.01μm未満では強固に密着することが困難となり、0.2μmを超えると成膜時の内部応力によって剥離が生じ易くなる。
【0021】
拡散防止層3b,4b,7bは、密着金属層3a,4a,7aと主導体層3c,4c,7cとの相互拡散を防ぐうえで、Pt,Pd,Rh,Ni,Ni−Cr合金,Ti−W合金等の少なくとも1種より成るのが良い。拡散防止層3b,4b,7bの厚さは0.05〜1μm程度が良く、0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる。1μmを超えると、成膜時の内部応力により剥離が生じ易くなる。
【0022】
さらに主導体層3c,4c,7cは電気抵抗の小さいAu,Cu,Ni,Ag等より成るのが良く、その厚さは0.1〜5μm程度が良い。0.1μm未満では、電気抵抗が大きくなる傾向があり、5μmを超えると、成膜時の内部応力により剥離を生じ易くなる。また、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。Cuは酸化し易いので、その上にNiおよびAuから成る保護層をメッキ法等で被着するのが良い。
【0023】
第一の導体層3上の光半導体素子が搭載される部位には、光半導体素子を固定するための低融点ロウ材から成るロウ材層5をスパッタリング法、蒸着法等により所定の厚みに被着させるのが好ましい。これにより、光半導体素子を第一の導体層3上に接着固定する際にロウ材のプリフォームを配置する手間を省くことができる。
【0024】
ロウ材層5としては、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、Pb−Sn合金(融点約183℃)、Au−Sn合金(融点約280℃)、In−Pb合金(融点約172℃)、In(融点約157℃)等が好ましい。これらは融点が400℃以下であるため、接着温度を低くすることができる。その結果、光半導体素子が熱衝撃破壊されることがないという利点がある。また、組立工程において低温接着ができることにより、昇温時間および冷却時間を短くすることができ、生産コストを低くすることができる。
【0025】
第一の導体層3上にスパッタリング法、蒸着法等により被着されるロウ材層5の厚みは0.5〜5μm程度が良い。0.5μm未満では、光半導体素子を強固に接合することが困難となる。5μmを超えると、ロウ材層5の成膜時の内部応力により、ロウ材層5に剥離が生じ易くなる。また、例えばロウ材層5がAu−Sn合金から成る場合、ロウ材層5を構成するAuは貴金属で高価であることから、なるべく薄く形成してコストを抑えることがよい。
【0026】
また、ロウ材層5の上面に厚さ0.1μm程度のAu層を被着して、ロウ材層5の表面酸化を防ぐようにしてもよい。
【0027】
さらに、ロウ材層5と第一の導体層3との間にPt,Pd,Ti等から成る拡散防止層を形成しても良い。これにより、ロウ材層5の第一の導体層3への拡散を防止し、光半導体素子を強固に接合することができる。
【0028】
また、ロウ材層5は、第一の導体層3上で第二の導体層4と反対側に形成されているのがよい。この場合、ロウ材層5が加熱溶融された際に、第二の導体層4側に流れて第二の導体層4に接触して短絡するのを防ぐことができる。また、第一の導体層3上で絶縁層6が存在する第二の導体層4から離して光半導体素子を搭載することができるため、光半導体素子の熱を絶縁層6の存在しない基体2の上側主面から基体2内部へ効果的に放熱させることができる。
【0029】
本発明の絶縁層6は、厚さ0.5μm程度のSiO等からなり、SiC層をO雰囲気中で焼成して形成するか、またはSiO層等を蒸着法、スパッタリング法で成膜して形成される。この絶縁層6は、SiOの他にポリイミド等から成っていてもよい。
【0030】
絶縁層5の厚みは0.2〜0.8μmが良い。0.2μm未満では、絶縁性を確保することが困難に成り、0.8μmを超えると、基板2の熱膨張係数(4×10−6〜5×10−6/℃)と絶縁層6の熱膨張係数(SiOの場合0.5×10−6〜0.6×10−6/℃)との差により、Au−Sn等のロウ材(融点約280℃)で光半導体素子を搭載した際、応力で基板2と絶縁層6との間で剥離を生じ易くなる。
【0031】
基板2の上側主面と第二の導体層4との間に形成される絶縁層6は、第二の導体層4の直下全面に形成されるが、第二の導体層4および絶縁層6の形成時の寸法ばらつき、アライメント(位置合わせ)ばらつきを考慮し、絶縁層6が全周にわたって第二の導体層4よりも50μm程度以上の幅で大きいほうが好ましい。50μmより小さくなると、第一の導体層3と第二の導体層4とが近接することとなり、それらの間の絶縁性を確保するのが困難になる。
【0032】
基板2の下側主面と第三の導体層7との間に形成される絶縁層6は、第三の導体層7の直上全面に形成される。これにより、第一の導体層3と第三の導体層7との絶縁性を十分に確保することができる。
【0033】
第一の導体層3は、絶縁層6を介することなく基板2に直接形成されるため、光半導体素子で発生した熱は基板2に効率良く伝熱され放熱される。その結果、光半導体素子は熱衝撃破壊等が発生することなく、安定した発光特性や受光特性を得ることができる。
【0034】
また、光半導体素子の下面電極と第三の導体層7とを電気的に接続する場合、第一の導体層3と第三の導体層7との絶縁性を確保する必要がなくなるため、基板2の下側主面と第三の導体層7との間の絶縁層6はなくてもよい。これにより、光半導体素子で発生した熱はより効率的に放熱される。
【0035】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【0036】
【発明の効果】
本発明の配線基板は、炭化シリコンから成る基板の上側主面に、光半導体素子が搭載される第一の導体層が形成されているとともに、第一の導体層に隣接して、光半導体素子の上面に形成された電極とボンディングワイヤを介して電気的に接続される第二の導体層が基板との間に絶縁層を介して形成されており、基板の下側主面の略全面に外部接続用の第三の導体層が形成されていることから、第一の導体層は絶縁層を介することなく基板に直接形成されているため、光半導体素子で発生した熱は熱伝導性が高い基板に効率良く伝熱されて放熱される。その結果、光半導体素子は熱衝撃破壊等が発生することなく、安定した発光特性や受光特性を有するものとなる。
【0037】
即ち、第二の導体層は高周波信号等の電気信号が伝送される導体層であるため、半導体から成る基板との絶縁性を確保して電気信号の信号波形等が乱れたり伝送性が劣化するのを防ぐ必要があるのに対して、第一の導体層は光半導体素子を搭載するための導体層であるため、基板との絶縁性を確保せずともよいことから、第一の導体層は基板に直接形成することができる。
【0038】
本発明の配線基板は、好ましくは第一の導体層上の光半導体素子が搭載される部位にロウ材層が形成されていることから、光半導体素子を第一の導体層上に接合する際にロウ材のプリフォームを配置する必要がなくなり、高い生産性で配線基板を作製することができる。また、配線基板を母基板から多数個取りで作製する場合には、多数の第一の導体層上にロウ材層をスパッタリング法や蒸着法で一度に形成することができ、より高い生産性で配線基板を作製することができる。
【図面の簡単な説明】
【図1】本発明の配線基板について実施の形態の一例を示し、(a)は配線基板の平面図、(b)は(a)のA−A’線における断面図である。
【図2】従来の配線基板の断面図である。
【符号の説明】
1:配線基板
2:基板
3:第一の導体層
4:第二の導体層
5:ロウ材層
6:絶縁層
7:第三の導体層

Claims (2)

  1. 炭化シリコンから成る基板の上側主面に、光半導体素子が搭載される第一の導体層が形成されているとともに、該第一の導体層に隣接して、前記光半導体素子の上面に形成された電極とボンディングワイヤを介して電気的に接続される第二の導体層が前記基板との間に絶縁層を介して形成されており、前記基板の下側主面の略全面に外部接続用の第三の導体層が形成されていることを特徴とする配線基板。
  2. 前記第一の導体層上の前記光半導体素子が搭載される部位にロウ材層が形成されていることを特徴とする請求項1記載の配線基板。
JP2002368652A 2002-12-19 2002-12-19 配線基板 Pending JP2004200499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002368652A JP2004200499A (ja) 2002-12-19 2002-12-19 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002368652A JP2004200499A (ja) 2002-12-19 2002-12-19 配線基板

Publications (1)

Publication Number Publication Date
JP2004200499A true JP2004200499A (ja) 2004-07-15

Family

ID=32765166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002368652A Pending JP2004200499A (ja) 2002-12-19 2002-12-19 配線基板

Country Status (1)

Country Link
JP (1) JP2004200499A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418004B2 (en) 2016-07-22 2022-08-16 Sony Semiconductor Solutions Corporation Element structure and light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418004B2 (en) 2016-07-22 2022-08-16 Sony Semiconductor Solutions Corporation Element structure and light-emitting device

Similar Documents

Publication Publication Date Title
JPWO2004084319A1 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
WO2006075544A1 (ja) 半導体レーザ装置およびその製造方法
JP2004200499A (ja) 配線基板
JP2002124524A (ja) 配線基板
JP7237687B2 (ja) 配線基板、電子装置及び電子モジュール
JP5338029B2 (ja) 半導体レーザ素子、半導体レーザ装置及びその製造方法
JP3987765B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2009111065A (ja) 光半導体装置
JP4726457B2 (ja) サブマウント
JP2004111770A (ja) 配線基板
JP2011114104A (ja) サブマウントおよびそれを用いた電子装置
JP2006310378A (ja) サブマウントおよび電子素子の実装方法
JP4637495B2 (ja) サブマウント
JP2007095930A (ja) サブマウントおよび半導体装置
JP2004282027A (ja) サブマウント
JP4035028B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2006237568A (ja) サブマウントおよび半導体装置
JP2006203051A (ja) サブマウントおよび半導体装置
JP4688632B2 (ja) サブキャリアおよび半導体装置
JP2004296948A (ja) 光半導体素子用サブキャリアおよび光半導体装置
JP2004186322A (ja) 半導体レーザ装置
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2008034580A (ja) サブマウントおよび電子装置ならびに電子素子の実装方法
JP3914754B2 (ja) サブマウントおよびそれを用いた光半導体装置
JP4549103B2 (ja) 発光装置の製造方法