JP4062334B2 - 発光ダイオード - Google Patents

発光ダイオード Download PDF

Info

Publication number
JP4062334B2
JP4062334B2 JP2005513335A JP2005513335A JP4062334B2 JP 4062334 B2 JP4062334 B2 JP 4062334B2 JP 2005513335 A JP2005513335 A JP 2005513335A JP 2005513335 A JP2005513335 A JP 2005513335A JP 4062334 B2 JP4062334 B2 JP 4062334B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
high heat
heat dissipation
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005513335A
Other languages
English (en)
Other versions
JPWO2005020338A1 (ja
Inventor
賢次郎 桧垣
定 石津
映夫 天羽
保志 筑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2005020338A1 publication Critical patent/JPWO2005020338A1/ja
Application granted granted Critical
Publication of JP4062334B2 publication Critical patent/JP4062334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光ダイオードに関するものである。
半導体基板上に発光層や電極層などを形成したチップ状の半導体発光素子を用いて発光ダイオードを形成する場合は、凹部を有するパッケージを用いるのが一般的である(文献1:日本国特許公開2002−232017号公報参照)。この文献1に記載のパッケージは、凹部の底面を、半導体発光素子を搭載するための搭載部とし、半導体発光素子からの光を、凹部の開口から外部に取り出すようにしたものである。
また、上記文献1のパッケージでは、発光ダイオードの発光効率を向上するために、凹部を、その底面側から開口側へ向けて外方に拡がった形状(すり鉢状)に形成すると共に、凹部の内面を、半導体発光素子からの光を反射しうる金属層によって被覆している。
上記パッケージの搭載部に半導体発光素子を搭載し、次いで凹部に、蛍光体および/または保護樹脂を充てんして半導体発光素子を封止すると共に、開口を、必要に応じて封止キャップやレンズなどで閉じることによって発光ダイオードが製造される。
また、1枚の基板上に、複数個の、半導体発光素子を搭載する搭載部を形成し、個々の搭載部に半導体発光素子を搭載すると共に、蛍光体および/または保護樹脂で封止することで、面発光体が形成される(文献2:日本国特許公開2001−332769号公報参照)。
半導体発光素子は、チップの段階において良品と不良品とを判別するのが難しい。そこで、発光ダイオードの場合は、半導体発光素子を、接着剤やはんだなどによってパッケージの搭載部に実装すると共に、ワイヤーボンドなどによって電気的に結線した後で、発光するか否か、発光波長が正しいか否かといった良否の判定をするのが一般的である。
特に、所定波長の光を発する半導体発光素子と蛍光体とを組み合わせて白色光を得る白色発光ダイオードなどの場合は、上記のようにして、パッケージの搭載部に半導体発光素子を搭載し、次いで、パッケージの凹部に所定量の蛍光体を充てんした後で、発光するか否か、あるいは発光の色合いが正しいか否かといった良否の判定をするのが一般的である。
そのため、半導体発光素子が不良品で、全く発光しなかったり、あるいは発光波長が大きくずれて、正しい発光が得られなかったりした場合には、使用したパッケージや蛍光体などが全く無駄になってしまうという問題がある。
また、半導体発光素子の、パッケージへの搭載時に、結線不良を生じたり、静電気、熱などによって素子が破損したりする場合もあり、その場合にも、使用したパッケージや蛍光体が全く無駄になってしまうという問題がある。
特に近時、発光ダイオードの発光効率を向上するために、前記文献1に記載のように、複雑な構造のパッケージを使用したり、あるいは発光ダイオードの高出力化に対応するために、パッケージに、高価な高放熱部材を使用したりすることが一般化しつつある。
したがって、パッケージの無駄が発生した場合には、多額の損失を生じるという問題がある。
面発光体の製造においても、同様の問題がある。
すなわち、半導体発光素子は、接着剤やはんだなどによって基板の搭載部に実装すると共に、ワイヤーボンドなどによって電気的に結線した後で、発光するか否か、発光波長が正しいか否かといった良否の判定をするのが一般的である。
特に、所定波長の光を発する半導体発光素子と蛍光体とを組み合わせて白色光を得る白色の面発光体の場合は、上記のようにして基板上に複数の半導体発光素子を搭載し、次いで、個々の半導体発光素子を所定量の蛍光体で封止した後で、発光するか否か、発光の色合いが正しいか否かといった良否の判定をするのが一般的である。
そのため、基板上に搭載した複数の半導体発光素子の中に1つでも不良品があり、発光しなかったり、発光波長がずれて正しく白色に発光しなかったりした場合には、その他の全ての半導体発光素子や、個々の半導体発光素子を封止した蛍光体、あるいは個々の半導体発光素子を駆動する回路等を形成した基板などが全て無駄になってしまい、多額の損失を生じるという問題がある。
また、個々の半導体発光素子の発光波長にはどうしてもずれが生じるので、1つの面発光体で使用する複数の半導体発光素子の、発光波長のばらつきができるだけ小さくなるように、事前に選別して揃えておくのが理想的である。ところが、上で述べたように、従来の半導体発光素子は、その発光波長を事前に調べることが困難であるため、面発光体の発光の色合いにばらつきを生じ易いという問題もある。
また、前記文献1に記載されたパッケージは、当該パッケージを形成するセラミック材料のもとになるセラミックグリーンシートに凹部やビア、スルーホール等を形成すると共に、前記金属層や、あるいは素子搭載のための電極層のもとになるメタライズ層、ビア、キャスタレーション等を、MoやW等の高融点の金属を含む導電性のペーストを用いて、その所定の形状に形成した後、全体を焼成する、いわゆるコファイア法によって形成される。
しかし、このコファイア法では、高温の焼成時にセラミックグリーンシートが収縮するため、ビアやスルーホール、メタライズ層等を精度良く形成するのが難しく、特に、小さなパッケージや、微細なメタライズパターンを有するパッケージ等を、歩留まり良く製造できないという問題がある。
また、金属層や電極層は、メタライズ層上に、光の反射率や導電性に優れた表面層を、めっき法によって積層することで構成されるが、特に、蛍光体と組み合わせて白色発光させるのに適した短波長の光の反射率に優れるため、金属層の表面層として好適なAl製の表面層は、メタライズ層上に、めっき法によって形成するのが難しいという問題もある。
本発明の目的は、半導体発光素子の不良の有無や色合いなどを、発光ダイオードに組み込む前に事前に調べることができるため、高価なパッケージや半導体発光素子、基板、蛍光体などの無駄をなくすることができる半導体発光素子搭載部材を用いているため、パッケージなどの無駄によって多額の損失が生じるのを防止して、より安価に、かつ生産性良く製造することができる発光ダイオードを提供することにある。
本発明は発光ダイオードであって、凹部を有するパッケージを備え、この凹部の底面に、
片面に、半導体発光素子と接続するための、少なくとも2つの互いに絶縁された電極層が形成されることによって、当該片面が、半導体発光素子を搭載するための素子搭載領域を含む主面とされ、その反対面が、他部材との接続のための外部接続面とされると共に、熱伝導率が10W/mK以上で、かつ熱膨張係数が10×10-6/℃以下である高放熱部材と、この高放熱部材の主面上に、素子搭載領域を囲むように、少なくとも1層の樹脂系の接着剤層を介して接合、一体化される凸条とを備える半導体発光素子搭載部材の、高放熱部材の主面の、凸条で囲まれた素子搭載領域に半導体発光素子が搭載されて構成された発光ダイオード構成部材が搭載され、
凹部の開口が、発光ダイオード構成部材からの光を透過しうる材料によって形成される封止キャップまたはレンズで封止されることを特徴とするものである。
上記本発明の本発明の発光ダイオードに用いる半導体発光素子搭載部材は、素子搭載領域の面積が、搭載する半導体発光素子の面積の1.05〜4倍の範囲内であって、半導体発光素子のチップサイズより1回り程度、大きいだけで、他は従来のパッケージとほぼ同様の機能を有している。
すなわち、上記半導体発光素子搭載部材は、熱伝導率が10W/mK以上という高放熱部材を有していることから、発光ダイオードの高出力化に対応するための放熱性に優れている。
また、上記半導体発光素子搭載部材は、高放熱部材の熱膨張係数が10×10-6/℃以下であって、特に半導体基板を有する半導体発光素子と熱膨張係数が近いことから、発光時の熱履歴などによって膨張収縮した際に、素子に過大な応力が加わって破損したり、電極層との接合が外れて接合不良を生じたりするのを防止することもできる。
また、上記半導体発光素子搭載部材は、高放熱部材の主面に素子搭載用の電極層を設けることによって構成した素子搭載領域に、上記電極層を介して半導体発光素子を実装すると共に、外部と電気的に結線して発光させる機能を有している。
さらに、上記半導体発光素子搭載部材によれば、上記主面に、素子搭載領域を囲むように設けた凸条の内側の空間に、蛍光体および/または保護樹脂を充てんして半導体発光素子を封止することもできる。
したがって、上記半導体発光素子搭載部材の素子搭載領域に半導体発光素子を搭載し、かつ凸条の内側の空間に蛍光体および/または保護樹脂を充てんして封止することによって、前記のように半導体発光素子のチップサイズより1回り程度、大きいだけである発光ダイオード構成部材を構成することができる。
そして、この発光ダイオード構成部材を、従来の半導体発光素子のチップと同様の1つの部品として取り扱って、発光ダイオードのパッケージに組み込むことができる。
また、上記発光ダイオード構成部材を発光ダイオードのパッケージに組み込む前に、あらかじめ、搭載した半導体発光素子に、電極層を介して通電することによって、半導体発光素子が発光するか否か、発光波長が正しいか否かといった良否の判定をすることができる。また、白色発光の場合は、蛍光体を封止した状態での発光の色合いを調べることもできる。
したがって、発光ダイオードには、良品の半導体発光素子を実装した発光ダイオード構成部材のみを選別して使用できるため、高価なパッケージなどが無駄になるのを極力、防止することが可能となる。
た、発光ダイオードの場合、従来は、半導体発光素子に比べてかなり大きめのパッケージの凹部内に多量の蛍光体および/または保護樹脂を充てんする必要があったが、本発明では、半導体発光素子のチップサイズとあまり変わらない小さな、凸条の内側の空間にのみ、蛍光体および/または保護樹脂を充てんすればよいため、これらの材料の無駄を無くすることができるという利点もある。
また、本発明の発光ダイオードに用いる半導体発光素子搭載部材は、高放熱部材と凸条とが、少なくとも1層の樹脂系の接着剤層を介して接合、一体化された構造を有するため、
* 高放熱部材のもとになる、あらかじめ焼結したセラミック板の表裏両面や、側面の一部となる通孔内などに、必要に応じて電極層、接続層を形成したものと、
* 凸条のもとになる、あらかじめ焼結したセラミック板の所定の位置に、凸条で囲まれた領域となる通孔を形成すると共に、その表面や、側面の一部となる通孔内などに、必要に応じて電極層、接続層を形成したものとを、
接合層を介して接合、一体化したのち、所定の平面形状に切り出すなどして製造することができる。
したがって、あらかじめ焼結したセラミック板の表面などに、フォトリソグラフィーなどを利用して精度良く、各電極層、接続層を形成できるため、これらの電極層、接続層を、100μm以下の微細な形状にパターン形成することができる。
詳しくは、パターン間の間隔やパターン幅、あるいは、パターンの平面形状の最小値等がいずれも100μm以下、好ましくは50μm以下という微細な電極層、接続層を、より高い精度で形成することができる。そのため、半導体発光素子を、素子搭載領域に、フリップチップ実装等によって実装して、半導体発光素子の発光部の発熱を、高放熱部材に効率よく伝達して放熱させることが可能となり、半導体発光素子の、更なる高出力化が可能となる。
また、前記のように、特に短波長の光の反射率に優れるものの、コファイア法によって形成したMoやW等からなるメタライズ層の上に、表面層として、めっき法によって形成することが困難な、Al製の電極層を、高放熱部材上に形成することもできる。
なお、半導体発光素子搭載部材の外形を極力、小さくして省スペース化を図ることや、高価な高放熱部材の使用量を極力、減らして材料の無駄をなくすることを考慮すると、素子搭載領域の面積は、搭載する半導体発光素子の面積の3倍以下であるのが好ましい。
また、素子搭載領域に半導体発光素子を搭載する際の作業性を向上することを考慮すると、素子搭載領域の面積は、搭載する半導体発光素子の面積の1.1倍以上であるのが好ましい。
また、半導体発光素子搭載部材の外形を極力、小さくして省スペース化を図ることや、材料の無駄を極力、抑えながら、半導体発光素子を搭載する際の作業性を向上することを考慮すると、高放熱部材の面積は、搭載する半導体発光素子の面積の1.5〜10倍であるのが好ましく、2〜7倍であるのがさらに好ましい。
また、半導体発光素子搭載部材に半導体発光素子を搭載して発光させるために、高放熱部材の主面に設けた接続用の電極層を外部と繋ぐ配線は、いずれも層状の電極層や接続層によって構成され、下記(1)〜(3)に示す構造を有するのが好ましい。
(1) 外部接続面に、他部材との接続のための、少なくとも2つの互いに絶縁された電極層が形成されると共に、各電極層と、主面の各電極層とが、それぞれ、高放熱部材の側面、または高放熱部材を貫通する通孔の内面に形成される接続層を介して、個別に接続される。
(2) 高放熱部材の主面の、凸条より外側に、他部材との接続のための領域が設けられ、主面の各電極層が、それぞれこの領域まで延設されて、他部材との接続のための電極層としても用いられる。
(3) 凸条の上面に、他部材との接続のための、少なくとも2つの互いに絶縁された電極層が形成されると共に、各電極層と、主面の各電極層とが、凸条の側面、または凸条を貫通する通孔の内面に形成される接続層を介して個別に接続される。
これらの電極層や接続層は、半導体素子やプリント基板などの製造において確立された技術を利用して精度良く、しかもコスト安価に形成できる上、ワイヤーボンディングなどのように断線しにくいため、半導体発光素子搭載部材に半導体発光素子を搭載したり、蛍光体や保護樹脂などで封止したりする際の、結線不良などの発生を極力、防止することもできる。
また、(2)の構造とした場合には、電極層を高放熱部材の主面にのみ形成するだけでよいので、配線の構造を簡略化してさらなる低コスト化を図ることができる。
一方、(1)や(3)の構造とした場合には、高放熱部材の主面の凸条より外側に他部材との接続のための領域を設ける必要がないので、半導体発光素子搭載部材の外形を極力、小さくして省スペース化を図ることができる。
さらに、(2)のものは、高放熱部材の外部接続面に設けた他部材との接続用の電極層と、発光ダイオードのパッケージに設けた電極層との間をはんだ付けすることによって、その実装と電気的な接続とを同時に行う、いわゆる表面実装が可能であり、パッケージへの搭載の工程、および構造を簡略化できるという利点もある。
なお、表面実装の際には、高放熱部材と、パッケージとの間の放熱経路を十分に確保することを考慮して、外部接続面に設けた電極層の面積の合計の、当該外部接続面の面積に占める割合が30%以上、特に50%以上であるのが好ましい。
凸条は、種々の材料によって形成することができるが、上記のように接合層を介して高放熱部材と接合、一体化した際に、両者の積層体に反りが発生するのを防止することを考慮すると、当該高放熱部材と熱膨張係数ができるだけ近いことが好ましい。具体的には、凸条は、熱膨張係数が10×10-6/℃以下、高放熱部材の熱膨張係数との差が3×10-6/℃以下であるのが好ましい。
また、半導体発光素子からの光が凸条によって吸収されたり反射されたりするのをできるだけ低減して、発光ダイオードのパッケージに搭載した際の光の広がりの設計を容易にし、それによって発光ダイオードの発光効率を向上することを考慮すると、凸条は、半導体発光素子からの光を透過しうる材料によって形成するのが好ましい。
また、凸条の、高放熱部材と接合される面に反射層を形成すると、さらに、発光ダイオードの発光効率を向上することができる。
光ダイオード構成部材は、以上で説明した半導体発光素子搭載部材のうち、高放熱部材の主面の、凸条で囲まれた素子搭載領域に半導体発光素子が搭載されると共に、凸条の内側の空間に、蛍光体および保護樹脂のうちの少なくとも一方が充てんされて、半導体発光素子が封止され
記発光ダイオード構成部材は、前述したように、従来の半導体発光素子のチップと同様に取り扱って発光ダイオードのパッケージに搭載できる上、これらの搭載部に搭載する前に事前に、半導体発光素子の良否の判定や発光の色合いを調べることができるという優れた特徴を有する。また搭載作業などの際に、半導体発光素子に直接に触れなくてもよいため、静電気などによる素子の破損の発生を極力、抑制することもできる。
本発明の発光ダイオードは、凹部を有するパッケージを備え、この凹部の底面に、上記の発光ダイオード構成部材が搭載されると共に、凹部の開口が、発光ダイオード構成部材からの光を透過しうる材料によって形成される封止キャップまたはレンズで封止され
上記本発明の発光ダイオードは、高価なパッケージなどを無駄にすることなく、効率よく製造できるという優れた特徴を有する。
図1は、本発明の発光ダイオードに用いる半導体発光素子搭載部材BLの、実施の形態の一例を示す平面図、図2は、図1のB−B線断面図である。また、図3は、上記例の半導体発光素子搭載部材BLの全体を示す斜視図、図4は、側面図である。
これらの図に見るように、この例の半導体発光素子搭載部材BLは、略正方形の平面形状を有する平板状の高放熱部材1と、当該高放熱部材1の、各図において上面側である主面10上に設けた、高放熱部材1の正方形の4辺に沿う凸条2とを備えている。
また、凸条2は、この例では、高放熱部材1と同じ平面形状を有し、かつその中央部に略正方形の通孔20を形成した平板によって形成してあり、高放熱部材1の主面10のうち、通孔20を通して外部に露出した、凸条2で囲まれた領域を、図1中に二点鎖線で示す半導体発光素子LE1を搭載するための素子搭載領域10aとし、かつ高放熱部材1の反対面を、他部材への接続のための外部接続面11としている。
半導体発光素子搭載部材BLは、上記高放熱部材1と凸条2とを、少なくとも1層の樹脂系の接着剤層3を介して接合、一体化して形成される。
高放熱部材1の主面10には、面方向の中央に狭いギャップを設けて互いに絶縁した状態で、半導体発光素子LE1を搭載するための、2つの電極層41、42を形成してある。
この2つの電極層41、42はそれぞれ、半導体発光素子LE1の2つの極に対応しており、図7に示すように、半導体発光素子LE1の両極と、AuバンプBPを介して接合される。そしてそれによって半導体発光素子LE1を素子搭載領域10aに搭載した後、凸条2の内側の空間に蛍光体および/または保護樹脂FRを充てんして半導体発光素子LE1を封止すると、同図に示す発光ダイオード構成部材LE2を得ることができる。
また、この例では、図1、図3に示すように、上記2つの電極層41、42を、素子搭載領域10aの、ギャップを除くほぼ全面に形成して、半導体発光素子LE1からの光を上方へ反射するための反射面としても機能させている。
高放熱部材1の外部接続面11には、2つのギャップを設けて互いに絶縁した状態で、他部材との接続用の3つの電極層51〜53を形成してある。
また、高放熱部材1の側面12のうち、正方形の四隅に設けた4つの面取り面にはそれぞれ、図3、図4に網線を入れて示したように接続層6を形成してある。
そして、高放熱部材1の両面の電極層41、51および42、52を、それぞれ2つずつの接続層6を介して個別に接続してある。
すなわち、電極層41、51は、当該両電極層41、51に近い側の2つの面取り面に形成した2つの接続層6を介して接続してあり、電極層42、52は、残りの、両電極層42、52に近い側の2つの面取り面に形成した2つの接続層6を介して接続してある。
電極層51、52は、図8に示すように、発光ダイオードLE3のパッケージ7の搭載部7aに設けた2つの引き出し用の電極層72a、72bに対応しており、当該両電極層72a、72bと、はんだ層SLを介してはんだ付けすることによって、発光ダイオード構成部材LE2を、前述したように表面実装によって、パッケージ7の搭載部7aに搭載するために機能する。
また、両電極層51、52間の、中央の電極層53は、上記表面実装の際に、電極層72a、72b間の電極層72cと、同様にはんだ層SLを介して固定されることによって、主に高放熱部材1と、パッケージ7などとの間の放熱経路を確保するために機能する。
なお、電極層51〜53の面積の合計の、外部接続面11の面積に占める割合は、上述した高放熱部材1と、パッケージ7などとの間の放熱経路を十分に確保することを考慮すると、前記のように30%以上、中でも50%以上、特に70%以上であるのが好ましい。
上記各部からなるこの例の半導体発光素子搭載部材BLのうち高放熱部材1は、前記のように熱伝導率が10W/mK以上で、かつ熱膨張係数が10×10-6/℃以下である必要がある。
高放熱部材1の熱伝導率が10W/mK未満では放熱性が不十分であるため、搭載した半導体発光素子LE1が、発光時の自身の発熱によって早期に劣化、損傷してしまう。
また、高放熱部材1の熱膨張係数が10×10-6/℃を超える場合には、半導体発光素子LE1との熱膨張係数の差が大きくなりすぎる。そして、素子搭載領域10aに半導体発光素子LE1を搭載する際、ならびに発光ダイオード構成部材LE2をパッケージ7の搭載部7aに搭載する際の、はんだ付けなどによる熱履歴や、あるいは半導体発光素子EL1の発光時の発熱などによって高放熱部材1が膨張収縮した際に、半導体発光素子LE1に過大な応力が加わるなどして、当該半導体発光素子LE1が破損したり、AuバンプBPによる電極層41、42との接合が外れて接合不良を生じたりするおそれがある。
前記の条件を満足する高放熱部材1を形成しうる材料としてはAlN、Al23、SiC、Si34、BeO、BN等の絶縁性のセラミックを挙げることができ、コストの点ではAl23が好ましい。
しかし、放熱性を考慮すると、高放熱部材1の熱伝導率は、前記の範囲内でも150W/mK以上、特に200W/mK以上であるのが好ましく、このように高い熱伝導率を達成するためには、AlNまたはSiCが好ましい。また半導体発光素子LE1との熱膨張係数の差を小さくすることを考慮すると、AlNまたはAl23が好ましい。
したがって、発光ダイオードの高出力化に対応するための放熱機能などを最優先するならば、上記のうちでもAlNによって高放熱部材1を形成するのが特に好ましく、放熱機能がさほど要求されない場合にはAl23によって高放熱部材1を形成するのが好ましい。
しかし、機械的強度などの、高放熱部材1のその他の物性との兼ね合いや、あるいは製造コストなどを考慮すると、上述したセラミックの場合、熱伝導率は、上記範囲内でも特に300W/mK以下であるのが好ましく、熱膨張係数は、上記の範囲内でも特に4×10-6〜7×10-6/℃であるのが好ましい。
高放熱部材1のうち、凸条2で囲まれた素子搭載領域10aの面積は、搭載する半導体発光素子LE1の面積の1.05〜4倍である必要がある。
素子搭載領域10aの面積が、半導体発光素子LE1の面積の4倍を超える場合には、半導体発光素子搭載部材BLが大きくなりすぎて、半導体発光素子LE1の不良が生じた際に生じる材料の無駄が、従来のパッケージの場合とほとんど変わらなくなってしまうという問題がある。
特に高放熱部材1は高価であるので、その面積は、上記の範囲内でもできるだけ小さくするのが好ましい。すなわち素子搭載領域10aの面積は、材料の無駄をなくすることを考慮すると、上記の範囲内でも特に、半導体発光素子LE1の面積の3倍以下であるのが好ましく、2.5倍以下であるのがさらに好ましい。
また、素子搭載領域10aの面積が、半導体発光素子LE1の面積の1.05倍未満では、当該素子搭載領域10aの面積が小さくなり過ぎて、半導体発光素子LE1の搭載作業が難しくなるおそれがある。
なお、搭載作業の作業性を向上することを考慮すると、素子搭載領域10aの面積は、上記の範囲内でも特に、半導体発光素子LE1の面積の1.1倍以上であるのが好ましく、1.2倍以上であるのがさらに好ましい。
また、半導体発光素子搭載部材BLの外形を極力、小さくして省スペース化を図ることや、材料の無駄を極力抑えつつ、半導体発光素子LE1の搭載作業の作業性を向上することなどを考慮すると、上記素子搭載領域10aを含む高放熱部材1の面積は、半導体発光素子LE1の面積の1.5〜10倍、中でも2〜7倍、特に3〜5倍の範囲内であるのが好ましい。
素子搭載領域10aおよび高放熱部材1の面積を規定する基準となる半導体発光素子LE1の面積は、1つの素子搭載領域10aに搭載する半導体発光素子LE1が1つであるときは、その素子そのものの面積であるが、2つ以上であるときは、各素子の面積の和を半導体発光素子LE1の面積として、素子搭載領域10aおよび高放熱部材1の面積を規定すればよい。
高放熱部材1の厚みは、強度を十分に確保しつつ、半導体発光素子搭載部材BLの容積をできるだけ小さくすることを考慮すると、0.1〜1mmであるのが好ましく0.2〜0.5mmであるのがさらに好ましい。
また、凸条2は、前記のように、高放熱部材1と積層した状態での反りを防止することや、半導体発光素子LE1との熱膨張係数の差を小さくすることなどを考慮すると、熱膨張係数が、10×10-6/℃以下、特に4×10-6〜7×10-6/℃の範囲内であるのが好ましく、高放熱部材1の熱膨張係数との差が、3×10-6/℃以下、特に1×10-6/℃以下であるのが好ましい。さらに言えば、高放熱部材1と同じ材料で形成して、熱膨張係数の差を全く無くしてしまうのが最も好ましい。高放熱部材1をAl23によって形成した場合は、凸条2もAl23によって形成するのが好ましい。
また、凸条2は、前記のように、半導体発光素子LEからの光を透過しうる材料によって形成するのが好ましい。詳しくは、凸条2は、波長400nm以上の短波長の光の内部透過率が90%以上であるガラスによって形成するのが好ましい。このことと、上述した熱膨張係数の差を小さくすることとを併せ考慮すると、高放熱部材1をAlN、Al23、SiC、Si34、BeO、BN等の絶縁性のセラミックのいずれかによって形成すると共に、凸条2を、熱膨張係数が1×10-6〜8×10-6/℃であるアルミナホウケイ酸ガラス等で形成するのが好ましい。アルミナホウケイ酸ガラスの組成は、SiO2が55〜65重量%、Al23が10〜20重量%、B23が5〜15重量%であるのが好ましい。
凸条2の厚みは、強度を十分に確保しつつ、半導体発光素子搭載部材BLの容積をできるだけ小さくすることを考慮すると、0.1〜1mmとするのが好ましく0.2〜0.5mmとするのがさらに好ましい。
高放熱部材1と凸条2とは、前記のように、少なくとも1層の樹脂系の接着剤層3を介して接合、一体化される。
接着剤としては、種々の接着剤を挙げることができる。
ただし、接着剤は、素子搭載領域10aに半導体発光素子LE1を搭載する際、ならびに発光ダイオード構成部材LE2をパッケージ7の搭載部7aに搭載する際の、はんだ付けなどによる熱履歴や、あるいは半導体発光素子EL1の発光時の発熱などに対して十分な耐熱性を有している必要があり、かかる高耐熱性の接着剤としては、例えばエポキシ系、ポリイミド系、ポリアミドイミド系、ポリエーテルイミド系、ポリエーテルスルホン系、液晶ポリマー系などの接着剤を挙げることができる。
中でも、上述した熱履歴などに十分に耐え得ることを考慮すると、ガラス転移温度が200℃以上、または熱分解温度が260℃以上の接着剤を用いるのが好ましい。また取り扱い上の観点から、基本的にポットライフのない熱可塑性樹脂系の接着剤、具体的にはポリアミドイミド系接着剤等を用いるのが好ましい。
これら樹脂系の接着剤を用いて高放熱部材1と凸条2とを接合するためには、例えば適当な溶剤に溶解または分散させてペースト化したものを、スクリーン印刷などによって、両者のうち少なくとも一方の接合面に塗布して乾燥固化させるか、もしくはシート状に形成したものを両者の接合面の間に挟んだ状態で加圧、加熱すればよい。
前記のように、半導体発光素子LEからの光を透過しうる材料によって形成した凸条2を、上記接着剤層3を介して高放熱部材1と接合する場合は、この凸条2の、高放熱部材1と接合される面に反射層を形成すると、さらに、発光効率を向上することができる。すなわち、この例の半導体発光素子搭載部材BLにおいては、高放熱部材1の電極層41、42が、凸条2を接合する部分で、接着剤層3によって覆われるため、上記反射層を形成しない場合は、接着剤層3の分だけ、電極層41、42による、光の反射面積が少なくなるが、凸条2に反射層を設けると、この反射層によって光の反射面積が補われるため、発光効率を向上することができる。
反射層は、次に述べる電極層41〜53や接続層6と同様に、種々の金属によって形成することができるが、特に、短波長の光の反射率に優れるAlによって形成するのが好ましい。また、反射層による光の反射効率を向上することを考慮すると、この反射層を形成する、凸条2の、高放熱部材1と接合される面は、できるだけ平滑に仕上げるのが好ましい。
高放熱部材1の主面10、外部接続面11、および側面12のうち面取り面に形成する電極層41〜53や接続層6は、いずれも従来公知の種々の、導電性に優れた金属材料などで層状に形成することができる。また電極層41〜53や接続層6は、湿式めっき法や、あるいは真空蒸着法、スパッタリング法などの物理蒸着法等の、種々のメタライズ法を利用して、単層構造、あるいは2層以上の多層構造に形成することができる。
このうち、湿式めっき法によって電極層41〜53や接続層6を形成する場合は、かかる電極層41〜53や接続層6を、アンカー効果によって、高放熱部材1の各表面に密着性良く形成するために、当該高放熱部材1の、少なくとも上記各層を形成する表面の中心線平均粗さRaが0.1〜1μmの範囲であるのが好ましい。
また、物理蒸着法では、特に電極層41、42の表面を、前記のように反射面としても機能させることを考慮すると、高放熱部材1の、少なくとも上記各層を形成する表面の中心線平均粗さRaが0.1μm以下であるのが好ましい。
高放熱部材の表面の中心線平均粗さRaを調整するためには、従来公知の種々の研磨方法を採用することができる。
湿式めっき法では、1回の処理によって十分な厚みを有する金属膜を形成することができるので、電極層41〜53や接続層6は単層構造に形成してもよいが、例えばCuやNiからなる1層または2層の下地層の上に、Ag、Auなどの導電性に優れた金属からなる、厚み0.1〜10μmの導電層を積層した多層構造に形成してもよい。
一方、物理蒸着法では、電極層41〜53や接続層6を、機能分離した複数の層を積層した多層構造に形成するのが好ましく、かかる層としては、例えば高放熱部材1に近い側から順に、
・ Ti、Cr、NiCr、Ta、およびこれら金属の化合物などからなり、セラミックとの密着性に優れた密着層、
・ Pt、Pd、Cu、Ni、Mo、NiCrなどからなり、次に述べる導電層を形成する金属の拡散を防止する機能を有する拡散防止層、ならびに
・ Ag、Al、Auなどからなり、導電性に優れた表面層
などを挙げることができる。
また、密着層の厚みは0.01〜1.0μm程度、拡散防止層の厚みは0.01〜1.5μm程度、表面層の厚みは0.1〜10μm程度であるのが好ましい。
電極層41、42の表面には、Ag、AlまたはAl合金等からなり、半導体発光素子LE1からの光、特に波長600nm以下の短波長の光を高い反射率で反射するための反射層を設けてもよい。中でもAlは、特に450nm以下の短波長の光の反射率に優れており、蛍光体と組み合わせて白色発光させるために用いる、短波長の半導体発光素子LE1の発光効率を向上できる点で好ましい。
なお、これらの金属を、前記のように導電層として使用して最表層に配置している場合は、反射層を省略してもよい。
また、電極層51〜53の表面には、例えばパッケージ7の電極層72a〜72cと、はんだ層SLによってはんだ接合した際の信頼性を向上するために、Auなどからなる対はんだ接合層を設けてもよい。
ただし、Auを、前記のように導電層として使用して最表層に配置している場合は、対はんだ接合層を省略してもよい。
電極層41〜53をパターン形成するには、例えばメタルマスクや、あるいはフォトリソグラフィーによるマスクなどを使用して、当該マスクで覆われずに露出した高放熱部材1の表面を、前記湿式めっき法や物理蒸着法などによって選択的にメタライズすればよい。また電極層41〜53を多層構造とするためには、高放熱部材1の露出した表面に、異なる金属によるメタライズを繰り返し行えばよい。
また、図の例における接続層6は、次に述べるこの例の半導体発光素子搭載部材BLの製造工程で、複数の高放熱部材1のもとになる1枚のセラミック板に形成したスルーホールの内面をメタライズした後、セラミック板をダイシングして個々の高放熱部材1を切り出すことによって形成される。
なお、電極層41、51間および42、52間は、上記の接続層6に代えて、例えば高放熱部材1の面内の、任意の位置に形成したViaを介して接続するようにしてもよい。
図5A〜図5Eは、上記例の半導体発光素子搭載部材BLを製造する工程の一例を示す断面図である。図の例の製造工程では、前記のように複数の高放熱部材1のもとになる、あらかじめ焼結した1枚のセラミック板と、同じく複数の凸条2もとになる、あらかじめ焼結した1枚のセラミック板とを用いて、複数個の半導体発光素子搭載部材BLを製造している。
まず、図5A、図6Aに示すように、複数の高放熱部材1を切り出すことができる大きさを有する、あらかじめ焼結した1枚のセラミック板1′を用意し、その表裏両面を、メタライズ法の種類などに応じた所定の表面粗さに研磨したのち、図6Aに一点鎖線で示す、個々の高放熱部材1に対応する略正方形の領域1a′の角が4つ集まった部分に、それぞれスルーホール1b′を形成する。
また、図6Bに示すように、複数の凸条2を切り出すことができる大きさを有する、あらかじめ焼結した1枚のセラミック板2′を用意し、その表裏両面を研磨などしたのち、同図に一点鎖線で示すように、先のセラミック基板1′の領域1a′とピッチを合わせて配置した、個々の凸条2に対応する略正方形の領域2a′の中央部に通孔20を形成する。
それと共に、図の例では、上記領域2a′の角が4つ集まった部分に、先のスルーホール1b′と一致するようにスルーホール2b′を形成する。
スルーホール2b′は、スルーホール1b′と位置合わせすることで、セラミック基板1′の領域1a′と、セラミック基板2′の領域2a′とを位置合わせするためのものである。他の方法によって両領域1a′、2a′の位置合わせが可能である場合は、スルーホール2b′を省略してもよい。
セラミック板1′にスルーホール1b′を形成するための穴あけ加工や、セラミック板2′に通孔20、スルーホール2b′を形成するための穴あけ加工としては、例えば切削や研削等の、従来公知の種々の機械的加工方法を採用してもよいが、スルーホール1b′、2b′、通孔20に対応する通孔を有するメタルマスクやフォトリソグラフィーによるマスクなどを用いたサンドブラスト法が好ましい。かかるサンドブラスト法によれば、セラミック板1′上の全てのスルーホール1b′や、セラミック板2′上の全ての通孔20、スルーホール2b′を、いずれも1工程で同時に形成できるため、加工工程を簡略化して低コスト化が可能である。
なお、サンドブラスト法では、スルーホールがテーパー状になるが、これを有効に利用することもできる。すなわち通孔20を、セラミック板1′側が広い逆テーパー状に形成すれば、当該通孔20に蛍光体および/または保護樹脂FRを充てんした際に、かかる逆テーパーを、そのヌケ止めとして機能させて、蛍光体および/または保護樹脂FRの剥落を低減することができる。
次に、図5Bに示すように、セラミック板1′の上面側に、メタルマスクやフォトリソグラフィーによるマスクなどを用いたメタライジングによって電極層41、42をパターン形成すると共に、下面側に、同様にメタルマスクやフォトリソグラフィーによるマスクなどを用いたメタライジングによって電極層51〜53をパターン形成する。
また、スルーホール1b′の内面の全面には、接続層6のもとになる金属層6′を形成する。
金属層6′は、例えば電極層41〜53を湿式めっき法によって直接に、セラミック板1′の表裏両面に同時に、または片面ずつパターン形成する場合、これらの層と同時に形成することができる。この際、電極層41〜52を、スルーホール1b′の開口に達するようにパターン形成しておくことによって、これらの電極層41〜52を、図に見るように金属膜6′と一体に形成することができる。
このため、加工工程を簡略化して低コスト化が可能である。
また、電極層41〜53を物理蒸着法によって形成する場合には、物理蒸着法としてスパッタリング法を採用すれば、同時にスルーホール1b′の内面までメタライズすることができる。また、物理蒸着法と湿式めっき法とを併用してもよい。
次に、図5Cに示すように、セラミック板1′の、電極層41、42を形成した上面側に、接着剤層3のもとになる接着剤3′を塗布して乾燥、固化させるか、もしくはシート状の接着剤3′を積層し、次いでその上に、前記のようにスルーホール1b′、2b′によって位置合わせしながらセラミック板2′を積層する〔図5D〕。
なお、図5D、図5Eでは位置関係がわかりやすいように、セラミック板1′と接着剤3′とを、図6A中のA−A線断面図で表し、セラミック板2′を、図6B中のB−B線断面図で表している。
次に、セラミック板1′、2′を面方向に加圧、加熱して接着剤3′を溶融させた後、冷却して固化させると、両者を接合、一体化することができる。
このあと、上記の積層体を、図5Eに破線で示すように、領域1a′、2a′の境界部分〔図6A、図6B中に示した、近接した2本の一点鎖線の間の領域〕においてダイシングして、各領域ごとに切り分けると、図1〜図4に示したこの例の半導体発光素子搭載部材BLを製造することができる。
また、この際、スルーホール1b′内の金属層6′がそれぞれ4つの領域に分割されて、前述した、高放熱部材1の側面12のうち、正方形の四隅に設けた面取り面の接続層6となる。
かくして製造されたこの例の半導体発光素子搭載部材BLの、高放熱部材1の主面10のうち素子搭載領域10aに半導体発光素子EL1を搭載すると共に、凸条2の内側の空間に蛍光体および/または保護樹脂FRを充てんして半導体発光素子LE1を封止すると、先に説明したように、図7の構造を有する発光ダイオード構成部材LE2を得ることができる。
半導体発光素子LE1を封止するための保護樹脂としては、エポキシ系、シリコーン系等の、従来公知の種々の保護樹脂が使用可能である。特に耐熱性や紫外線に対する耐性等を考慮するとシリコーン樹脂が好ましい。また蛍光体としては、例えば波長600nm以下、特に450nm以下の短波長の光を放射する半導体発光素子LE1と組み合わせて白色に発光させることができる従来公知の種々の蛍光体などを挙げることができる。また半導体発光素子LE1は、蛍光体を充てんした上に保護樹脂を被覆した積層構造によって封止してもよい。
上記の発光ダイオード構成部材LE2は、発光ダイオードデバイスの最終形態として使用することができる。例えば発光ダイオード構成部材LE2を複数個、基板上に搭載すれば面発光体を構成することができる。
また、発光ダイオード構成部材LE2を、図8に示すパッケージ7の凹部7bの、開口7cと対向する底面に設けた搭載部7aに搭載すると共に、開口7cを、半導体発光素子LE1からの光を透過しうる材料にて形成した封止キャップまたはレンズLSで閉じると、発光ダイオードLE3を得ることができる。
なお、図の例のパッケージ7は、図において上面側に、前述した引き出し用の電極層72a、72bと、電極層72cとを形成して上記搭載部7aとした基板70と、当該基板70上に積層、一体化した、上記凹部7bとなる通孔を有する反射部材71とで構成してある。
また、反射部材71の通孔は、搭載部7a側から開口7c側へ向けて外方に拡がった形状(すり鉢状)に形成してあると共に、その内面を反射面71aとしてある。
そして、半導体発光素子LE1からの光を、この反射面71aと、電極層72a、72bの表面とによって開口7cの方向に反射して、レンズLSを通してパッケージ7の外部に、より効率よく放射することができる。
基板70としては、セラミック基板やガラスエポキシ基板などの絶縁性でかつ耐熱性の基板を用いる。また反射部材71としては、上記のように半導体発光素子LE1からの光を効率よく反射するために、その全体または少なくとも反射面71aを金属にて形成したものを用いる。
図9〜図11は、半導体発光素子搭載部材BLの変形例を示す図である。
これらの図に見るように、この例の半導体発光素子搭載部材BLは、高放熱部材1の平面形状を長方形として、その主面10の、平面形状が正方形である凸条2の左右の外側に、それぞれ他部材との接続のための領域10b、10bを設けると共に、主面10の両電極層41、42をそれぞれ、凸条2の通孔20を通して外部に露出させた素子搭載領域10aから、凸条2の下を通して両領域10b、10bまで延設して、他部材との接続用の電極層を兼ねさせている点が、先の例と相違している。
それ以外は先の例と同様である。
すなわち、高放熱部材1と凸条2とは、例えばAlNなどの、あらかじめ焼結したセラミックにて形成したものを、少なくとも1層の樹脂系の接着剤層3を介して積層した構造を有する。
また、電極層41、42は、周知のメタライジング法などによって、高放熱部材1の主面10にパターン形成される。
さらに、半導体発光素子搭載部材BLは、複数の高放熱部材1のもとになる、あらかじめ焼結した1枚のセラミック板と、同じく複数の凸条2のもとになる、あらかじめ焼結した1枚のセラミック板とを用いて、前記と同様にして製造される。
この例の半導体発光素子搭載部材BLは、上記のように高放熱部材1の主面10側に形成した、半導体発光素子との接続用の電極層41、42に、他部材との接続用の電極としての機能をも持たせており、外部接続面11の電極層や、両電極層間を繋ぐ接続層などを省略できるため、構造を簡略化できるという利点がある。
かかる半導体発光素子搭載部材BLの、高放熱部材1の主面10のうち素子搭載領域10aに、金バンプBPなどを用いて半導体発光素子EL1を搭載すると共に、凸条2の内側の空間に蛍光体および/または保護樹脂FRを充てんして半導体発光素子LE1を封止すると、図12の構造を有する発光ダイオード構成部材LE2を得ることができる。
上記の発光ダイオード構成部材LE2は、前記と同様に、発光ダイオードデバイスの最終形態として使用することができる。すなわち発光ダイオード構成部材LE2を複数個、基板上に搭載すれば面発光体を構成することができる。
また、上記の発光ダイオード構成部材LE2を、図13に示すパッケージ8の凹部8bの、開口8cと対向する底面に設けた搭載部8aに搭載すると共に、開口8cを、半導体発光素子LE1からの光を透過しうる材料にて形成した封止キャップまたはレンズLSで閉じると、発光ダイオードLE3を得ることができる。
なお、この例では高放熱部材1を、その外部接続面11と搭載部8aとの間に介在させた、接着剤などの接合層83によって、当該搭載部8aに実装すると共に、前述した領域10b、10bまで延設した電極層41、42を、それぞれワイヤーボンドWB、WBを介して、パッケージ8に設けた一対の引き出し用のリード82a、82bと電気的に結線することによって、発光ダイオード構成部材LE2を、パッケージ8の搭載部8aに搭載している。
また、図の例のパッケージ8は、底面に上記搭載部8aを備えると共に、この搭載部8a側から開口8c側へ向けて外方に拡がった形状(すり鉢状)の凹部80aを有する反射部材80と、当該反射部材80の外周を囲むように接合、一体化した、その一端を凹部8bの開口8cとした筒状の枠体81と、枠体81の、図において左右両側に、当該枠体81を貫通させて配設した前記リード82a、82bとで構成してある。また凹部80aの内面は反射面80bとしてある。
そして、半導体発光素子LE1からの光を、この反射面80bによって開口8cの方向に反射して、レンズLSを通してパッケージ8の外部に、より効率よく放射することができる。
反射部材80としては、前記と同様に半導体発光素子LE1からの光を効率よく反射するために、その全体または少なくとも反射面80bを金属にて形成したものを用いる。また枠体81としては、一対のリード82a、82bを絶縁するために、樹脂製またはセラミック製の枠体を用いる。
図14〜図16は、半導体発光素子搭載部材BLの、他の変形例を示す図である。
これらの図に見るように、この例の半導体発光素子搭載部材BLを構成する高放熱部材1および凸条2の形状は、図1〜図4の例と同じである。
先の例との相違点は、他部材との接続用の電極層51、52を、凸条2の上面に形成すると共に、接続層6を、図16に網線を入れて示したように、凸条2の側面21のうち、正方形の四隅に設けた4つの面取り面に形成した点にある。
それ以外は先の例と同様である。
すなわち、高放熱部材1と凸条2とは、例えばAlNなどの、あらかじめ焼結したセラミックにて形成したものを、少なくとも1層の樹脂系の接着剤層3を介して積層した構造を有する。
また、電極層41〜52は、周知のメタライジング法などによって、高放熱部材1の主面10、および凸条2の上面にパターン形成される。
さらに、半導体発光素子搭載部材BLは、複数の高放熱部材1のもとになる、あらかじめ焼結した1枚のセラミック板と、同じく複数の凸条2のもとになる、あらかじめ焼結した1枚のセラミック板とを用いて、前記と同様にして製造される。
また、この際、凸条のもとになるセラミック板に、通孔20と共にスルーホールを形成し、このスルーホールの内面に、電極層51、52と共に形成した金属層を、ダイシングによって半導体発光素子搭載部材BLを切り出す際に分割して接続層6が形成される。
なお、電極層41、51間および42、52間は、上記の接続層6に代えて、例えば高放熱部材1の面内の、任意の位置に形成したViaを介して接続するようにしてもよい。
この例の半導体発光素子搭載部材BLは、図1〜図4の例のものと共に、その外形を極力、小さくして省スペース化を図ることができるという利点がある。
かかる半導体発光素子搭載部材BLの、高放熱部材1の主面10のうち素子搭載領域10aに、金バンプBPなどを用いて半導体発光素子EL1を搭載すると共に、凸条2の内側の空間に蛍光体および/または保護樹脂FRを充てんして半導体発光素子LE1を封止すると、図17の構造を有する発光ダイオード構成部材LE2を得ることができる。
上記の発光ダイオード構成部材LE2は、やはり前記と同様に、発光ダイオードデバイスの最終形態として使用することができる。すなわち発光ダイオード構成部材LE2を複数個、基板上に搭載すれば面発光体を構成することができる。
また、上記の発光ダイオード構成部材LE2を、図13のものと同じ、図18に示すパッケージ8の凹部8bの、開口8cと対向する底面に設けた搭載部8aに搭載すると共に、開口8cを、半導体発光素子LE1からの光を透過しうる材料にて形成した封止キャップまたはレンズLSで閉じると、発光ダイオードLE3を得ることができる。
搭載方法も同様である。すなわち高放熱部材1を、その外部接続面11と搭載部8aとの間に介在させた、接着剤などの接合層83によって、当該搭載部8aに実装すると共に、凸条2の上面に形成した電極層51、52を、それぞれワイヤーボンドWB、WBを介して、パッケージ8に設けた一対の引き出し用のリード82a、82bと電気的に結線することによって、発光ダイオード構成部材LE2を、パッケージ8の搭載部8aに搭載している。
なお、本発明の構成は、以上で説明した各図の例のものには限定されず、本発明の要旨を変更しない範囲で、種々の設計変更を施すことができる。
図1は、本発明の発光ダイオードに用いる半導体発光素子搭載部材の、実施の形態の一例を示す平面図である。 図2は、図1のB−B線断面図である。 図3は、上記例の半導体発光素子搭載部材の全体を示す斜視図である。 図4は、上記例の半導体発光素子搭載部材の側面図である。 図5A〜図5Eはそれぞれ、上記例の半導体発光素子搭載部材を製造する工程の一例を示す断面図である。 図6Aは、上記の製造方法で使用する、高放熱部材のもとになるセラミック基板の平面図である。図6Bは、同じく上記の製造方法で使用する、凸条のもとになるセラミック基板の平面図である。 図7は、前記例の半導体発光素子搭載部材を用いて形成した発光ダイオード構成部材の一例を示す断面図である。 図8は、上記例の発光ダイオード構成部材を用いて構成した発光ダイオードの一例を示す断面図である。 図9は、半導体発光素子搭載部材の、実施の形態の他の例を示す平面図である。 図10は、図9のB−B線断面図である。 図11は、上記例の半導体発光素子搭載部材の、全体を示す斜視図ある。 図12は、上記例の半導体発光素子搭載部材を用いて形成した発光ダイオード構成部材の一例を示す断面図である。 図13は、上記例の発光ダイオード構成部材を用いて構成した発光ダイオードの一例を示す断面図である。 図14は、半導体発光素子搭載部材の、実施の形態のさらに他の例を示す平面図である。 図15は、図14のB−B線断面図である。 図16は、上記例の半導体発光素子搭載部材の、全体を示す斜視図ある。 図17は、上記例の半導体発光素子搭載部材を用いて形成した発光ダイオード構成部材の一例を示す断面図である。 図18は、上記例の発光ダイオード構成部材を用いて構成した発光ダイオードの一例を示す断面図である。

Claims (10)

  1. 発光ダイオードであって、凹部を有するパッケージを備え、この凹部の底面に、
    片面に、半導体発光素子と接続するための、少なくとも2つの互いに絶縁された電極層が形成されることによって、当該片面が、半導体発光素子を搭載するための素子搭載領域を含む主面とされ、その反対面が、他部材との接続のための外部接続面とされると共に、熱伝導率が10W/mK以上で、かつ熱膨張係数が10×10-6/℃以下である高放熱部材と、この高放熱部材の主面上に、素子搭載領域を囲むように、少なくとも1層の樹脂系の接着剤層を介して接合、一体化される凸条とを備える半導体発光素子搭載部材の、高放熱部材の主面の、凸条で囲まれた素子搭載領域に半導体発光素子が搭載されて構成された発光ダイオード構成部材が搭載され、
    凹部の開口が、発光ダイオード構成部材からの光を透過しうる材料によって形成される封止キャップまたはレンズで封止されることを特徴とする。
  2. 請求項1の発光ダイオードであって、半導体素子搭載部材の、凸条の内側の空間に、蛍光体および保護樹脂のうちの少なくとも一方が充てんされて、半導体発光素子が封止されていることを特徴とする。
  3. 請求項1の発光ダイオードであって、素子搭載領域の面積が、搭載する半導体発光素子の面積の1.05〜4倍であることを特徴とする。
  4. 請求項1の発光ダイオードであって、高放熱部材の面積が、搭載する半導体発光素子の面積の1.5〜10倍であることを特徴とする。
  5. 請求項1の発光ダイオードであって、外部接続面に、他部材との接続のための、少なくとも2つの互いに絶縁された電極層が形成されると共に、各電極層と、主面の各電極層とが、それぞれ、高放熱部材の側面、または高放熱部材を貫通する通孔の内面に形成される接続層を介して、個別に接続されることを特徴とする。
  6. 請求項1の発光ダイオードであって、高放熱部材の主面の、凸条より外側に、他部材との接続のための領域が設けられ、主面の各電極層が、それぞれこの領域まで延設されて、他部材との接続のための電極層としても用いられることを特徴とする。
  7. 請求項1の発光ダイオードであって、高放熱部材と凸条とが、少なくとも1層の接合層を介して接合、一体化されていることを特徴とする。
  8. 請求項1の発光ダイオードであって、凸条の熱膨張係数が10×10-6/℃以下、高放熱部材の熱膨張係数との差が3×10-6/℃以下であることを特徴とする。
  9. 請求項1の発光ダイオードであって、凸条が、半導体発光素子からの光を透過しうる材料によって形成されることを特徴とする。
  10. 請求項1の発光ダイオードであって、凸条の、高放熱部材と接合される面に反射層が形成されることを特徴とする。
JP2005513335A 2003-08-26 2004-08-18 発光ダイオード Expired - Fee Related JP4062334B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003301788 2003-08-26
JP2003301788 2003-08-26
PCT/JP2004/012133 WO2005020338A1 (ja) 2003-08-26 2004-08-18 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード

Publications (2)

Publication Number Publication Date
JPWO2005020338A1 JPWO2005020338A1 (ja) 2006-11-02
JP4062334B2 true JP4062334B2 (ja) 2008-03-19

Family

ID=34213913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005513335A Expired - Fee Related JP4062334B2 (ja) 2003-08-26 2004-08-18 発光ダイオード

Country Status (4)

Country Link
US (1) US7491980B2 (ja)
EP (1) EP1659642A4 (ja)
JP (1) JP4062334B2 (ja)
WO (1) WO2005020338A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867515B1 (ko) * 2004-12-06 2008-11-07 삼성전기주식회사 발광소자 패키지
KR100624449B1 (ko) * 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
US20070145386A1 (en) * 2004-12-08 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
JP4890775B2 (ja) * 2005-03-23 2012-03-07 パナソニック株式会社 発光モジュール
KR101161383B1 (ko) * 2005-07-04 2012-07-02 서울반도체 주식회사 발광 다이오드 및 이를 제조하기 위한 방법
JP4668722B2 (ja) * 2005-08-02 2011-04-13 日立協和エンジニアリング株式会社 サブマウント及びその製造方法
JP4857709B2 (ja) * 2005-10-25 2012-01-18 日亜化学工業株式会社 発光装置
JP2007201420A (ja) * 2005-12-27 2007-08-09 Sharp Corp 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
JP2007189031A (ja) * 2006-01-12 2007-07-26 Allied Material Corp 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード
JP4786406B2 (ja) * 2006-05-12 2011-10-05 株式会社東芝 パターン形成方法
JP4841348B2 (ja) * 2006-07-27 2011-12-21 京セラ株式会社 発光素子用配線基板および発光装置
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
JP4905069B2 (ja) * 2006-11-09 2012-03-28 豊田合成株式会社 発光装置及びその製造方法
JP5315607B2 (ja) * 2006-12-07 2013-10-16 日亜化学工業株式会社 発光装置及びその製造方法
JP4924012B2 (ja) * 2006-12-22 2012-04-25 日亜化学工業株式会社 発光装置およびその製造方法
TWI342075B (en) * 2007-01-08 2011-05-11 Ledtech Electronics Corp Ceramic package for led
US7968900B2 (en) * 2007-01-19 2011-06-28 Cree, Inc. High performance LED package
JP5119917B2 (ja) * 2007-12-28 2013-01-16 日亜化学工業株式会社 発光装置
TWI497747B (zh) 2008-06-02 2015-08-21 Panasonic Corp 半導體發光裝置及使用該發光裝置之光源裝置
KR101018191B1 (ko) * 2008-11-27 2011-02-28 삼성엘이디 주식회사 세라믹 패키지 및 이를 구비하는 헤드램프 모듈
US8598602B2 (en) 2009-01-12 2013-12-03 Cree, Inc. Light emitting device packages with improved heat transfer
US7923739B2 (en) 2009-06-05 2011-04-12 Cree, Inc. Solid state lighting device
TWI449221B (zh) * 2009-01-16 2014-08-11 Everlight Electronics Co Ltd 發光二極體封裝結構及其製造方法
JP5343831B2 (ja) 2009-04-16 2013-11-13 日亜化学工業株式会社 発光装置
US8860043B2 (en) * 2009-06-05 2014-10-14 Cree, Inc. Light emitting device packages, systems and methods
US8686445B1 (en) 2009-06-05 2014-04-01 Cree, Inc. Solid state lighting devices and methods
US8269244B2 (en) 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path
US8648359B2 (en) 2010-06-28 2014-02-11 Cree, Inc. Light emitting devices and methods
USD643819S1 (en) * 2010-07-16 2011-08-23 Cree, Inc. Package for light emitting diode (LED) lighting
DE102010044987A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2012109475A (ja) 2010-11-19 2012-06-07 Rohm Co Ltd 発光装置、発光装置の製造方法、および光学装置
TWI495170B (zh) 2010-11-25 2015-08-01 Kyocera Corp A light-emitting element mounting substrate, and a light-emitting device
US8610140B2 (en) 2010-12-15 2013-12-17 Cree, Inc. Light emitting diode (LED) packages, systems, devices and related methods
USD679842S1 (en) 2011-01-03 2013-04-09 Cree, Inc. High brightness LED package
TW201251140A (en) 2011-01-31 2012-12-16 Cree Inc High brightness light emitting diode (LED) packages, systems and methods with improved resin filling and high adhesion
CN103348496A (zh) 2011-02-07 2013-10-09 克利公司 用于发光二极管(led)发光的部件和方法
KR101850432B1 (ko) * 2011-07-11 2018-04-19 엘지이노텍 주식회사 발광 모듈
US9064773B2 (en) 2012-10-26 2015-06-23 Lg Innotek Co., Ltd. Light emitting device package
JP2014175354A (ja) * 2013-03-06 2014-09-22 Disco Abrasive Syst Ltd 発光ダイオード
JP2014225636A (ja) * 2013-04-16 2014-12-04 株式会社ディスコ 発光デバイス
KR102122361B1 (ko) * 2013-12-27 2020-06-15 삼성전자주식회사 플립칩 엘이디 패키지 기판 및 플립칩 엘이디 패키지 구조
US9691949B2 (en) 2014-05-30 2017-06-27 Cree, Inc. Submount based light emitter components and methods
USD777122S1 (en) * 2015-02-27 2017-01-24 Cree, Inc. LED package
USD772181S1 (en) * 2015-04-02 2016-11-22 Genesis Photonics Inc. Light emitting diode package substrate
USD778848S1 (en) * 2015-04-07 2017-02-14 Cree, Inc. Solid state light emitter component
USD783547S1 (en) * 2015-06-04 2017-04-11 Cree, Inc. LED package
JP1553788S (ja) * 2015-11-05 2016-07-11
KR102486038B1 (ko) 2017-12-01 2023-01-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
CN110197864B (zh) * 2018-02-26 2022-06-14 世迈克琉明有限公司 半导体发光器件及其制造方法
US10957736B2 (en) 2018-03-12 2021-03-23 Cree, Inc. Light emitting diode (LED) components and methods
JP7252503B2 (ja) * 2020-04-09 2023-04-05 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593930B1 (fr) * 1986-01-24 1989-11-24 Radiotechnique Compelec Dispositif opto-electronique pour montage en surface
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
JPH09321341A (ja) * 1996-05-30 1997-12-12 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JPH11220178A (ja) * 1998-01-30 1999-08-10 Rohm Co Ltd 半導体発光装置
JP4144676B2 (ja) * 1999-01-18 2008-09-03 ローム株式会社 チップ型発光ダイオードの製造方法
JP3217322B2 (ja) * 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
JP2001144333A (ja) 1999-11-10 2001-05-25 Sharp Corp 発光装置とその製造方法
DE10023353A1 (de) * 2000-05-12 2001-11-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
JP2001332769A (ja) 2000-05-22 2001-11-30 Mitsubishi Cable Ind Ltd 発光ダイオード照明具
JP3709541B2 (ja) * 2000-05-31 2005-10-26 澁谷工業株式会社 光電変換素子の検査方法及び装置
JP4737842B2 (ja) 2001-01-30 2011-08-03 京セラ株式会社 発光素子収納用パッケージの製造方法
JP3772098B2 (ja) * 2001-05-15 2006-05-10 シャープ株式会社 窒化物系半導体発光装置
JP2003037298A (ja) * 2001-07-25 2003-02-07 Stanley Electric Co Ltd 面実装型ledランプ
JP4045767B2 (ja) * 2001-09-28 2008-02-13 日亜化学工業株式会社 半導体発光装置
JP2003124521A (ja) * 2001-10-09 2003-04-25 Rohm Co Ltd ケース付半導体発光装置
KR100439402B1 (ko) * 2001-12-24 2004-07-09 삼성전기주식회사 발광다이오드 패키지

Also Published As

Publication number Publication date
US7491980B2 (en) 2009-02-17
JPWO2005020338A1 (ja) 2006-11-02
EP1659642A1 (en) 2006-05-24
WO2005020338A1 (ja) 2005-03-03
EP1659642A4 (en) 2011-07-06
US20060220050A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP4062334B2 (ja) 発光ダイオード
JP4012936B2 (ja) 集合基板
JP3918858B2 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
KR20080059514A (ko) 반도체 패키지
WO2011108227A1 (ja) 発光素子用基板及びその製造方法ならびに発光装置
JP2008071955A (ja) 発光装置
JP6332290B2 (ja) 発光装置
JP4258367B2 (ja) 光部品搭載用パッケージ及びその製造方法
JP2006086176A (ja) Led用サブマウント及びその製造方法
WO2020045480A1 (ja) 配線基板、電子装置および電子モジュール
JP7349544B2 (ja) 半導体装置
JP2008198782A (ja) 発光装置
JP2004319939A (ja) 発光素子収納用パッケージおよび発光装置
JP4369738B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2023085450A (ja) 発光装置およびその製造方法
CN110718616B (zh) 光半导体元件
JP3977414B1 (ja) 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
JP2004288937A (ja) 発光素子収納用パッケージおよび発光装置
JP4163932B2 (ja) 発光素子収納用パッケージおよび発光装置
TW201924099A (zh) 發光裝置
US20100230692A1 (en) Lamp and production method of lamp
JP2004311920A (ja) 発光素子収納用パッケージおよび発光装置
JP2004311917A (ja) 発光素子収納用パッケージおよび発光装置
JP2007173271A (ja) 発光素子収納用パッケージ
JP4336137B2 (ja) 発光素子収納用パッケージおよび発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4062334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees