JP4668722B2 - サブマウント及びその製造方法 - Google Patents

サブマウント及びその製造方法 Download PDF

Info

Publication number
JP4668722B2
JP4668722B2 JP2005224015A JP2005224015A JP4668722B2 JP 4668722 B2 JP4668722 B2 JP 4668722B2 JP 2005224015 A JP2005224015 A JP 2005224015A JP 2005224015 A JP2005224015 A JP 2005224015A JP 4668722 B2 JP4668722 B2 JP 4668722B2
Authority
JP
Japan
Prior art keywords
substrate
submount
power supply
hole
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005224015A
Other languages
English (en)
Other versions
JP2007042781A (ja
Inventor
昌平 秦
英次 坂本
直樹 松嶋
英昭 竹盛
賢史 東山
Original Assignee
日立協和エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立協和エンジニアリング株式会社 filed Critical 日立協和エンジニアリング株式会社
Priority to JP2005224015A priority Critical patent/JP4668722B2/ja
Publication of JP2007042781A publication Critical patent/JP2007042781A/ja
Application granted granted Critical
Publication of JP4668722B2 publication Critical patent/JP4668722B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、サブマウントの構造に係り、特に半導体発光素子などの面発光光素子を実装し、光を効率的に素子の発光方向に集光させるサブマウントの構造およびその製造方法に関する。
面発光光素子、特にLED(Light Emitting Diode)は、近年、特性改善が図られ、用途拡大への期待が高い。従来は、プラスチックのケースにLEDを実装し、マイクロレンズなどを光路の途中において集光させたり、LEDおよびLEDを実装した基板の全体を、透明な樹脂でモールドし、樹脂の表面を滑らかな球面などに仕上げることで、樹脂をレンズとして使用して集光させたりしていた。このようなLEDを実装した発光部品は、例えば電光掲示板や、大型の映像用の画面、信号機のライト、イルミネーションなどに使用されている。
しかし、LEDは消費電力が従来の電球に比べて少ないこと、発光寿命も電球に比べて長いことから、電灯、室内照明、自動車照明、液晶画面用のバックライトなど、幅広い分野への適用が期待されている。
このような製品への適用においては、多数のLEDをまとめて発光させて、光を集光させる必要がある。その理由は、一つのLED素子では、光の強度が電球に比べるとまだ弱いためである。しかし、従来の樹脂などを使用してモールドしたLED素子では、LED素子を高密度に並べるには限界がある。また、LED素子の出力が大きくなるほど、LED素子の温度上昇が起こりやすくなり、発光効率の低下を招きやすい。したがって、高出力のLED素子を高密度に実装し、かつ光を効率的に集光させることが、LED素子をライト、照明など多方面への適用のためには必要である。
光を集光するには、通常、レンズが使用される。しかし、LED素子一つ一つにレンズを使用すると、コストがかかり製品価格が高くなるし、レンズをLED素子上で固定するための支持具も必要となる。
なお、この種のサブマウントに関連する技術としては、例えば特許文献1が挙げられる。
特開平5−190973号公報
本発明は、上記のような状況を鑑みてなされたものであり、本発明によれば、LED素子の高密度な実装が可能であり、効率よく光を集光でき、放熱性も高く、低価格なLED用のサブマウントを提供することができる。
本発明によれば、上記課題を達成するために、以下のようなサブマウントが提供される。
すなわち、(1)本発明のサブマウントの特徴は、基板と、前記第1基板に接合され、かつ、内壁が光の反射面を形成する貫通穴が設けられた第2基板とを備え、前記第1基板は、前記第2の基板に接合された第1の面と、前記第1の面と同じ側に前記第1の面よりも低い位置に設けられた第2の面と、前記第1の面上に設けられ、発光素子に接続して給電するための給電端子と、前記給電端子に接続された電極メタライズとを有し、前記第2基板の貫通穴前記第1基板に投影した領域には、前記給電端子、これを有する前記第1の面、前記第2の面及び前記電極メタライズが設けられ、前記第2の面は、前記投影した領域内から前記第2の基板の外側まで延在するとともに、前記電極メタライズは、前記第2の面上であり前記第2の基板との間を通って、前記投影した領域内の給電端子から前記第2の基板の外側まで延在している点にある。
(2)また、基板と、前記第1基板に接合され、かつ、内壁が光の反射面を形成する貫通穴が設けられた第2基板とを備え、前記第1基板は、前記第2基板に接合された第1の面と、前記第1の面に設けられた溝と、前記第1の面上に設けられ、発光素子に接続して給電するための給電端子と、前記給電端子に接続された電極メタライズとを有し、前記第2の基板の貫通穴を前記第1の基板に投影した領域には、前記給電端子、これを有する前記第1の面、前記溝及び前記電極メタライズが設けられ、前記溝は、前記投影した領域内から前記第2の基板の外側まで延在するとともに、前記電極メタライズは、前記溝を通って、前記投影した領域内の給電端子から前記第2の基板の外側まで延在している点にある。
(3)更に具体的には、上記(1)または(2)において、前記第1基板は、シリコン基板であり、前記第2の面または前記溝は、エッチング加工により形成されている点にある。
(4)また、本発明に係るサブマウントの製造方法の特徴は、
第1の基板の第1の面をエッチング加工し、当該第1の面より低い位置に設けられたエッチング加工部を形成する工程と、前記第1の面上に発光素子に接続するための給電端子を形成する工程と、前記第1の基板の前記第1の面及び前記エッチング加工部の上に、前記給電端子に接続された電極メタライズを形成する工程と、第2の基板に貫通穴を形成する工程と、前記第2の基板の貫通穴の前記第1の基板への投影面内に、前記第1の面上の給電端子と、前記エッチング加工部とが含まれ、前記電極メタライズは、前記エッチング加工部を通って前記給電端子から前記第2の基板の外側まで延在するように、前記第2の基板を前記第1の基板の第1の面に接続する工程とを含む点にある。
(5)更に上記(4)において、前記第1基板は、シリコン基板であり、前記第2基板は、ガラス基板であり、前記第1の基板と前記第2の基板とは、陽極接合により接合されている点にある。
本発明によれば、LED素子を高密度で実装することが可能であり、これらの発光時の熱を効率よく放熱させることが可能である、低価格なLED用のサブマウントを提供することができる。
また、本発明は、LED素子を実装するためのサブマウントであり、各種の照明器具、信号機のライト、電光掲示板、液晶画面のバックライトなどに適用することができる。
以下に本発明の課題を解決するための代表的な実施の形態の特徴を列挙する。
(6)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、内壁が光の反射面を形成する貫通穴の断面形状が、前記第1基板と前記第2基板との接合部における大きさよりも光が放射される外部方向に大きく拡大された形状を有していることを特徴とする。
(7)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、前記内壁が光の反射面を形成する貫通穴の内部表面にメタライズが形成されていることを特徴とする。
(8)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、前記貫通穴の断面は曲線状(例えば放物線状)であることを特徴とする。この特徴は、例えば、貫通孔の内壁を基板の主面の一方から他方に向けて貫通孔の内径を滑らかに狭める曲面にすることや、当該主面間に延びる仮想的な線を中心とした放物面にすることで、具現化される。
(9)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、前記貫通穴の内部表面に樹脂が塗布されて滑らかな面が形成されていることを特徴とする。
(10)上記(6)に記載のサブマウントにおいて、前記メタライズはAlもしくはAl合金膜を含むことを特徴とする。
(11)上記(1)または(3)に記載のサブマウントにおいて、前記貫通穴が設けられた第2基板との接合面と反対側の前記貫通電極が設けられた第1基板表面の貫通電極以外の部分に、前記貫通電極と電気的に接続されていないメタライズを有することを特徴とする。
(12)上記(1)乃至(3)及び(6)乃至(10)に記載のサブマウントにおいて、前記第1基板と前記第2基板が陽極接合により接合されていることを特徴とする。
以下、本発明の実施例を図面に従ってさらに具体的に説明する。
<実施例1>
本発明の第一の実施例について図1〜図9を用いて説明する。図1は、ガラス基板およびSiウェハの状態で組み立てたLEDサブマウント100の最小構成単位を示すもので、後述する図2の線分X-X'の断面図を示している。したがって図示のサブマウント100は、多数のサブマウントが一括して形成された基板からダイシングにより切り出された一個のサブマウント100の構造を示している。図2は、図1のLEDサブマウントの平面図、図3は図1のサブマウントの斜視図である。
ガラス基板1に貫通穴が形成され、そこに導体が充填された貫通電極2が形成されている。ガラス基板1の裏面には、電極メタライズ3Aが形成され、外部電極との接続に用いられる。ガラス基板1は、貫通穴12を有するSi基板4と接合され、Si基板4の貫通穴12の内壁には反射膜5が形成されている。
Si基板4の貫通穴12内に位置するガラス基板1の貫通電極2上には、LED素子接続のための電極メタライズ3Bが形成され、この電極メタライズ3B上にLED素子6Aが搭載されると共にLED素子6Aの一方の電極が電極メタライズ3Bに接続され、さらに他方の電極がワイヤーボンディング7で隣接する他の貫通電極2に電気的に接続されている。
この例では、Si基板4の1個の貫通穴12に対し、ガラス基板1には5個の貫通電極2が一つのパターンとして対応するように設けられている。5個の貫通電極2の内、中央の貫通電極2が周囲4個の貫通電極2上に搭載されるLED素子6Aの一方の電極に給電する端子となる。
図示のように、Si基板4の貫通穴12は口径が表面から深さ方向に漸次小さく、この口径の小さい位置にLED素子6Aが配置されていることから、LED素子6Aが発する光を外部に効率よく集光、放射できる構造を有している。
本実施例のサブマウント100は、Si基板4の貫通穴12内に位置するガラス基板1の貫通電極2上に、四個のLED素子6Aが実装されているが、LED素子をより高密度に並べることで、多数のLED素子を一つのサブマウント内に実装することが可能である。
貫通電極2上に搭載接続するLED素子6Aは、同一の発光色の同士あるいは、RGB(Red、Green、Blue)など三色のLEDを配置することで、様々な色調の光を発生されることも可能である。この場合、図2のような構造では、LED搭載部の一つを、LED素子6Aを搭載せず、そのままにしておいても良い。また、貫通電極2の数を増大させ、さらに多数のLED素子6Aを実装しても構わないし、また貫通電極2を一つとして、LED素子一つを実装するサブマウントとしても構わない。
本実施例で重要なのは、Si基板4の貫通穴12内に、ガラス基板1に設けられたLED素子6Aを露出させ、貫通穴12の壁面に設けられた反射膜5で、LED素子6Aから発する光を有効に反射集光させて貫通穴12の外部に放出させることである。
次に、製造プロセスについて説明する。図4のように、ウェハ状態のガラス基板1に、サンドブラストを用いて貫通電極2を形成するために貫通穴パターンを二次元的に一定のパターン間隔でマトリックス状に形成する。この貫通穴には、導電性樹脂、はんだなどの充填、Cu、Niなどの金属を内部にめっきして充填し、貫通電極2を形成する。
複雑になるので図示しないが、この後の工程では、ガラス基板1の裏面には電極メタライズ3A、Si基板4と接合される面側には、LED素子接続のための電極メタライズ3Bが形成される。
その方法は、まず、ガラスとの良好な密着を得るためのTi層、その上にTi層保護のためのバリア層となるPt層、あるいはNi層、さらに表面酸化を防止するAu層などが、スパッタ法あるいは蒸着法などを用いて形成される。次に、フォトレジストを用いて、メタライズパターンと同一形状のマスクパターンを形成し、ミリングによりそれ以外の部分のメタライズを除去する。その後、洗浄を行いレジストを除去すれば、所望のメタライズパターンが形成される。
それ以外のメタライズパターンの形成方法としては、最初にマスクパターンを形成し、その後メタライズを形成して、マスク上のメタライズを除去する、いわゆるリフトオフプロセスも適用可能である。
一方、Si基板4への貫通穴12の形成方法は、異方性のウェットエッチングを用いることができる。まず、図4に示すように(100)面が上面となるSiウェハに、貫通穴を形成する部分がオープンとなったマスクパターンを形成する。次にウェットエッチングで加工すると、エッチング速度を適切にコントロールすることで、最密面の(111)面を斜面として形成することが可能となる。このエッチングを貫通するまで行うことで、四方に斜面を有する貫通穴12を形成することができる。
貫通穴12内には、図4では図示しないが反射膜5を形成する。この反射膜には、メタライズを用いることができる。メタライズは、表面が鏡面であることが望ましいが、多少の凹凸が存在しても構わない。メタライズには、まずSi基板4との密着性を高めるために、Tiメタライズを形成し、その上に、Alメタライズなどを形成したものが好適である。それ以外にも、LED素子から出た光の色調を変化させたい場合などは、反射率の変化が光の波長により変化し易い金属を用いることも可能である。
上記のように加工したガラス基板1とSi基板4とを、ウェハの状態で図5に示すように、Si基板4の貫通穴12内にガラス基板1に設けた貫通電極パターン2が露出するように、好ましくはガラス基板1の4個の穴のパターン2がSi基板4の貫通穴12の中心(焦点)にくるように位置合わせを行い、両基板を接合し複合体を形成する。接合に際しては、陽極接合と呼ばれる方法が好適であるが、必ずしも、接合方法は陽極接合に限定されるものではない。陽極接合以外には、ガラス基板1およびSi基板4にメタライズを形成して、はんだにより接合したり、あるいはメタライズを形成せず、低融点のガラスを印刷などの方法により接合面へ供給し、これを用いて接合することも可能である。ただしここでは、ガラスとSiの接合方法として用いられることの多い、陽極接合を中心に説明する。
陽極接合とは、主にガラスとSiあるいは金属の接合に適用することのできる接合技術である。近年、MEMS(Micro Electro Mechanical Systems)と呼ばれる分野において、積極的に活用されている技術である。
陽極接合の原理を以下に簡単に述べる。ガラスとSiを重ね合わせ、数百度に加熱する。その状態で、一般的にガラス側をマイナス、Si側をプラスとなるように電圧を印加する。これによりガラス内に強い電界が発生し、この電界によりガラス中に含まれるNaなどの半径の小さい陽イオンが、強制的にマイナス電極側へ拡散させられ、ガラスとSiの界面近傍は、陽イオン欠乏層が形成されると言われている。この陽イオン欠乏層は、マイナスに帯電するため、これにより、接合界面近傍には、さらに強力な静電引力が発生する。この静電引力によりガラスとSiは強固に密着することになる。また同時に、ガラス中に含まれる酸素とSiが反応し、酸化物を界面で形成することにより、化学的に接合され、強固な接合が得られる。
陽極接合は、貫通電極2に充填された材料の耐熱温度以下で行われる必要がある。導電性樹脂が充填されている場合には、樹脂の種類にもよるが200〜250℃が好適である。はんだが充填されている場合には、はんだの融点以下、めっきで充填されている場合には、めっき金属の融点以下でガラスが溶融しない程度の温度で行われる必要がある。
例えばAu−Snはんだが充填される場合には、Au−Snはんだの融点280℃以下で接合を行えば良く、Cuめっきなどで充填されている場合には、融点1084℃以下となるが、実際はガラスの耐熱性の問題があるので400℃程度が好適である。
以上のようにして、ガラス基板1とSi基板4の接合を行い、LED素子6Aの実装、あるいはダイシングなどにより図1のような最小単位への分割を行う。LED素子の実装工程と分割工程は、どちらが先でも構わないが、LED素子の実装、ワイヤーボンディングをウェハ状態で一括して行えば、実装工程における部品の搬送時間を低減して、生産性を向上させることができる。
ダイシングによりサブマウント100を最小単位へ分割する場合には、Si基板4上に、LED素子6Aをダイシングの冷却水から保護するためのテープなどで覆うことも可能である。一方、ダイシング等による分割を先に行えば、ダイシング時の冷却水がLED素子にかかるのを防ぐための手段が必要ない、というメリットがあるが、LED素子の実装工程において、個別の基板を搬送する時間が発生する、というデメリットがある。どちらの方法を選択するかは、その時の生産、設備の状況などに応じて選択することができる。
導体による貫通電極2と、その上の電極メタライズ3B上にLED素子6Aを実装する理由は、電気的接続を得ることと、LED素子の発熱を効率よく放熱させるためである。LED素子の発熱量が比較的小さい場合には、導電性樹脂などを貫通電極の充填材料として使用することができるが、発熱量が多い場合には、はんだ、あるいは、めっきなどの金属材料を直接充填する構造が望ましい。
以上に述べたように、ウェハ状態でのLEDサブマウントの組み立て、LED素子の実装、ダイシング等による分割を完了したものが、図1〜3に示した状態である。このような構成とすることで、図8のように、LED素子の横方向に進んだ光を反射膜5により上方に反射させ、効率的に上方に光を集光させることが可能となる。
第一の実施例の構造を元に、さらに発展させた形態について以下に述べる。一般的に、陽極接合は、400℃付近で行われることが多く、200℃付近では接合性が不十分な場合がある。このような場合、図6のように接合促進用のTi/Alメタライズ8をSi基板4側に順次形成して、接合を促進することが可能である。その理由は、陽極接合の強度を高めているのは、ガラス中の酸素と相手側の元素との酸化反応が主であるためである。Siよりも酸化し易いAlメタライズを接合面に形成することで、低温でもガラスとAlメタライズが十分に反応し、接合強度を向上させることができる。
図1および図2の電極メタライズ3は、もう少し小さくすることも可能である。この場合、ガラス基板1を通して、Si基板4との接合面を目視レベルでも検査することが可能である。陽極接合を行った場合、ボイドなどが残った部分が未接合部であり、光の反射でこの部分は白く見える場合が多い。一方、接合が良好な部分では、光の反射が異なり、黒く見える場合が多いので、接合部の検査が容易に行えるというメリットがある。
また、図7のように、電極メタライズ3を小さくして、さらに、陽極接続時の電圧印加用メタラズ9を形成することもできる。このような構造にして、電圧印加用メタライズ9をマイナス、Si基板4をプラスとして電圧を印加すると、電極印加用メタライズ9とSi基板4に挟まれたガラス基板1内に電圧が集中し、ガラス基板1内に強い電界を発生させることが可能となる。これにより、比較的低温でも陽イオンの拡散が進行しやすくなり、低温でもスムーズに接合が進行するようになる。
以上のようにして、ウェハの状態でガラス基板1およびSi基板4を加工して接合を行うことで、LEDサブマウントを一括して大量に製造し、低価格なLEDサブマウントを提供することができる。
これまでに述べた実施例を基に、さらに上方への集光効率を増大させる方法について、以下に説明する。図9のように、Siウェハに、貫通させずに異方性エッチングを行い、樹脂10を穴の側面および底面に塗布し、硬化させる。次にSi基板の裏面を研磨することで、滑らかな曲面の貫通穴を有するSi基板を形成することができる。貫通穴12内部が、樹脂10により、滑らかな反射面となるようし、さらにその表面に反射膜5を形成することで、図8に示したように、上方への集光効率を高めることができる。
<実施例2>
本発明の第二の実施例について、図10〜図16を用いて説明する。図10および図11に示しているように、第一の実施例と異なり、ガラス基板1を加工してLED素子6Aからの光の反射面を形成している。つまり、実施例1においてはSi基板4に貫通穴12を設けたのに対し、本実施例2では、ガラス基板1に貫通穴12を設ける。このガラス基板1に貫通穴12を設ける手法として本実施例では、ガラス基板1を周知のサンドブラストにより加工する。
サンドブラストにおいては、まずガラス基板1に開口径約2mmの円形状のレジストマスクパターンを設けておき、露出したガラス面にサンドを吹き付け選択的に加工する。
サンドブラストの加工では、通常、サンドの当り始める面の穴径に比べ、貫通した時の反対側の穴径の方が小さくなる。つまり、穴の深さ方向に穴径が段階的に小さくなる。これは穴が深くなるにつれて、当るサンドの数が少なくなるためと推定される。本実施例においては、穴が深くなるにつれて当てるサンドの勢いを徐々に低下させることで、穴の断面に曲面を形成する。この曲面が、できるだけ放物線を描くように、サンドブラストの勢いを調節する。曲面を放物線にする理由は、LEDから出射された光をできるだけ効率的に上方へ送り出すためであるが、LEDから出射される光が十分に強い場合には、必ずしも曲面に加工する必要はない。曲面の表面には実施例1と同様に反射膜5が形成される。
Si基板4のLED素子搭載部が、形成したガラス基板1の貫通穴12内に来るように、ガラス基板1とSi基板4とを位置合わせして両基板を接合する。LED素子6Aをガラス基板1の貫通穴12の内部に実装することで、LED素子から出射された光は、反射膜5により反射され、上方へ集光される。
反射膜5の形成に関し、図12を用いて詳しく説明する。できるだけ集光の効率を向上させたい場合には、サンドブラストにより発生したガラス基板1の曲面表面の荒れを低減する必要がある。このような場合、サンドブラストのサンド粒径を小さくしたり、フッ酸によりサンドブラストによる研削面を少しエッチングしたりすることで荒れを低減することができる。より抜本的に滑らかな曲面を形成するには、図12のように耐熱性があり、粘性の小さい樹脂10を曲面上に塗ることができる。これにより荒れの凹んだ部分11(V溝)に樹脂10が入り込み、凹凸を低減することができる。この上から、Tiメタライズ5aを形成して密着性を向上させ、最後にAlメタライズ5bを形成して、反射膜5を作る。
樹脂を塗布することで滑らかな曲面を形成するには、この他の方法としては、図13のように、ガラス基板1に貫通させずにサンドブラストなどの方法で穴を形成し、内部に樹脂10を曲面を形成するように塗布する第1の加工工程と、樹脂を十分に硬化させた後、ガラス基板1の裏面を研磨する第2の加工工程とで、滑らかな曲面を有する貫通穴つきガラス基板を作製することができる。
本実施例での配線の引き出し構造と分割方法を図14〜図16を用いて述べる。図14は、図15のA−A’での断面を表す図である。図15のように、異方性エッチングにより、Si基板4は加工されている。A−A’断面における、LED素子6Aの搭載面より低いエッチング加工部を溝13と呼ぶ。
LED素子搭載部から、この溝13上に沿って連続して、電極メタライズ3Bが形成されている。ガラス基板1とSi基板4との接合は、溝13以外の、エッチングされていないSi基板4の表面で、かつガラス基板1の貫通穴12以外の部分で行われている。
以下にLED素子6Aと連続した電極メタライズ3Bを、外部からワイヤーボンディング可能なように残してダイシングにより分割する方法について説明する。
ダイシングは2回行う。まず、図15および図16に示すように、Si基板4を切断することなく、ガラス基板1のみを1回目のダイシング位置で、ダイシングする。したがって、図16は、1回目のダイシングが終了した時点での断面を表す図である。
次に、図16のように、2回目のダイシングでSi基板4を切断する。以上のようにして、Si基板4上に電極メタライズ3Bが形成され、さらにその上にガラス基板1が存在せず、電極メタライズ3B上へワイヤーボンディング可能な構造を形成することができる。
<実施例3>
本発明の第三の実施例について、図17を用いて説明する。図17では、Si基板4にサンドブラストなどの方法で貫通穴が形成され、貫通穴内部に導電性ペースト、はんだ、金属のめっきなどが充填され、貫通電極2が形成されている。貫通電極2上の電極メタライズ3B上にLED素子6Aを実装することで、図14の実施例2に比べ、放熱性を高めることができる。
<実施例4>
本発明の第四の実施例について、図18を用いて説明する。図18では、Si基板4にサンドブラストで、実施例2および3と同様の曲面を形成し、貫通電極2のついたガラス基板1と接合する構造である。サンドブラストによる研削面を滑らかにするには、図12と同様の方法を用いることができる。
本発明の実施例1に示すサブマウント100の断面図である。 本発明の実施例1に示すサブマウントの平面図である。 本発明の実施例1に示すサブマウントの斜視図である。 本発明の実施例1に示すガラス基板とSi基板の斜視図である。 本発明の実施例1に示すガラス基板とSi基板とを組み合わせ一体化し複合体とした斜視図である。 本発明の実施例1に示すサブマウントの断面図であり、ガラス基板1とSi基板4との接合面にメタライズ8を設けたものである。 本発明の実施例1に示すサブマウントの断面図であり、ガラス基板1の接合面の背面に陽極接続時の電圧印加用メタライズ9を設けたものである。 本発明の実施例1に示すサブマウントの断面図であり、LED素子2Aからの発光光の光路を示したものである。 本発明の実施例1においてSi基板4に貫通穴12を形成する工程を示す断面図である。 本発明の実施例2に示すサブマウント100の断面図である。 本発明の実施例2に示すサブマウント100の平面図である。 本発明の実施例2に示すサブマウント100を構成するガラス基板1の貫通穴12の要部断面図である。 本発明の実施例2においてガラス基板1に貫通穴12を形成する工程を示す断面図である。 本発明の実施例2に示すサブマウント100の要部断面図である。 本発明の実施例2のサブマウント100の斜視図を模式的に示したものである。 本発明の実施例2のサブマウント100を形成する際のダイシング工程を示す断面図である。 本発明の実施例3に示すサブマウント100の部断面図である。 本発明の実施例4に示すサブマウント100の部断面図である。
符号の説明
1…ガラス基板、
2…貫通電極、
3A…外部との接続用の電極メタライズ、
3B…LED素子との接続用電極メタライズ、
3C…LED素子のワイヤーボンディング用電極メタライズ、
4…Si基板、
5…反射膜、
6A…LED素子、
6B…LED素子の発光部、
7…ワイヤーボンディング、
8…Ti/Alメタライズ、
9…電圧印加用メタライズ、
10…耐熱性樹脂、
11…V溝、
12…Si基板の異方性エッチングによる貫通穴、
13…溝、
100…サブマウント。

Claims (6)

  1. 基板と、
    前記第1基板に接合され、かつ、内壁が光の反射面を形成する貫通穴が設けられた第2基板とを備え
    前記第1基板は、
    前記第2の基板に接合された第1の面と、
    前記第1の面と同じ側に前記第1の面よりも低い位置に設けられた第2の面と、
    前記第1の面上に設けられ、発光素子に接続して給電するための給電端子と、
    前記給電端子に接続された電極メタライズとを有し、
    前記第2基板の貫通穴前記第1基板に投影した領域には、前記給電端子、これを有する前記第1の面、前記第2の面及び前記電極メタライズが設けられ、
    前記第2の面は、前記投影した領域内から前記第2の基板の外側まで延在するとともに、前記電極メタライズは、前記第2の面上であり前記第2の基板との間を通って、前記投影した領域内の給電端子から前記第2の基板の外側まで延在していることを特徴とするサブマウント。
  2. 基板と、
    前記第1基板に接合され、かつ、内壁が光の反射面を形成する貫通穴が設けられた第2基板とを備え
    前記第1基板は、
    前記第2基板に接合された第1の面と、
    前記第1の面に設けられた溝と、
    前記第1の面上に設けられ、発光素子に接続して給電するための給電端子と、
    前記給電端子に接続された電極メタライズとを有し、
    前記第2の基板の貫通穴を前記第1の基板に投影した領域には、前記給電端子、これを有する前記第1の面、前記溝及び前記電極メタライズが設けられ、
    前記溝は、前記投影した領域内から前記第2の基板の外側まで延在するとともに、前記電極メタライズは、前記溝を通って、前記投影した領域内の給電端子から前記第2の基板の外側まで延在していることを特徴とするサブマウント。
  3. 請求項1またはにおいて、
    前記第1基板は、シリコン基板であり、
    前記第2の面または前記溝は、エッチング加工により形成されていることを特徴とするサブマウント。
  4. 請求項3において、
    前記第2の基板は、ガラス基板であり、
    前記第1基板と前記第2基板とは、陽極接合により接合されていることを特徴とするサブマウント。
  5. 第1の基板の第1の面をエッチング加工し、当該第1の面より低い位置に設けられたエッチング加工部を形成する工程と、
    前記第1の面上に発光素子に接続するための給電端子を形成する工程と、
    前記第1の基板の前記第1の面及び前記エッチング加工部の上に、前記給電端子に接続された電極メタライズを形成する工程と、
    第2の基板に貫通穴を形成する工程と、
    前記第2の基板の貫通穴の前記第1の基板への投影面内に、前記第1の面上の給電端子と、前記エッチング加工部とが含まれ、前記電極メタライズは、前記エッチング加工部を通って前記給電端子から前記第2の基板の外側まで延在するように、前記第2の基板を前記第1の基板の第1の面に接続する工程と、
    を含むことを特徴とするサブマウントの製造方法
  6. 請求項において、
    前記第1の基板は、シリコン基板であり、
    前記第2の基板は、ガラス基板であり、
    前記第1の基板と前記第2の基板とは、陽極接合により接合されていることを特徴とするサブマウントの製造方法
JP2005224015A 2005-08-02 2005-08-02 サブマウント及びその製造方法 Expired - Fee Related JP4668722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005224015A JP4668722B2 (ja) 2005-08-02 2005-08-02 サブマウント及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005224015A JP4668722B2 (ja) 2005-08-02 2005-08-02 サブマウント及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007042781A JP2007042781A (ja) 2007-02-15
JP4668722B2 true JP4668722B2 (ja) 2011-04-13

Family

ID=37800503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005224015A Expired - Fee Related JP4668722B2 (ja) 2005-08-02 2005-08-02 サブマウント及びその製造方法

Country Status (1)

Country Link
JP (1) JP4668722B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212271B2 (en) * 2007-10-11 2012-07-03 Hitachi Chemical Co., Ltd. Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof
JP5241537B2 (ja) * 2009-01-27 2013-07-17 京セラ株式会社 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
KR100945029B1 (ko) 2009-04-23 2010-03-05 주식회사 옹스트롬 고효율 발광다이오드 소자용 금속성 인쇄회로기판 및 그 제조방법
JP4454689B1 (ja) 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
US8441020B2 (en) 2010-03-10 2013-05-14 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features
JP2013026510A (ja) 2011-07-22 2013-02-04 Rohm Co Ltd Ledモジュールおよびledモジュールの実装構造
US8992045B2 (en) * 2011-07-22 2015-03-31 Guardian Industries Corp. LED lighting systems and/or methods of making the same
JP2013219090A (ja) * 2012-04-04 2013-10-24 Sankyo Kasei Co Ltd Ledパッケージ
TWI556478B (zh) * 2014-06-30 2016-11-01 億光電子工業股份有限公司 發光二極體裝置
CN105790071A (zh) * 2016-03-22 2016-07-20 西安炬光科技股份有限公司 一种高功率半导体激光器及其制备方法
CN108695305A (zh) * 2018-05-17 2018-10-23 山西高科华兴电子科技有限公司 四晶led显示灯珠结构
JP7209213B2 (ja) * 2018-11-27 2023-01-20 東芝ライテック株式会社 車両用照明装置、および車両用灯具

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294831A (ja) * 1999-04-08 2000-10-20 Omron Corp 半導体発光装置、半導体発光装置アレイ、フォトセンサおよびフォトセンサアレイ
JP2002299693A (ja) * 2001-04-04 2002-10-11 Nippon Computer Network Kk 発光ダイオード及び製造方法
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置
WO2005020338A1 (ja) * 2003-08-26 2005-03-03 Sumitomo Electric Industries, Ltd. 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード
JP2005166909A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd パッケージ及びその製造方法
JP2005183558A (ja) * 2003-12-18 2005-07-07 Hitachi Ltd 光部品搭載用パッケージ及びその製造方法
JP2006135276A (ja) * 2004-10-04 2006-05-25 Hitachi Ltd 半導体発光素子搭載用パッケージ及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294831A (ja) * 1999-04-08 2000-10-20 Omron Corp 半導体発光装置、半導体発光装置アレイ、フォトセンサおよびフォトセンサアレイ
JP2002299693A (ja) * 2001-04-04 2002-10-11 Nippon Computer Network Kk 発光ダイオード及び製造方法
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置
WO2005020338A1 (ja) * 2003-08-26 2005-03-03 Sumitomo Electric Industries, Ltd. 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード
JP2005166909A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd パッケージ及びその製造方法
JP2005183558A (ja) * 2003-12-18 2005-07-07 Hitachi Ltd 光部品搭載用パッケージ及びその製造方法
JP2006135276A (ja) * 2004-10-04 2006-05-25 Hitachi Ltd 半導体発光素子搭載用パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP2007042781A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4668722B2 (ja) サブマウント及びその製造方法
JP4981342B2 (ja) サブマウントおよびその製造方法
JP4451859B2 (ja) 高出力ledパッケージ
JP5175488B2 (ja) 多層反射面構造を有するledパッケージ
KR100752586B1 (ko) 발광장치 및 조명장치
US20060001055A1 (en) Led and fabrication method of same
US20080038854A1 (en) Light emitting diode package and fabrication method thereof
TWI250485B (en) Light emission device and manufacturing method thereof
JP6056336B2 (ja) 発光装置
JP2011176347A (ja) 反射レンズを備えたパワー発光ダイパッケージ
JP2007027433A (ja) 発光装置
JPWO2005091383A1 (ja) 発光装置の製造方法
KR20050066030A (ko) 고출력 발광다이오드 패키지 및 제조방법
JP2007281468A (ja) アノダイジング絶縁層を有するledパッケージおよびその製造方法
JP4948818B2 (ja) 発光装置および照明装置
JP3991624B2 (ja) 表面実装型発光装置及びその製造方法
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
JP4938255B2 (ja) 発光素子収納用パッケージ、光源および発光装置
JP2007096285A (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
KR100699161B1 (ko) 발광 소자 패키지 및 그의 제조 방법
JP2010129539A (ja) ヘッドランプ用セラミックパッケージ及びこれを備えるヘッドランプモジュール
JP2010212352A (ja) 発光装置用基板及び発光装置並びにそれらの製造方法、並びに、発光モジュール
JP4845370B2 (ja) 発光装置および照明装置
JP4846505B2 (ja) 発光装置およびその製造方法
JP2003282951A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees