JP2009038127A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009038127A
JP2009038127A JP2007199589A JP2007199589A JP2009038127A JP 2009038127 A JP2009038127 A JP 2009038127A JP 2007199589 A JP2007199589 A JP 2007199589A JP 2007199589 A JP2007199589 A JP 2007199589A JP 2009038127 A JP2009038127 A JP 2009038127A
Authority
JP
Japan
Prior art keywords
semiconductor chip
external electrode
semiconductor device
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007199589A
Other languages
English (en)
Other versions
JP2009038127A5 (ja
JP5123597B2 (ja
Inventor
Daisuke Ikeda
大助 池田
Hideaki Yoshimi
英章 吉見
Kazumi Horinaka
和己 堀中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007199589A priority Critical patent/JP5123597B2/ja
Publication of JP2009038127A publication Critical patent/JP2009038127A/ja
Publication of JP2009038127A5 publication Critical patent/JP2009038127A5/ja
Application granted granted Critical
Publication of JP5123597B2 publication Critical patent/JP5123597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】発熱量が多い場合でも、Ｓｉ基板の表面から放熱が可能で、クラックや断線を発生しないようにしたＷ−ＣＳＰタイプの半導体装置を提供する。
【解決手段】半導体チップ２０には、再配線を持つ第１の外部電極２３Ｂ〜２３Ｄと、下端は、仮想線Ｌｈの下まで、右端は、仮想線Ｌｖの右端またはそれを超えるように延在されている。そのため、発熱する部分では、従来の再配線が無く、面積の大きい外部電極を配置できるため、放熱性の向上が実現できる。
【選択図】図１

Description

本発明は、半導体装置に関するものである。
近年、携帯電話やデジタルカメラなどの情報端末の普及により、それに搭載される半導体装置には、集積化と共に、薄膜化、小型化、軽量化が要求されている。これを実現する方法の一つとして、半導体装置を半導体チップの大きさに近づけるＣＳＰ技術（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ または Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）がある。
特に、リードフレームや実装基板を用いないＷ−ＣＳＰ技術（Ｗａｆｅｒ Ｌｅｖｅｌ−Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ または Ｗａｆｅｒ Ｌｅｖｅｌ−Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）は、製造コストの低減などが期待でき、最終的な小型のパッケージを実現するものとして注目を集めている。
図３は、一般的なＷ−ＣＳＰの構造であり、一端が半導体チップ１の電極パッドにコンタクト２を介して接続される電極３、他端が外部電極４と電気的に接続された再配線５と、前記半導体チップ１を覆うソルダーレジスト（図面では省略した）と、前記外部電極４を露出させるようにソルダーレジストがパターニングされ、その露出部に設けられたソルダーボール６により成る。
特願２００５−３３２８９６号公報
図３は、あくまでも模式的に示したもので、実際は、図４の様に外部電極４にはソルダーボール６がマトリックス状に数多く形成され、コンタクト２から伸びる再配線５は、チップ１表面のパターンの間を迂回しながら設けられている。
一方、このＷ−ＣＳＰは、実装基板に対してフェイスダウンで実装するため、熱のパスは、再配線、外部電極、更にはそこに設けられたソルダーボール６であり、熱を外部に放出することが難しかった。
つまり半導体チップ１として、小信号系のＬＳＩに応用されていたが、近年大信号系で駆動電流も大きく、小信号系のＬＳＩよりも大量に発熱するＬＳＩもＷ−ＣＳＰに応用する要求があり、その放熱に問題があった。
また再配線が細いため、従来構造の電極３および外部電極４にネックが形成され、チップ自体が発熱するため、そのネックの所にクラックが入ったり、断線する問題があった。
従来では、コンタクトを介して接続される電極３と外部電極４は、電極３および外部電極４よりもその幅が狭い再配線５で接続されていた。
しかし本発明は、チップサイズに対して、端子の数が４個から８個、せいぜい１０個程度の数しか設けられないものであり、更には、低温の第１の領域と、前記第１の領域よりも高温な第２の領域があり、この第２の領域から発生する熱を放熱させて、その部分の駆動能力を高めんとするものである。
具体的には、第１のコンタクトの位置と異なる領域に延在するため、外部電極の幅よりも狭い再配線が設けられた第１の外部電極と、
第２のコンタクトが設けられた位置から、前記半導体チップの縦の中心線および横の中心線の近傍またはそれらを超えて延在する第２の外部電極を有する事で解決するものである。
更には、この第１の構造に於いて、高温な第２の領域があり、前記第２の外部電極は、前記第２の領域を被覆することにより、効果的に半導体チップの熱を放出するものである。
続いて第２の構造として、
第１のコンタクトと接続され、前記第１のコンタクトの位置と異なる領域に延在するため、前記外部電極の幅よりも狭い再配線が設けられた第１の外部電極と、
第２のコンタクトと接続され、前記短辺方向には、前記半導体チップの周囲から、前記半導体チップの長辺と平行な前記半導体チップの中心線近傍またはそれを超え、長辺方向には、表面に設けられる端子の先まで延在する第２の外部電極を有する事で解決するものである。
更には、この第２の構造に於いて、高温な第２の領域があり、前記第２の外部電極は、前記第２の領域を被覆することにより、効果的に半導体チップの熱を放出するものである。
以上の如き構造により、フェイスダウン型半導体装置の問題であるチップ表面の放熱機能を改善でき、その結果駆動能力を更に拡大できるものである。
ただし、当然のことではあるが、フェイスダウン実装された際の、半導体装置の裏面には、放熱フィンが設けられても良いし、この半導体装置とこの装置が設けられる実装基板との間には、アンダーフィルの如き、熱伝導性の優れた絶縁性材料が設けられても良い。
前述したように、半導体チップ２０の表面に、コンタクト２１から端子２２に到るまでの領域に、面積の大きい外部電極２３を配置すれば、従来の再配線５に対応する部分も含めて幅の広い大きな電極にできる。よって熱伝導のパスが広がり、放熱性を向上させることができる。
そのため、大電流を流せ、発熱の大きいＬＳＩでも、幅広な再配線に相当する部分も含めた外部電極２３が、半導体チップ２０から生じた熱を吸収・放熱することができる。よって、半導体装置の発熱による半導体特性の低下を抑止できる。
また従来構造の様なネックがないため、熱膨張係数αの違いにより外部電極２３の部分のクラック発生を抑止することができる。
以下、本発明の実施の形態を説明する前に、本発明の概要を述べる。
フェイスダウン型半導体装置２４は、別名としてフリップチップとも呼ばれ、一般には、従来例の欄で述べたようなＷ−ＣＳＰの構造でなる。このＷ−ＣＳＰは、ＩＣ、ＬＳＩ等に適用され、入出力端子６・・・も１００以上と非常に多いものもあり、チップ表面の端子を、ＢＧＡの如くマトリックス状に再配置していた。またチップの周囲に並べられたボンディングパッドは、実装基板に実装する事を考慮すると、そのサイズが小さいため、それぞれが再配線５を用いて並べ変えられ、大きいサイズにして並べ変えられた。その並べかえられた外部電極４は、サイズも大きく、且つ数も多いため、外部電極４を縫うように幅の狭い再配線５が用いられた。
一方、本発明は、図１Ａの様に、前記端子２２の数が４〜１０程度であり、本実施例では４端子、６〜８端子程度のＩＣ、ＬＳＩに適用するものであり、他のＬＳＩと比べてみても、その端子数２２が極端に少ないものである。
つまり、従来の再配線５を用いて製造すれば、その再配線５の周りには、空き領域が存在し、この空き領域を有効に活用しようとして考えられたものである。
更には、半導体チップ２０の全面が全て実質同一温度で上昇しているものではない。つまり図１Ｂに示す如く、低温な第１の領域２５と、前記第１の領域２５よりも高温な第２の領域２６があり、外部電極２３は、この第２の領域２６を被覆することにより、効果的に半導体チップ２０の熱を放出するものである。尚、図１Ｂの同心円は、中心が最も熱く、周囲に行くにつれて徐々に温度が下がっていることを示している。
このＬＳＩからなる半導体チップ２０は、例えば、大電流を必要とするモータのドライバ用のＬＳＩであり、またはＬＥＤ等の照明用の駆動回路である。そのため、駆動回路の特にトランジスタの部分が、第２の領域で、図１Ｂでは、一番小さい丸の部分であり、駆動回路以外の回路の部分が、一番外側の丸の外側にある第１の領域２５にある。
では、具体的に、図１Ａの構造について説明する。
Ｓｉの半導体基板は、通常の半導体プロセスを用いて形成されている。図面では、省略したが、熱拡散やイオン注入によるＰＮ接合の形成により、トランジスタ、ダイオード等が形成され、いわゆるＩＣ、ＬＳＩまたはシステムＬＳＩが形成されている。当然ディジタル系のＭＯＳ型素子、リニア系のＢＩＰ型素子、混在のデジタル−リニア型のどちらでも良い。
具体的な回路としては、モータドライバ、ＬＥＤドライバ等である。
シリコン基板には通常の半導体素子が形成され、半導体チップ２０が形成されている。この半導体チップ２０は、ウェハのまま製造され、図１Ａの端子２２が形成された後で、矩形にダイシングされている。また最近では、Ｓｉ基板の厚みが２００μｍ以下の場合もあり、その場合、レーザダイシングの場合もある。
この矩形の半導体チップ２０は、２対の対向する側辺があり、ここでは、上下の側辺を第１の側辺２５Ａ、第２の側辺２５Ｂ、左右の側辺を第３の側辺２６Ａ、第４の側辺２６Ｂとする。
そして中心線を仮想的に設けた。第１の側辺と平行な中心線をＬｈ、第３の側辺と平行な中心線をＬｖとする。
そして半導体チップには、入出力に必要なパッドが四つ設けられ、その全面には、ポリイミド樹脂、シリコン窒化膜などの絶縁層からなるパシベーション膜が設けられ、このパシベーション膜が開口されて、点線で示すコンタクト２１Ａ〜２１Ｄが露出されている。
更には、この絶縁層の上には、コンタクトを介してパッドと電気的に接続される外部電極２３Ａ〜２３Ｄが設けられている。例えばこの外部電極は、例えばＣｕからなり、その膜厚は、３〜１０μｍ程度である。そしてこの外部電極２３は、ソルダーレジスト等の絶縁被膜を介して円形の開口部が設けられ、そこに端子２２が設けられている。この端子は、例えばロウ材から成る半田、Ａｕ、Ａｇ、Ａｌ等が設けられている。
本発明は、前述した外部電極２３Ａにその特徴がある。
第１の外部電極２３Ｂ〜２３Ｄは、コンタクトと端子の間には、それぞれの外部電極の幅よりも狭い再配線３０が設けられ再配置されている。
一方、本発明の特徴である第２の外部電極２３Ａがある。この外部電極２３Ａは、本来第２のコンタクト２１Ａから端子２２まで延在されれば、その入出力端子としての機能を実現できる。しかし本実施例では、縦方向は、第１の側辺２５Ａと平行に延在する中心線Ｌｈの近傍またはその先まで、横方向は、第３の側辺２６Ａと平行な中心線Ｌｖの近傍またはそれを超えて延在されている。
つまり半導体チップ２０は、仮想的に二つの中心線Ｌｈ、Ｌｖで２行２列の四つのチップ領域に分けられ、実質上段左のチップ領域の面積と同一またはそれ以上の面積を有することになる。つまりチップの表面積Ｓに対して、第２の外部電極２３Ａの面積は、
Ｓ（２３Ａ）≒Ｓ／４ 、または Ｓ（２３Ａ）＞Ｓ／４
の関係を有する。ここで外部電極の面積は、外部電極外周とチップ周囲までのスペースＬにも影響はあるが、このスペースＬは、常識的な範囲である。
つまり第１の外部電極２３Ｂ〜２３Ｄは、従来構造としての再配線３０を有する構造とすることで、外部電極２３Ｂと２３Ｃの間、２３Ｂと２３Ｄの間に第２の外部電極２３Ａを延在させることができる。よって第２の領域２６の殆どを覆うことができる。また第１のコンタクト２１Ａと第２の外部電極２３Ａの端子との間は、再配線で延在されていないので、ネックの発生もなく、Ｃｕとシリコンチップとの熱膨張係数の違いによるネック切れ等の不具合を防止することができる。
尚、この外部電極は、ＡｌまたはＣｕを主材料とし、下層には、例えばバリア膜として下層からＴｉ、ＴｉＮが積層されても良い。またＣｕを採用する場合、電解メッキで形成されても良いし、無電解メッキ、その上に電解メッキ膜が形成されても良い。
また膜厚は、例えば３〜１０μｍの内、厚めの膜厚を選択することで、ヒートシンクの機能も持たせられ、熱伝導が良好に成る。
一方、図１Ａに於いて、端子２２の下方にポストが採用されても良い。このポストは、竹の様にしなるため、応力の緩和が可能であり、また比較的厚く形成されるため、ヒートシンクとしての機能が、よりも向上する特徴を有する。
続いて、第２の実施の形態について説明する。
前実施例では、端子が４つに対し、本実施例では端子が６つ形成されている。
ここで構造の説明は、端子の数と外部電極の構造だけが異なるだけであり、それ以外は実質同じ説明となるため、異なる部分のみを説明する。
つまり上段と下段にそれぞれ３端子ずつ形成されている。ここではチップの周囲にコンタクトが設けられると同時に、チップ周囲から内側の位置にも配置されている。例えばコンタクト２１Ａ、２１Ｂ、２１Ｐがそうである。
右下の第２の外部電極２３Ｐは、電源の部分であり、チップの中央付近に一つ目のコンタクト２１Ｐが、そして短辺と平行に延在された二つ目のコンタクト２１Ｐがあり、これは平面的に見て、矩形の形になっている。ただし、下段の第２の外部電極２３Ｐ側に凹み部が設けられている。
一方、第２の外部電極２３Ａは、チップ周囲から内側の位置に設けられたコンタクト２１Ａと端子を囲うように設けられている。
この両者の第２の外部電極の縦方向は、仮想的に設けられた中心線、つまり長い側辺と平行に延在する中心線Ｌｈと実質同じ部分まで延在されている。横方向は、コンタクトと端子を被覆し、更に端子の右側よりも更に外側まで延在されている。第２の外部電極２３Ａは、右にコンタクト２１Ｃがあるため、右上のコーナーが少し欠けている。
図２Ｂは、更に８端子型の構造である。ここでは、第２の外部電極２３Ａは、中心線Ｌｈよりも更に下側に、第２の外部電極２３Ｑは、中心線Ｌｈよりも上側に延在されている。
前述したように、第２の領域は、局部的であり、その熱がチップに加わり、チップクラック等も問題となる。よって裏面全面に、保護シートを貼り付け、チッピングを保護しながら、前述した第２の外部電極２３Ａで放熱している。よって本半導体装置の熱による特性劣化、駆動能力低下、電極のクラック、チッピング等を一度に解決することができる。
また保護シートは、フィラーの入った放熱性の優れたものでも良い。
本発明の第１の実施形態の半導体装置を示す図である。 本発明の別の実施の形態を説明する半導体装置の図である。 従来のＷ−ＣＳＰを説明する図である。 従来のＷ−ＣＳＰを説明する図で、半田ボールの並びを説明する図である。
符号の説明
２０：半導体チップ
２１Ａ：第２のコンタクト
２１Ｂ〜２１Ｄ：第１のコンタクト
２２：端子
２３Ａ：第２の外部電極
２３Ｂ〜２３Ｄ：第１の外部電極
２４：半導体装置
Ｌｈ、Ｌｖ：中心線

Claims (8)

  1. 半導体チップの表面にフェイスダウン用の外部電極が複数設けられた半導体装置であり、
    前記複数の外部電極は、前記半導体チップに設けられたコンタクトを介して前記半導体チップに形成された能動素子と電気的に接続され、
    第１のコンタクトの位置と異なる領域に延在するため、前記外部電極の幅よりも狭い再配線が設けられた第１の外部電極と、
    第２のコンタクトが設けられた位置から、前記半導体チップの縦の中心線および横の中心線の近傍またはそれらを超えて延在する第２の外部電極を有する事を特徴とした半導体装置。
  2. 前記複数の外部電極を被覆する絶縁性被膜の開口部には、ロウ材が設けられる請求項１記載の半導体装置。
  3. 前記半導体チップは、低温の第１の領域と、前記第１の領域よりも高温な第２の領域があり、前記第２の外部電極は、前記第２の領域を被覆する請求項１または請求項２記載の半導体装置。
  4. 表面が長方形の半導体チップの表面にフェイスダウン用の外部電極が複数設けられた半導体装置であり、
    前記複数の外部電極は、前記半導体チップに形成された能動素子とコンタクトを介して電気的に接続され、
    第１のコンタクトと接続され、前記第１のコンタクトの位置と異なる領域に延在するため、前記外部電極の幅よりも狭い再配線が設けられた第１の外部電極と、
    第２のコンタクトと接続され、前記短辺方向には、前記半導体チップの周囲から、前記半導体チップの長辺と平行な前記半導体チップの中心線近傍またはそれを超え、長辺方向には、表面に設けられる端子の先まで延在する第２の外部電極を有する事を特徴とした半導体装置。
  5. 前記第２の外部電極は、実質矩形で、短辺と平行に延在する側辺に沿って複数の前記第２のコンタクトが設けられる請求項４に記載の半導体装置。
  6. 前記第２の電極は複数設けられ、一は前記半導体チップの一方の長辺から前記長辺と平行な中心線の近傍またはそれを超えて延在され、一は前記半導体チップの他方の長辺から前記長辺と平行な中心線の近傍またはそれを超えて延在される請求項４に記載の半導体装置。
  7. 前記半導体チップは、低温の第１の領域と、前記第１の領域よりも高温な第２の領域があり、前記第２の外部電極は、前記第２の領域を被覆する請求項４から請求項６のいずれかに記載の半導体装置。
  8. 前記半導体チップの裏面には、チッピング防止としてフィルムが貼りあわされている請求項１〜請求項７のいずれかに記載の半導体装置。
JP2007199589A 2007-07-31 2007-07-31 半導体装置 Expired - Fee Related JP5123597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007199589A JP5123597B2 (ja) 2007-07-31 2007-07-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007199589A JP5123597B2 (ja) 2007-07-31 2007-07-31 半導体装置

Publications (3)

Publication Number Publication Date
JP2009038127A true JP2009038127A (ja) 2009-02-19
JP2009038127A5 JP2009038127A5 (ja) 2010-08-19
JP5123597B2 JP5123597B2 (ja) 2013-01-23

Family

ID=40439777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007199589A Expired - Fee Related JP5123597B2 (ja) 2007-07-31 2007-07-31 半導体装置

Country Status (1)

Country Link
JP (1) JP5123597B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH062687U (ja) * 1992-06-03 1994-01-14 新電元工業株式会社 半導体装置
JP2004214556A (ja) * 2003-01-08 2004-07-29 Denso Corp チップサイズパッケージ
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005340590A (ja) * 2004-05-28 2005-12-08 Yamaha Corp 半導体装置及びこれを備えた半導体ユニット
JP2007012756A (ja) * 2005-06-29 2007-01-18 Rohm Co Ltd 半導体装置
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH062687U (ja) * 1992-06-03 1994-01-14 新電元工業株式会社 半導体装置
JP2004214556A (ja) * 2003-01-08 2004-07-29 Denso Corp チップサイズパッケージ
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005340590A (ja) * 2004-05-28 2005-12-08 Yamaha Corp 半導体装置及びこれを備えた半導体ユニット
JP2007012756A (ja) * 2005-06-29 2007-01-18 Rohm Co Ltd 半導体装置
JP2007115760A (ja) * 2005-10-18 2007-05-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5123597B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
US8526186B2 (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
US20040217485A1 (en) Stacked flip chip package
US7176555B1 (en) Flip chip package with reduced thermal stress
TW201724410A (zh) 針對用於半導體封裝之矽橋的無金屬框設計
US7221055B2 (en) System and method for die attach using a backside heat spreader
JP2002353398A (ja) 半導体装置
US20150115429A1 (en) Semiconductor package
JP4494240B2 (ja) 樹脂封止型半導体装置
JP5350550B2 (ja) ビアを介して電力供給及び接地されるパッケージ
TWI306381B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
US8664759B2 (en) Integrated circuit with heat conducting structures for localized thermal control
JP2003124390A (ja) 半導体装置
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
JPH10242383A (ja) 半導体装置
US20120280385A1 (en) Electronic device packaging structure
TWI225296B (en) Chip assembly package
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
US9721928B1 (en) Integrated circuit package having two substrates
JP5123597B2 (ja) 半導体装置
JP2006005101A (ja) 半導体装置
JP2009076614A (ja) 半導体装置
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
TWI553799B (zh) 半導體封裝結構
JP2000091339A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100707

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5123597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees