JP2003124390A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003124390A
JP2003124390A JP2001313592A JP2001313592A JP2003124390A JP 2003124390 A JP2003124390 A JP 2003124390A JP 2001313592 A JP2001313592 A JP 2001313592A JP 2001313592 A JP2001313592 A JP 2001313592A JP 2003124390 A JP2003124390 A JP 2003124390A
Authority
JP
Japan
Prior art keywords
semiconductor device
post
heat dissipation
main surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001313592A
Other languages
English (en)
Other versions
JP3813079B2 (ja
Inventor
Hideaki Yoshida
英明 吉田
Tae Yamane
多恵 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001313592A priority Critical patent/JP3813079B2/ja
Priority to US10/259,484 priority patent/US6841873B2/en
Publication of JP2003124390A publication Critical patent/JP2003124390A/ja
Priority to US10/940,783 priority patent/US7253520B2/en
Application granted granted Critical
Publication of JP3813079B2 publication Critical patent/JP3813079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置の半導体素子において
発生された熱を半導体素子の外に効率的に放熱すること
により、長寿命化が可能となる樹脂封止型半導体装置を
提供することを目的とする。 【構成】 半導体装置は、主表面２０１ａを有する半導
体素子２０１と、半導体素子の主表面に形成される酸化
膜２１１と、半導体素子の主表面に形成される放熱パッ
ド２０３と、酸化膜上に形成される電極パッド２０２
と、放熱パッド及び電極パッド上の一部と酸化膜上とに
形成される絶縁膜２１２と、電極パッド上及び絶縁膜上
の一部に形成される第１の導電層２０５と、放熱パッド
上及び絶縁膜上の一部に形成される第２の導電層２０５
と、第１の導電層上に形成される第１のポスト２０６
と、第２の導電層上に形成される第２のポスト２０９
と、少なくとも第１及び第２の導電層と第１及び第２の
ポストの側面とを覆う封止部材２１０とを設けた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造技術に関し、特に、放熱性が改善された半導体装置に
関する。
【０００２】
【従来技術】近年、様々な樹脂封止型半導体装置が提案
されている。そのうちの一つに、ＣＳＰ（Ｃｈｉｐ Ｓ
ｉｚｅ Ｐａｃｋａｇｅ／Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃ
ｋａｇｅ）と呼ばれる樹脂封止型半導体装置がある。こ
の樹脂封止型半導体装置は、チップサイズと同等若しく
はわずかに大きい半導体装置である。なお、ＣＳＰと呼
ばれる樹脂封止型半導体装置には、Ｗ−ＣＳＰ（Ｗａｆ
ｅｒ ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ
／ Ｗａｆｅｒ ｌｅｖｅｌ Ｃｈｉｐ ＳｃａｌｅＰａｃ
ｋａｇｅ）と呼ばれる、チップサイズと同等な樹脂封止
型半導体装置がある。
【０００３】ここで、従来の半導体装置について、図面
を用いて説明する。図１０は、従来の半導体装置の断面
図である。従来の半導体装置は、主表面にフィールド酸
化膜１００１が設けられた半導体素子１０００と、フィ
ールド酸化膜１００１上に設けられた電極パッド１００
２と、電極パッド１００２の一部とフィールド酸化膜１
００１上に設けられた絶縁膜１００３と、電極パッド１
００２と電気的に接続された配線１００４と、配線上に
設けられたポスト１００５と、ポスト１００５の一端に
形成されたはんだボール１００６と、少なくとも配線１
００４とポスト１００５とを封止する封止樹脂１００７
とにより構成されていた。そして、半導体素子１０００
の主表面で発生した熱は、電極パッド１００２、配線１
００４、ポスト１００５、及びはんだボール１００６と
を介して放熱されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の半導体素子の主表面側は、熱伝導率の低い
樹脂によって覆われており、その放熱経路は半導体装置
外部に信号を伝えるためのポストとはんだボールだけで
ある。また、半導体素子の主表面がフィールド酸化膜で
覆われているため、半導体素子において発生された熱
は、十分、ポスト等に伝わらなかった。そのため、半導
体素子において発生された熱は、その主表面側におい
て、満足する程放熱されていなかった。
【０００５】この発明は、半導体素子において発生され
た熱を半導体装置の外部に、効率的に放熱することを目
的とする。
【０００６】
【課題を解決するための手段】そこで、前述した課題を
解決するために、この発明の代表的な半導体装置は、主
表面を有する半導体素子と、半導体素子の主表面に形成
される酸化膜と、半導体素子の主表面に形成される放熱
パッドと、酸化膜上に形成される電極パッドと、放熱パ
ッド及び電極パッド上の一部と酸化膜上とに形成される
絶縁膜と、電極パッド上及び絶縁膜上の一部に形成され
る第１の導電層と、放熱パッド上及び絶縁膜上の一部に
形成される第２の導電層と、第１の導電層上に形成され
る第１のポストと、第２の導電層上に形成される第２の
ポストと、少なくとも第１及び第２の導電層と第１及び
第２のポストの側面とを覆う封止部材とを設けた。
【０００７】
【発明の実施の形態】（第１の実施の形態）以下、図面
を用いて、この発明の第1の実施の形態の半導体装置を
説明する。
【０００８】初めに、図１及び図２を用いて、第１の実
施の形態の半導体装置の構成を説明する。図１は、第１
の実施の形態の半導体装置の構造を示す平面図である。
図２は、図１の半導体装置をＡ−Ａ´線で切断したとき
の断面図である。ここで、図１において、はんだボール
に記載される“Ｓ”は信号伝達用のはんだボールである
ことを示し、“Ｒ”は放熱用のはんだボールであること
を示している。第１の実施の形態の半導体装置の特徴
は、半導体装置の中心から最も外側に、放熱用のはんだ
ボール等を設けることである。
【０００９】第１の実施の形態の半導体装置は、半導体
素子２０１と、フィールド酸化膜２１１と、Ａｌ（アル
ミニウム）で構成される電極パッド２０２及び放熱パッ
ド２０３と、パッシベーション膜２０４と、絶縁膜であ
るポリイミド膜２１２と、Ｔｉ（チタン）とＣｕ（銅）
またはＡｌなどにより構成される導電層２０５（再配線
２０５）と、Ｃｕ又はＡｌなどにより構成されるポスト
２０６（第１のポスト２０６）及び放熱ポスト２０７
（第２のポスト２０７）と、はんだにより構成される突
起部２０８（第１の突起電極または第１のはんだボール
２０８）及び突起部２０９（第２の突起電極または第２
のはんだボール２０９）と、エポキシ系樹脂により構成
される封止部材２１０（封止樹脂２１０）とにより構成
される。
【００１０】初めに、半導体素子２０１は、中央領域２
００ａと、中央領域２００ａを取り囲む中間領域２００
ｂと、中間領域２００ｂを取り囲む周辺領域２００ｃと
を有している。また、半導体素子２０１は、主表面２０
１ａを有している。トランジスタなどの回路は、中間領
域２００ｂにおける半導体素子２０１の主表面２０１ａ
に形成されている。フィールド酸化膜２１１は、半導体
素子２０１の主表面２０１ａ上に設けられている。電極
パッド２０２は、中間領域２００ｂのフィールド酸化膜
２１１上に設けられ、半導体素子２０１に設けられた回
路と電気的に接続されている。放熱パッド２０３は、フ
ィールド酸化膜２１１を介さずに、周辺領域２００ｃの
主表面２０１ａに設けられている。ここで、放熱パッド
２０３は、半導体素子２０１に設けられた回路とは電気
的に接続されていない。パッシベーション膜２０４は、
電極パッド２０２の表面の一部、放熱パッド２０３の表
面の一部、フィールド酸化膜２１１上に設けられてい
る。ポリイミド膜２１２は、電極パッド２０２の表面の
一部、放熱パッド２０３の表面の一部、パッシベーショ
ン膜２０４上に設けられている。再配線２０５は、電極
パッド２０２の表面、放熱パッド２０３の表面及びポリ
イミド膜２１２の表面の一部に形成されている。ここ
で、再配線２０５は、電極パッド２０２と電気的に接続
されている。ポスト２０６は、電極パッド２０２と接続
された再配線２０５上に形成されている。ポスト２０６
の一端は再配線２０５に接続し、他端にははんだボール
２０８が設けられている。ここで、パッド２０２、再配
線２０５、ポスト２０６及びはんだボール２０８は、電
気的に接続されている。なお、ポスト２０６は、再配線
２０５と電気的に接続さえされていれば、ポリイミド膜
２１２上に設けられていても良い。一方、放熱ポスト２
０７は、放熱パッド２０３と接続された再配線２０５上
に設けられている。放熱ポスト２０７の一端は再配線２
０５に接続し、他端にははんだボール２０９が設けられ
ている。封止樹脂２１０は、再配線２０５の表面と、ポ
スト２０６の側面と、放熱ポスト２０７の側面及びポリ
イミド膜２１２の表面を封止している。ここで、はんだ
ボール２０８、２０９は、封止樹脂２１０によって封止
されていない。なお、はんだボール２０８、２０９は図
２のようにほぼ球状である必要はなく、弧状でも良い。
【００１１】ここで、図１において、図面のスペースの
都合上、信号伝達用のはんだボール等（電極パッド２０
２、再配線２０５、ポスト２０５、はんだボール２０
８）及び放熱用のはんだボール等（放熱パッド２０３、
放熱ポスト２０７、はんだボール２０９）はそれぞれ１
列しか記載されていないが、それに限定されないことは
言うまでもない。また、図１において、放熱用のはんだ
ボール等は、半導体素子２０１の主表面２０１ａの最も
外側に、１列に設けられている。しかしながら、放熱効
果を十分に得られれば、１列すべてを放熱用のはんだボ
ール等とする必要はなく、各辺に複数個ずつ配置するよ
うにしても良い。なお、第１の実施の形態の半導体装置
の中央領域２００ａには、信号伝達用のはんだボール等
及び放熱用のはんだボール等のいずれも形成されていな
い。
【００１２】以上のように構成された第１の実施の形態
の半導体装置は、以下のような効果を奏する。
【００１３】（１）放熱パッドは、フィールド酸化膜を
介さず、半導体素子の主表面に直接形成されている。そ
のため、半導体素子の主表面において発生された熱は、
直接放熱パッドに伝わり、ポスト及びはんだボールを用
いて放熱される。そのため、第１の実施の形態の半導体
装置は、従来の半導体装置に比べ、発生された熱を効率
的に放熱することができる。よって、第１の実施の形態
の半導体装置は、従来の半導体装置のパッケージよりも
熱抵抗が低減し、半導体素子の高温化が抑制されること
により、半導体装置の長寿命化が可能となる。
【００１４】（２）放熱用のはんだボール等は、半導体
素子の主表面の周辺領域に配置されている。そのため、
たとえ半導体装置の側面方向から水分が侵入した場合で
も、放熱用のはんだボール等が信号伝達用のはんだボー
ル等まで水分が侵入するのを防ぐことができる。よっ
て、第１の実施の形態の半導体装置は、従来の半導体装
置よりも、長寿命化が可能となる。
【００１５】（第２の実施の形態）以下、図面を用い
て、この発明の第２の実施の形態の半導体装置を説明す
る。図３及び図４を用いて、第２の実施の形態の半導体
装置の構成を説明する。図３は、第２の実施の形態の半
導体装置の構造を示す平面図である。図４は、図３の半
導体装置をＢ−Ｂ´線で切断したときの断面図である。
ここで、前述の実施の形態の半導体装置と同じ構成につ
いては、共通の番号を付与し、重複する説明を省略す
る。第２の実施の形態の半導体装置の特徴は、従来の半
導体装置においてはんだボール等の配置がされていない
中央領域に、放熱用のはんだボール等を設けることであ
る。
【００１６】第２の実施の形態の半導体装置の半導体素
子は、中央領域４００ａと、中央領域４００ａを取り囲
む中間領域４００ｂと、中間領域４００ｂを取り囲む周
辺領域４００ｃとを有している。図３に示すように、第
２の実施の形態の半導体装置では、中央領域４００ａ
に、放熱用のはんだボール等（放熱パッド４０１、放熱
ポスト４０２、はんだボール４０３）が設けられ、中間
領域４００ｂ及び周辺領域４００ｃに信号伝達用のはん
だボール等（電極パッド２０２、再配線２０５、ポスト
２０５、はんだボール２０８）が設けられている。ここ
で、図３において、図面のスペースの都合上、放熱用の
はんだボール等は４つしか記載されていないが、それに
限定されないことは言うまでもない。また、図３におい
て、放熱用のはんだボール等は、中間領域４００ｂ及び
周辺領域４００ｃに一つも設けられていない。しかしな
がら、放熱効果を十分に得るために、中間領域４００ｂ
または周辺領域４００ｃに放熱用のはんだボール等を複
数配置するようにしても良い。
【００１７】本発明の第２の実施の形態の半導体装置に
よれば、本発明の第１の実施の形態の半導体装置におい
て得られる効果（１）に加え、以下の効果を奏する。
【００１８】（３）放熱用のはんだボール等は、従来の
半導体装置において空きスペースであった半導体素子の
中央領域に形成されている。そのため、放熱用のはんだ
ボール等を設けるために、半導体素子の回路の配置をし
直す必要はない。
【００１９】（第３の実施の形態）以下、図面を用い
て、この発明の第３の実施の形態の半導体装置を説明す
る。図５及び図６を用いて、第３の実施の形態の半導体
装置の構成を説明する。図５は、第３の実施の形態の半
導体装置の構造を示す平面図である。図６は、図５の半
導体装置をＣ−Ｃ´線で切断したときの断面図である。
ここで、前述の実施の形態の半導体装置と同じ構成につ
いては、共通の番号を付与し、重複する説明を省略す
る。第３の実施の形態の半導体装置の特徴は、従来の半
導体装置に設けられているはんだボール等の配置を変更
していない。そして、従来、信号伝達用として使用して
おらず、かつ、半導体装置の中心に最も近いはんだボー
ル等のスペースに、放熱用のはんだボール等を設けるこ
とである。
【００２０】第３の実施の形態の半導体装置の半導体素
子は、中央領域６００ａと、中央領域６００ａを取り囲
む中間領域６００ｂと、中間領域６００ｂを取り囲む周
辺領域６００ｃとを有している。図５に示すように、第
３の実施の形態の半導体装置では、中間領域６００ｂに
設けられるはんだボールの最も内側の列（半導体素子の
中心に最も近いはんだボールの列）に、放熱用のはんだ
ボール等（放熱パッド６０１、放熱ポスト６０２、はん
だボール６０３）が設けられている。ここで、図５にお
いて、中間領域６００ｂの最も内側の列すべてを放熱用
のはんだボール等と記載しているが、それに限定されな
いことは言うまでもない。また、図３において、放熱用
のはんだボール等は、周辺領域６００ｃに一つも設けら
れていない。しかしながら、放熱効果を十分に得るため
に、周辺領域６００ｃに放熱用のはんだボール等を複数
配置するようにしても良い。
【００２１】本発明の第３の実施の形態の半導体装置に
よれば、本発明の第１の実施の形態の半導体装置におい
て得られる効果（１）に加え、以下の効果を奏する。
【００２２】（４）放熱用のはんだボール等は、半導体
素子の周辺領域の最も内側の列に設けられている。よっ
て、本発明の第３の実施の形態の半導体装置は、半導体
素子の中央領域から発生した熱を効果的に放熱すること
ができる。
【００２３】（第４の実施の形態）以下、図面を用い
て、この発明の第４の実施の形態の半導体装置を説明す
る。図７及び図８を用いて、第４の実施の形態の半導体
装置の構成を説明する。図７は、第４の実施の形態の半
導体装置の裏面を示す平面図である。図８は、図７の半
導体装置をＤ−Ｄ´線で切断したときの断面図である。
ここで、前述の実施の形態の半導体装置と同じ構成につ
いては、共通の番号を付与し、重複する説明を省略す
る。第４の実施の形態の半導体装置の特徴は、半導体装
置の裏面に溝部を設けたことである。
【００２４】第４の実施の形態の半導体装置は、主表面
８００ａと裏面８００ｂとを有する半導体素子８００を
有する。半導体素子８００の主表面８００ａには、前述
の実施の形態の半導体装置と同じように、回路等が形成
されている。一方、半導体素子８００の裏面８００ｂに
は、Ｖ字形状を有する複数の溝部８０１が形成されてい
る。複数の溝部８０１は、各々略平行に形成されてい
る。なお、複数の溝部８０１は、各々略平行ではなく、
配列形状で形成されても良いことは言うまでもない。各
溝部８０１の幅、深さ及び数は、半導体装置の強度（応
力）等を考慮して設定されているものとする。ここで、
溝部８０１は、エッチングにより、Ｖ字形状に形成され
る。
【００２５】なお、図９は、第４の実施の形態の半導体
装置の変形例を示す断面図である。図９に示すように、
溝部９０１は、Ｖ字形状でなく、Ｕ形状を有している。
溝部９０１の幅、深さ及び数は、半導体装置の強度（応
力）等を考慮して設定されているものとする。ここで、
溝部９０１は、半導体装置をダイシングする際同時に形
成される。この場合、Ｕ形状の溝部を形成する際には、
エッチング工程ではないのでＶ字形状の溝部を形成する
のに必要であったマスクを必要としない。
【００２６】本発明の第４の実施の形態の半導体装置に
よれば、以下の効果を奏する。
【００２７】（５）半導体装置の裏面には、溝部が形成
されている。そのため、半導体装置の裏面から主表面ま
での距離が短くなり、かつ、半導体装置の裏面の表面積
が増大する。よって、半導体素子により発生した熱を効
率良く、放熱することができる。
【００２８】（６）また、溝部は、Ｕ形状を有してい
る。そのため、溝部を形成するためにマスク等を必要と
せず、コストアップが抑制でき、かつ作業効率が良い。
【００２９】
【発明の効果】以上のように構成された半導体装置は、
半導体素子において発生された熱を、放熱用のはんだボ
ール等を用いて、半導体素子の外に放熱することができ
る。従って、従来の半導体装置のパッケージよりも熱抵
抗が低減し、半導体素子の高温化が抑制されることによ
り、半導体装置の長寿命化が可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置を示
す平面図である。
【図２】この発明の第１の実施の形態の半導体装置の構
造を示す断面図である。
【図３】この発明の第２の実施の形態の半導体装置を示
す平面図である。
【図４】この発明の第２の実施の形態の半導体装置の構
造を示す断面図である。
【図５】この発明の第３の実施の形態の半導体装置を示
す平面図である。
【図６】この発明の第３の実施の形態の半導体装置の構
造を示す断面図である。
【図７】この発明の第４の実施の形態の半導体装置を示
す平面図である。
【図８】この発明の第４の実施の形態の半導体装置の構
造を示す断面図である。
【図９】この発明の第４の実施の形態の半導体装置の変
形例を示す断面図である。
【図１０】従来の半導体装置の構造を示す断面図であ
る。
【符号の説明】
２０１ 半導体素子、 ２０６、２０７ ポスト ２０８、２０９ はんだボール ８０１、９０１ 溝部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 HH18 MM05 RR22 VV07 XX22 5F036 AA01 BA23 BB16

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 主表面を有する半導体素子と、 前記半導体素子の主表面に形成される酸化膜と、 前記半導体素子の主表面に形成される放熱パッドと、 前記放熱パッドの一部と、前記酸化膜上とに形成される
    絶縁膜と、 前記放熱パッド上及び前記絶縁膜上の一部に形成される
    導電層と、 前記導電層上に形成されるポストと、 少なくとも前記導電層と前記ポストの側面とを覆う封止
    部材とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記ポストの一端に形成され、前記封止
    部材から露出する突起部とを有することを特徴とする請
    求項１記載の半導体装置。
  3. 【請求項３】 主表面を有する半導体素子と、 前記半導体素子の主表面に形成される酸化膜と、 前記半導体素子の主表面に形成される放熱パッドと、 前記酸化膜上に形成される電極パッドと、 前記放熱パッド及び電極パッド上の一部と、前記酸化膜
    上とに形成される絶縁膜と、 前記電極パッド上及び前記絶縁膜上の一部に形成される
    第１の導電層と、 前記放熱パッド上及び前記絶縁膜上の一部に形成される
    第２の導電層と、 前記第１の導電層上に形成される第１のポストと、 前記第２の導電層上に形成される第２のポストと、 少なくとも前記第１及び第２の導電層と前記第１及び第
    ２のポストの側面とを覆う封止部材とを有することを特
    徴とする半導体装置。
  4. 【請求項４】 前記半導体素子の主表面は中央領域と該
    中央領域を取り囲む中間領域と該中間領域を取り囲む周
    辺領域とを有し、 前記放熱パッド及び前記第２のポストは、前記周辺領域
    に形成されることを特徴とする請求項３記載の半導体装
    置。
  5. 【請求項５】 前記半導体素子の主表面は中央領域と該
    中央領域を取り囲む中間領域と該中間領域を取り囲む周
    辺領域とを有し、 前記第１のポストは、前記中間領域に形成され、 前記放熱パッド及び前記第２のポストは、前記周辺領域
    にのみ形成されることを特徴とする請求項３記載の半導
    体装置。
  6. 【請求項６】 前記第１のポストの一端に形成される第
    １の突起部と、前記第２のポストの一端に形成される第
    ２の突起部とを有することを特徴とする請求項３〜５の
    いずれかに記載の半導体装置。
  7. 【請求項７】 前記半導体素子の主表面は中央領域と該
    中央領域を取り囲む中間領域と該中間領域を取り囲む周
    辺領域とを有し、 前記放熱パッド及び前記第２のポストは、前記中央領域
    に形成されることを特徴とする請求項３記載の半導体装
    置。
  8. 【請求項８】 前記半導体素子の主表面は中央領域と該
    中央領域を取り囲む中間領域と該中間領域を取り囲む周
    辺領域とを有し、 前記第１のポストは、前記中間及び周辺領域に形成さ
    れ、 前記放熱パッド及び前記第２のポストは、前記中央領域
    にのみ形成されることを特徴とする請求項３記載の半導
    体装置。
  9. 【請求項９】 前記第１のポストの一端に形成される第
    １の突起部と、前記第２のポストの一端に形成される第
    ２の突起部とを有することを特徴とする請求項７〜８の
    いずれかに記載の半導体装置。
  10. 【請求項１０】 前記半導体素子の主表面は中央領域と
    該中央領域を取り囲む中間領域と該中間領域を取り囲む
    周辺領域とを有し、 前記放熱パッド及び前記第２のポストは、前記中間領域
    に形成されることを特徴とする請求項３記載の半導体装
    置。
  11. 【請求項１１】 前記半導体素子の主表面は中央領域と
    該中央領域を取り囲む中間領域と該中間領域を取り囲む
    周辺領域とを有し、 前記第１のポストは、前記周辺領域に形成され、 前記放熱パッド及び前記第２のポストは、前記中間領域
    にのみ形成されることを特徴とする請求項３記載の半導
    体装置。
  12. 【請求項１２】 前記第１のポストの一端に形成される
    第１の突起部と、前記第２のポストの一端に形成される
    第２の突起部とを有することを特徴とする請求項１０〜
    １１のいずれかに記載の半導体装置。
  13. 【請求項１３】 主表面及び裏面を有する半導体素子
    と、 前記半導体素子の主表面に形成される酸化膜と、 前記酸化膜上に形成される電極パッドと、 前記電極パッド上の一部と、前記酸化膜上とに形成され
    る絶縁膜と、 前記電極パッド上及び前記絶縁膜上の一部に形成される
    導電層と、 前記第１の導電層上に形成されるポストと、 前記半導体素子の主表面に設けられる電極パッドと、 少なくとも前記導電層と前記ポストの側面とを覆う封止
    部材と、 前記半導体素子の裏面側に形成される溝部とを有するこ
    とを特徴とする半導体装置。
  14. 【請求項１４】 前記溝部は、断面がＶ字形状を有する
    ことを特徴とする請求項１３記載の半導体装置。
  15. 【請求項１５】 前記溝部は、断面がＵ形状を有するこ
    とを特徴とする請求項１３記載の半導体装置。
JP2001313592A 2001-10-11 2001-10-11 チップサイズパッケージ Expired - Fee Related JP3813079B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001313592A JP3813079B2 (ja) 2001-10-11 2001-10-11 チップサイズパッケージ
US10/259,484 US6841873B2 (en) 2001-10-11 2002-09-30 CSP Semiconductor device having signal and radiation bump groups
US10/940,783 US7253520B2 (en) 2001-10-11 2004-09-15 CSP semiconductor device having signal and radiation bump groups

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313592A JP3813079B2 (ja) 2001-10-11 2001-10-11 チップサイズパッケージ

Publications (2)

Publication Number Publication Date
JP2003124390A true JP2003124390A (ja) 2003-04-25
JP3813079B2 JP3813079B2 (ja) 2006-08-23

Family

ID=19132039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313592A Expired - Fee Related JP3813079B2 (ja) 2001-10-11 2001-10-11 チップサイズパッケージ

Country Status (2)

Country Link
US (2) US6841873B2 (ja)
JP (1) JP3813079B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173291A (ja) * 2004-12-15 2006-06-29 Elpida Memory Inc 半導体チップ、その製造方法およびその用途
JP2008182122A (ja) * 2007-01-25 2008-08-07 Sanyo Electric Co Ltd 半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
US8735945B2 (en) 2010-11-30 2014-05-27 Fujitsu Semiconductor Limited Semiconductor device
JP2016512656A (ja) * 2013-03-13 2016-04-28 インテル・コーポレーション デバイス内インターコネクト構造体を形成する方法
JP2016197731A (ja) * 2016-06-22 2016-11-24 Hoya株式会社 半導体パッケージ
US10090235B2 (en) 2013-11-14 2018-10-02 Toshiba Memory Corporation Semiconductor device and semiconductor package

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4010298B2 (ja) * 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2006035321A2 (en) * 2004-05-06 2006-04-06 United Test And Assembly Center, Ltd. Structurally-enhanced integrated circuit package and method of manufacture
US7714448B2 (en) * 2004-11-16 2010-05-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
US7391107B2 (en) * 2005-08-18 2008-06-24 Infineon Technologies Ag Signal routing on redistribution layer
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
KR100810242B1 (ko) * 2007-02-13 2008-03-06 삼성전자주식회사 반도체 다이 패키지와 그를 이용한 내장형 인쇄회로 기판
KR100883807B1 (ko) * 2007-05-21 2009-02-17 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
JP2012064698A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd 半導体装置及びそのレイアウト方法
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
US8994171B2 (en) 2013-03-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive pillar structure
US8847389B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive bump structure

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2915433B2 (ja) 1989-06-08 1999-07-05 株式会社日立製作所 半導体集積回路装置
JPH0459949A (ja) 1990-06-28 1992-02-26 Aichi Steel Works Ltd 冷間加工性の優れたＦｅ‐Ｃｏ系合金
DE4020875A1 (de) * 1990-06-29 1992-01-02 Digital Equipment Int Verfahren und schaltungsanordnung zum umwandeln von analogen lesesignalen in digitale signale
JPH0555418A (ja) 1991-08-23 1993-03-05 Toshiba Corp 半導体集積回路装置
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH09213696A (ja) 1996-02-02 1997-08-15 Hitachi Ltd 半導体装置
JPH09246416A (ja) 1996-03-08 1997-09-19 Shinko Electric Ind Co Ltd 半導体装置
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
JP2907187B2 (ja) 1997-05-26 1999-06-21 日本電気株式会社 ベアチップ実装方法および半導体集積回路装置
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3520764B2 (ja) 1998-04-22 2004-04-19 松下電器産業株式会社 半導体装置およびその製造方法
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2001217340A (ja) * 2000-02-01 2001-08-10 Nec Corp 半導体装置及びその製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP3957038B2 (ja) * 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
JP3526548B2 (ja) * 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6583039B2 (en) * 2001-10-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6987323B2 (en) * 2002-02-05 2006-01-17 Oki Electric Industry Co., Ltd. Chip-size semiconductor package
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP2006173291A (ja) * 2004-12-15 2006-06-29 Elpida Memory Inc 半導体チップ、その製造方法およびその用途
JP2008182122A (ja) * 2007-01-25 2008-08-07 Sanyo Electric Co Ltd 半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
JP4571679B2 (ja) * 2008-01-18 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
US8735945B2 (en) 2010-11-30 2014-05-27 Fujitsu Semiconductor Limited Semiconductor device
JP2016512656A (ja) * 2013-03-13 2016-04-28 インテル・コーポレーション デバイス内インターコネクト構造体を形成する方法
US10090235B2 (en) 2013-11-14 2018-10-02 Toshiba Memory Corporation Semiconductor device and semiconductor package
US10566274B2 (en) 2013-11-14 2020-02-18 Toshiba Memory Corporation Semiconductor device and semiconductor package including plural solder ball sets each corresponding to a pair of differential input and differential output signals
JP2016197731A (ja) * 2016-06-22 2016-11-24 Hoya株式会社 半導体パッケージ

Also Published As

Publication number Publication date
US20030071363A1 (en) 2003-04-17
US7253520B2 (en) 2007-08-07
JP3813079B2 (ja) 2006-08-23
US20050035469A1 (en) 2005-02-17
US6841873B2 (en) 2005-01-11

Similar Documents

Publication Publication Date Title
JP3813079B2 (ja) チップサイズパッケージ
JP3446826B2 (ja) 半導体装置及びその製造方法
US7772692B2 (en) Semiconductor device with cooling member
US7034388B2 (en) Stack type flip-chip package
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
JP4688526B2 (ja) 半導体装置及びその製造方法
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
EP2023699B1 (en) Heat radiation package with semiconductor device
US11664292B2 (en) Semiconductor package
JP6511695B2 (ja) 半導体装置およびその製造方法
US6919628B2 (en) Stack chip package structure
JPH0997864A (ja) 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路
JP3922809B2 (ja) 半導体装置
JP2006121004A (ja) パワーｉｃ
KR20210032081A (ko) 반도체 패키지
TW201916279A (zh) 晶片封裝
JP2006005101A (ja) 半導体装置
US20060055029A1 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JPH05206320A (ja) マルチチップモジュール
JP5123597B2 (ja) 半導体装置
JPH11317403A (ja) 半導体装置
JP2007184654A (ja) 半導体装置
US20240162115A1 (en) Semiconductor package and semiconductor device including the same
JP4862991B2 (ja) 半導体装置の製造方法
KR20240071728A (ko) 반도체 패키지 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees