JPH09213696A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09213696A
JPH09213696A JP8017254A JP1725496A JPH09213696A JP H09213696 A JPH09213696 A JP H09213696A JP 8017254 A JP8017254 A JP 8017254A JP 1725496 A JP1725496 A JP 1725496A JP H09213696 A JPH09213696 A JP H09213696A
Authority
JP
Japan
Prior art keywords
wiring
layer
semiconductor device
heat
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8017254A
Other languages
English (en)
Inventor
Masakazu Sakimoto
正教 崎元
Kenji Hinode
憲治 日野出
Seiichi Kondo
誠一 近藤
Akira Ide
昭 井出
Takashi Yamaguchi
貴士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8017254A priority Critical patent/JPH09213696A/ja
Publication of JPH09213696A publication Critical patent/JPH09213696A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線に発生するジュ−ル熱を効果的に放熱さ
せて、配線の寿命の劣化を防止する 【解決手段】 熱伝導率の高い材料からなる伝熱層を前
記配線層と同層に設け、一の層の配線層と他の層の伝熱
層とを熱的に接続し、前記一の層の配線層に発生する熱
を半導体装置の外面に位置し前記他の層の伝熱層と隣接
した放熱体から放熱する。前記配線層或いはこの配線層
と接続した伝熱層と半導体装置の外面に位置する放熱体
とを熱的に接続し、前記配線層に発生する熱を前記放熱
体から放熱する。前記放熱体としては、前記半導体基板
或いは、半導体装置の上面に形成された放熱板を用い
る。 【効果】 配線層に生じるジュール熱を熱伝導によって
外部に放出することができるので、配線温度の上昇を低
減できる。このため、配線の寿命が延長され、電流密度
を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、半導体装置の配線層の温度上昇の低減に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置では、半導体基板の主面に所
定の素子を形成し、主面上に層間絶縁膜を介して形成し
た配線層によってこれらの素子を接続して所定の回路を
構成している。半導体装置の高集積化に伴い、このよう
な配線層もより複雑なものとなり、層間絶縁膜によって
分離された複数の配線層を積層した多層配線技術が用い
られており、更なる高集積化に対処するために、配線層
もより多層化され、より微細なものとすることが求めら
れている。このような微細化によって、配線の断面積が
減少し単位面積当りの通過電流を示す電流密度も高く設
定されている。
【０００３】しかしながら、配線の電流密度が過大にな
ると、流れる電流の電子の運動エネルギによってアルミ
ニウムの原子が電子流の方向に移動するエレクトロマイ
グレーションが生じ、膜中に空孔が生じ配線が断線す
る。
【０００４】従来の配線設計では、高電流密度の電流を
通電したい場合は配線の膜質によって単位断面積の許容
電流密度を設定し、それを越えないように配線の断面積
を設定することで信頼性を確保してきた。この固有の許
容電流密度としては、例えば純アルミニウム膜では０．
１ＭＡ／ｃｍ2、高融点材料を用いた積層アルミニウム
膜では０．２ＭＡ／ｃｍ2乃至０．５ＭＡ／ｃｍ2が一般
的に用いられており、この値を上回らないように配線幅
そのものを広くしてきた。
【０００５】また、配線は固有の抵抗値及び流される電
流に応じてジュール熱が生じ、配線に生じるジュール熱
は、熱伝導によって半導体基板に伝えられ、半導体基板
の裏面から外部に放出されている。従来の配線は１層又
は２層迄の配線が主流であり、熱源である配線から放熱
板である半導体基板迄の距離が短いために、例えば電流
密度が０．５ＭＡ／ｃｍ2の場合でも配線のジュ−ル熱
の発生は数℃以下と問題を生じるまでには至らず、配線
設計では前記電流密度の制限のみで特に配線の熱対策を
行なうことは少なかった。
【０００６】
【発明が解決しようとする課題】しかしながら、配線の
微細化の進展により、配線の断面積がさらに減少し同一
電流値を通電した場合の配線の電流密度は必然的に上昇
する。さらに高集積化のニ−ズにより配線層を５層或い
は、６層とより多層にすることが求められている。即
ち、半導体の将来ニ−ズとして５層、６層という多層配
線であり、かつ電流密度が０．５ＭＡ／ｃｍ2から１〜
２ＭＡ／ｃｍ2でエレクトロマイグレ−ション耐性が劣
化しない配線が必須となりつつある。本発明者らは、こ
のような高電流密度の配線では、１９９５年ＩＥＥＥの
「ＩＲＰＳ Ｐｒｏｃｅｅｄｉｎｇ」３３３頁乃至３４
１頁に記載されているように、エレクトロマイグレーシ
ョンによる配線寿命が配線温度に影響されることを見出
した。
【０００７】このように多層構造でかつ電流密度が大き
な配線では、特に上層にレイアウトされた配線は放熱板
である半導体基板までの距離が長くなり、配線に発生し
たジュ−ル熱の熱伝導が困難になり、その結果として放
熱が困難となるため、配線温度が上昇し配線の寿命が劣
化してくる。
【０００８】本発明が解決しようとする課題は、配線に
発生するジュ−ル熱を効果的に放熱させて、配線の寿命
の劣化を防止し、信頼性の高い配線を提供することが可
能な技術を提供することにある。
【０００９】また、本発明が解決しようとする課題は、
配線の多層化による許容電流密度の低下を防止し、より
高い電流密度で使用可能な配線を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】半導体基板主面上に絶縁膜を介して複数層
設けた配線層によって前記半導体基板主面に形成した素
子を接続し、熱伝導率の高い材料からなる伝熱層を前記
配線層と同層に設け、一の層の配線層或いはその配線層
と接続した伝熱層と他の層の伝熱層とを熱的に接続し、
前記一の層の配線層に発生する熱を半導体装置の外面に
位置し前記他の層の伝熱層と隣接した放熱体から放熱す
る。
【００１３】半導体基板主面上に絶縁膜を介して設けた
配線層によって前記半導体基板主面に形成した素子を接
続し、前記配線層或いはこの配線層と接続した伝熱層と
半導体装置の外面に位置する放熱体とを熱的に接続し、
前記配線層に発生する熱を前記放熱体から放熱する。
【００１４】前記放熱体としては、前記半導体基板或い
は、半導体装置の上面に形成された放熱板を用いる。
【００１５】上述した手段によれば、配線層を流れる電
流によって生じるジュール熱を熱伝導によって外部に放
出することができるので、配線温度の上昇を低減でき
る。
【００１６】このため、配線の寿命が延長され、配線の
電流密度を高めることができる。その結果として、より
多くの電流を流すことが可能となり、より微細な配線の
採用が可能となる。
【００１７】以下、本発明の実施の形態を説明する。
【００１８】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１９】
【発明の実施の形態】
（実施の形態１）図１に示すのは、本発明の一実施の形
態である半導体装置の要部を示す縦断面図であり、本実
施の形態では、半導体基板の主面に形成された各素子を
接続し回路を構成するための配線層が４層の多層構造と
なっている。
【００２０】図中、１は単結晶シリコン等からなる半導
体基板、２は半導体基板１の主面に形成された各素子を
接続し回路を構成するためのアルミニウム等からなる一
層目の配線層、３は半導体基板１と配線層２とを分離絶
縁する酸化珪素等からなる一層目の層間絶縁膜、４は二
層目の配線層、５は二層目の層間絶縁膜、６は三層目の
配線層、７は三層目の層間絶縁膜、８は四層目の配線
層、９は四層目の層間絶縁膜、１０は最上層の配線層８
を含む半導体装置全体を被覆し密閉封止するプラズマ生
成窒化珪素膜、ポリイミド等の保護絶縁膜である。
【００２１】本実施の形態では、半導体基板１への放熱
が最も困難な最上層即ち４層目の配線層８の放熱を主な
目的としている。即ち各配線層６，４，２と夫々同層に
形成した伝熱層１１，１２，１３によって配線層８に発
生する熱を半導体基板１に伝達する。
【００２２】伝熱層１１は、配線層６と同一工程にて形
成される。即ち、配線層６と同層にアルミニウム等の同
一材料によって形成され、層間絶縁膜９に開口したスル
ーホールによって配線層８と接触し、層間絶縁膜７に開
口したスルーホールによって伝熱層１２と接触してい
る。同様に伝熱層１２は、配線層４と同一工程にて同一
材料によって形成され、層間絶縁膜５に開口したスルー
ホールによって伝熱層１３と接触している。
【００２３】伝熱層１３は、配線層４と同一工程にて同
一材料によって形成され、層間絶縁膜３を介して半導体
基板１に放熱する。
【００２４】各伝熱層１１，１２，１３は、同層の配線
層６，４，２の夫々の配線パターンとは接続せずに、各
配線パターンが形成されていない領域に形成する。各伝
熱層１１，１２，１３は放熱をよくするためにその面積
を大きくすることが望ましく、特に層間絶縁膜３を介し
て半導体基板１に放熱する伝熱層１３の面積は、図２に
示すように配線層の形成されていない領域を利用して、
極力大きく延設することが望ましい。また、このように
伝熱層１３の面積を拡大することによって他の伝熱層１
２と重なり合う面積が増加し、それによって伝熱層１３
と伝熱層１２との接続点の数を増加させることが可能と
なることが考えられ、より効果的に伝熱を行なうことが
可能となる。
【００２５】図３は、効果的に伝熱を行なう他の例を示
す図である。図３では対象とする入力保護回路の回路図
を（ａ）に示し、その平面を（ｂ）に示し、（ｂ）中の
ａ‐ａ線に沿った断面を（ｃ）に示す。この例では、電
源電位Ｖｃｃとなる配線層２を、図３（ｂ）中に示すよ
うに、ＦＥＴ間の隙間を利用して図中下方に延在させ、
その面積を拡大させてある。
【００２６】また、層間絶縁膜３については、その膜厚
を層間耐圧を満たす範囲内でより薄く形成し、材料とし
ても熱伝導の良好なものを用いるのが望ましい。
【００２７】例えば層間絶縁膜３としてシリコンの熱酸
化膜を用いる場合には、その絶縁膜強度は５Ｖ／１０ｎ
ｍ程度である。従って配線層４と半導体基板１間に５Ｖ
の電圧が印加される場合には１０ｎｍ以上、５０Ｖの電
圧が印加される場合には０．１μｍ以上あればよい。
【００２８】一方、アイソレーション耐圧の点から層間
絶縁膜の膜厚について検討すると、図４に示すＬＯＣＯ
Ｓによるフィールド絶縁膜周辺では、従来はフィールド
絶縁膜上に配線層２が形成されることも考慮して、平坦
化の面からフィールド絶縁膜３の上にＢＰＳＧ等の層間
絶縁膜３が形成され、フィールド絶縁膜１４及び層間絶
縁膜３の合計膜厚は０．８μｍ乃至１．２μｍの厚さと
なっていた。
【００２９】これに対して、先ずフィールド絶縁膜１４
の膜厚について検討すると、フィールド絶縁膜１４の膜
厚としては、ｎ型ウエル１５にｐ型のイオン注入を行な
うＢＦ2注入時に、注入するボロンがフィールド絶縁膜
１４をつき抜けてフィールド絶縁膜１４下にｐ型領域１
６を形成し、フィールド絶縁膜１４の両側に位置するｐ
＋型拡散層１７を短絡させてしまうのを防止する必要が
ある。このためには、フィールド絶縁膜１４は０．２μ
ｍの膜厚が確保されていれば、イオン注入のエネルギに
よる変動を考慮しても通常は大丈夫である。ＢＰＳＧ等
の層間絶縁膜３については０．５μｍ程度の膜厚が必要
となる。従って、フィールド絶縁膜１４及び絶縁膜３の
合計膜厚は０．７μｍとなり、フィールド絶縁膜１４が
設けられていない場合或いはフィールド絶縁膜１４が埋
め込まれている場合等では０．５μｍの厚さに形成する
ことができる。
【００３０】このような点を踏まえて、本発明者らは層
間絶縁膜３の膜厚による配線温度の変化の算出を、本発
明を考慮しない現状プロセスによるもの（１．２μ
ｍ）、本発明を考慮した現状プロセスによるもの（０．
７μｍ）、将来技術による薄膜化を想定したもの（０．
２μｍ）について行ない、その結果を表１に示す。配線
層の構成としては図１に示す構成であり、アルミニウム
系の配線を想定している。
【００３１】
【表１】
【００３２】表１から判るように、層間絶縁膜が薄いほ
ど配線温度の上昇を低く抑えることができる。例えば配
線温度が６００℃を超えると配線は溶断するが、この温
度を生じる電流密度が、膜厚１．２μｍでは１０ＭＡ／
ｃｍ2、膜厚０．７μｍでは１３ＭＡ／ｃｍ2、膜厚０．
２μｍでは２３ＭＡ／ｃｍ2となっており、絶縁膜の膜
厚を薄くすることによって、より高い電流密度での使用
が可能となることがこの結果に示されている。
【００３３】また、他の層間絶縁膜５，７，９について
は、平坦化の必要性から配線厚さと同程度、例えばアル
ミニウム系の配線層の場合には０．５μｍ〜０．８μｍ
を選択するとよい。層間絶縁膜５，７，９の材料として
も熱伝導の良好なものを用いるのが望ましい。
【００３４】また、本発明者らは層間絶縁膜５，７，９
の膜厚による配線温度の変化を算出し、その結果を表２
に示す。配線層の構成としては図１に示す構成であり、
アルミニウム系の配線を想定している。
【００３５】
【表２】
【００３６】表２から判るように、層間絶縁膜が薄いほ
ど配線温度の上昇を低く抑えることができる。
【００３７】更に、本発明者らは、同一の配線構造のも
のについて、層間絶縁膜がＳｉＯ2の場合とポリイミド
の場合とについて、ジュ−ル熱による温度上昇を、電流
密度を変えて算出した結果を表３に示す。周囲温度を７
５℃とし、ジュール熱によって上昇した配線の温度を示
してある。
【００３８】
【表３】
【００３９】表３から、他の条件が同じであれば、多層
配線間の層間絶縁膜として熱伝導率の高い無機系の絶縁
材料である酸化珪素を用いた場合は熱伝導率の低いポリ
イミド膜を用いた場合よりも配線温度を低減できること
が表３から明らかである。
【００４０】また、層間絶縁膜３について全体の膜厚を
薄くすることができない場合には、部分的に膜厚を薄く
して、その部分に伝熱層を形成することによって放熱性
を向上させることも可能である。
【００４１】（変更例１）前述した実施の形態では、伝
熱層１３は層間絶縁膜３を介して半導体基板１に放熱し
ているが、より効果的に放熱を行なうために、伝熱層を
直接半導体基板１と接触させることもできる。図５に示
すのは、そのような変更例である半導体装置の要部を示
す縦断面図である。
【００４２】本変更例では、半導体基板１への放熱が最
も困難な最上層即ち４層目の配線層８に発生する熱を、
各配線層６，４，２と同層に形成した伝熱層１１，１
２，１３によって半導体基板１に伝達する。
【００４３】伝熱層１１は、配線層６と同一工程にて形
成される。即ち、配線層６と同層にアルミニウム等の同
一材料によって形成され、層間絶縁膜９に開口したスル
ーホールによって配線層８と接触し、層間絶縁膜７に開
口したスルーホールによって伝熱層１２と接触してい
る。同様に伝熱層１２は、配線層４と同一工程にて同一
材料によって形成され、層間絶縁膜５に開口したスルー
ホールによって伝熱層１３と接触している。
【００４４】伝熱層１３は、配線層４と同一工程にて同
一材料によって形成され、層間絶縁膜３に開口したスル
ーホールによって半導体基板１に放熱する。
【００４５】伝熱層１３と半導体基板１との接続では、
配線間のアイソレ−ションを保たなければならない。そ
のため例えば、配線層８が電源電位Ｖｃｃの場合には、
電源電位Ｖｃｃとなっている半導体基板１のｎ型領域１
８と伝熱層１３とが接触する場合にはｎ＋型の拡散層１
９を介して行ない、接地電位となっている半導体基板１
のｐ型領域２０と伝熱層１３とが接触する場合にもｎ＋
型の拡散層１５を介して行なうことによって電気的なア
イソレーションを維持する（基板１がｎ‐ｓｕｂの場
合）。
【００４６】同様にして、配線層８が接地電位の場合に
は、電源電位Ｖｃｃとなっているｎ型領域１８と伝熱層
１３とが接触する場合にはｐ＋型の拡散層を介して行な
い、接地電位となっているｐ型領域２０と伝熱層１３と
が接触する場合にはｐ＋型の拡散層を介して行ないこと
によって電気的なアイソレーションを維持する（基板１
がｐ‐ｓｕｂの場合）。
【００４７】他に、半導体基板の伝熱層と接触する領域
を半導体基板の他の領域から電気的に分離することによ
って電気的なアイソレーションを維持することも可能で
る。
【００４８】（変更例２）前述した実施の形態では、何
れも伝熱層１１，１２，１３を介して半導体基板１に放
熱しているが、保護絶縁膜１０上に放熱体を形成し放熱
を行なうこともできる。図６に示すのは、そのような変
更例である半導体装置の要部を示す縦断面図であ。
【００４９】本変更例では、半導体基板１への放熱が最
も困難な最上層即ち４層目の配線層８に発生する熱を、
保護絶縁膜１０上に形成した放熱板２１に伝達する。ま
た配線層８に発生する熱は、伝熱層１１，１２，１３に
よって半導体基板１からも放熱される。
【００５０】放熱板２１は、アルミニウム等の放熱性の
よい材料によって半導体装置の外面に形成され、保護絶
縁膜１０に開口したスルーホールによって配線層８と接
触している。
【００５１】本変更例では半導体基板１からの放熱に加
えて、保護絶縁膜１０上に放熱板２１を形成し、配線層
８をこの放熱板２１に接続することによって、より効果
的に放熱を行なっている。放熱板は、接続される配線８
のボンディング領域としても利用される。例えば図に示
す例では電源電位Ｖｃｃ及び接地電位ＧＮＤの接続に用
いられ、ボンディングワイヤ２２によってリード２３に
接続されている。ボンディングワイヤ２２は可能であれ
ば複数のボンディングワイヤによって接続を行なうこと
が望ましい。
【００５２】入出力信号等の他の配線は放熱板２１の形
成されている領域の周囲に配置されたボンディングパッ
ド２４を用いて夫々のリード２３との接続を行なう。
【００５３】また、放熱板２１は配線８と直接接続した
が、保護絶縁膜１０を介して熱の伝達を行なってもよ
い。その場合には、隣接する配線層８或いは配線層８と
同層に形成した伝熱層によって配線の種類を問わずに放
熱を行なうことが可能となる。なお、その際にもボンデ
ィングワイヤ２２によって放熱板２１と例えば接地電位
のリード２３とを接続して置くことによってボンディン
グワイヤ２２及びリード２３を放熱経路とすることが可
能となる。
【００５４】（実施の形態２）また、本発明者らは配線
の温度上昇が配線の長さによって変ることを見出した。
層間絶縁膜の熱伝導率が配線層の熱伝導率に比べて著し
く低いために、層間絶縁膜に周囲を覆われた配線層で
は、発生した熱は主に導体であり熱伝導率の高い配線層
の熱伝導によって移動する。このため、配線が他の配線
と接続されることなく延在している区間の長さ（以下、
熱的な配線長という）が長い場合には、その中央部では
放熱が困難となり温度上昇が顕著となる。
【００５５】本発明者らは、同一の配線構造のものにつ
いて、熱的な配線長によるジュ−ル熱による温度上昇
を、電流密度を変えて算出した結果を前記表３に示す。
周囲温度を７５℃とし、ジュール熱によって上昇した配
線の温度を示してある。
【００５６】表３から、他の条件が同じであれば、熱的
な配線長が短いものほど配線温度が低くジュ−ル熱の放
熱効果を大きいことが判る。即ち、同一の長さの配線で
あっても、中間にて伝熱層と接続させておくことによっ
て、熱的な配線長を分割して配線温度を低減することが
可能となる。
【００５７】図７は、熱的な配線長の分割によって配線
温度の低減が可能であることを示す例であり、図７
（ｃ）中上部左に示す回路では２００μｍの配線長とな
る配線を、図７（ｃ）中上部右に示すように、その中間
にて他の配線を接続し熱的な配線長を分割し、その配線
温度を測定した。その結果図７（ｃ）に示すように配線
温度を約２０℃低減できることが赤外線顕微鏡により確
認された。なお、配線はシリコンを含有させたアルミニ
ウム配線であり、電流密度が３７．５ＭＡ／ｃｍ2であ
る。
【００５８】なお、その際に配線中の温度分布について
も調査した。その結果を図７（ａ）（ｂ）に示す。図７
（ａ）から配線の中央部の温度が最も高くなっており、
図７（ｂ）から前記他の配線を接続した部分の温度が低
下し、この部分から放熱されていることが理解されよ
う。
【００５９】図８は、このような考えに基づいた本発明
の他の実施の形態である半導体装置の要部を示す平面図
であり、図９は、図８中ｂ‐ｂ線に沿った縦断面図であ
る。
【００６０】図中、１は単結晶シリコン等からなる半導
体基板、２５は半導体基板１上に形成したエピタキシャ
ル層、Ａ，Ｂ，Ｃはバイポーラトランジスタによって構
成され所定の機能を果たす回路ブロック、２６，２７は
各回路ブロックに電源を供給する配線層であり、配線層
２６は電源電位Ｖｃｃであり、配線層２７は接地電位Ｇ
ＮＤとなっている。配線層２６，２７は、その中間にて
層間絶縁膜３に設けたスルーホールに埋め込まれた複数
の伝熱層２８によって、半導体基板１のエピタキシャル
層２５と熱的に接続している。なお、伝熱層２８が接続
する半導体基板１のエピタキシャル層２５はｐ型領域２
９によってその周囲を囲い、電気的にアイソレーション
されている。
【００６１】本実施の形態は、半導体基板１への放熱が
困難な配線層２６，２７の中間を伝熱層２８によって半
導体基板１に伝達し、熱的な配線長を分割することによ
って放熱を有効に行なう例である。
【００６２】配線層２６，２７は、同一電源パッドから
各回路ブロックＡ，Ｂ，Ｃごとに独立した配線によって
電力を供給しているために、電源パッドから離れて位置
する回路ブロックまでの配線長が長くなってしまう。そ
こで、配線層２６，２７の中間に半導体基板１と熱的に
接続した伝熱層２８を設けることによって、半導体基板
１に放熱を行なっている。
【００６３】（実施の形態３）図１０は、本発明の他の
実施の形態である半導体装置を示す平面図であり、図１
１は、その角部を拡大して示す平面図であり、図１２
は、図１１中ｂ‐ｂ線に沿った縦断面図である。本実施
の形態では、半導体基板１の縁部に半導体基板主面の素
子形成部を囲んで設けられ、電源配線として用いられて
いるガードリング配線を対象としている。このような配
線では半導体装置の外周に沿って配線が形成されること
から単独に直線で延在する部分が長くなり、特にその角
部ではモ−ルドレジンからのストレスを緩和するため
に、配線の中央部分に配線の形成されないスリットと呼
ばれる部分を設ける場合がある。このような場合には配
線長が長くなる点に加えて、断面積が減少することか
ら、このスリットの形成される部分の電流密度が高くな
り、配線温度の上昇が起きてしまう。本実施の形態では
この温度上昇を低減する。
【００６４】図中、１は単結晶シリコン等からなる半導
体基板、３０は半導体基板１上に形成したｎ型エピタキ
シャル層、３１は半導体基板１上に形成したｐ型エピタ
キシャル層、３２，３３はガードリング配線であり、配
線３２は電源電位Ｖｃｃであり、配線３３は接地電位Ｇ
ＮＤとなっている。配線３２，３３は、スリットの設け
られている部分の角部にて層間絶縁膜３，５に設けたス
ルーホールに埋め込まれた伝熱層３４によって、半導体
基板１のエピタキシャル層３０，３１と熱的に接続して
いる。電源電位Ｖｃｃである配線３２はｎ型のエピタキ
シャル層３０に接続し、接地電位ＧＮＤである配線３３
はｐ型のエピタキシャル層３１に接続する。
【００６５】前述した各実施の形態によって、高電流密
度における配線温度の上昇を低減する技術について述べ
たが、次にこのような配線温度の低減と配線寿命の関係
について記述する。
【００６６】図１に示す配線構造において、１層目の配
線層２と半導体基板１との層間絶縁膜の膜厚が１．２μ
ｍの場合と０．２μｍの場合とを比較して、電流密度と
配線温度との関係を調べた結果を図１３に、電流密度と
配線寿命との関係を調べた結果を図１４に示す。図１
３、図１４に明らかなように、例えば１０ＭＡ／ｃｍ2
の電流密度では、膜厚０．２μｍの場合は、膜厚１，２
μｍの場合と比較して、配線温度は約１５０℃低く、配
線寿命は１０倍乃至５０倍に向上する。
【００６７】また、半導体基板から放熱を行なう多層配
線構造において、上層の配線と下層の配線との寿命を比
較したデ−タを図１５に示す。半導体基板からより遠く
なる２層目の配線が１層目の配線よりも層間絶縁膜厚の
合計が厚くなるために、より低い電流密度で配線寿命が
劣化することを確認することができる。このデータでは
１層目の層間膜厚は０．７μｍ、２層目の層間絶縁膜と
１層目の層間絶縁膜の合計膜厚は１．８μｍである。電
流密度の増加にともない配線寿命が低下し、５ＭＡ／ｃ
ｍ2までは差はないが、更に電流密度が増加すると、２
層目の配線層の配線寿命が急激に短くなる。このデータ
及び表３に示すジュ−ル熱の層間絶縁膜の膜厚依存性の
デ−タより、層間絶縁膜の膜厚を薄くすることによっ
て、配線寿命を延長できることが理解されよう。
【００６８】次に配線温度と配線寿命の関係について定
量的な考察を行なう。配線温度と配線寿命の関係につい
ては、次に示すＢｌａｃｋの式がよく適合することが知
られている。
【００６９】
【数１】
【００７０】ここで活性化エネルギ−としては種々の値
が報告されているが、我々が実験値として得た値（Ｅａ
＝０．７ｅＶ）を用い、配線温度がジュ−ル熱により高
くなった場合の寿命劣化の割合を例えば周囲温度３０
℃、７５℃、２００℃を基準として上式により計算した
値を表４に示す。
【００７１】
【表４】
【００７２】表４より例えば周囲温度が３０℃、７５
℃、２００℃の場合において、配線温度が５０℃上昇し
た場合には、周囲温度が３０℃では寿命が１／５０、７
５℃では１／２０、２００℃では１／５に劣化すること
が判る。また、配線温度が１００℃上昇した場合には、
周囲温度が３０℃では寿命が１／１０００、７５℃では
１／２００、２００℃では１／２０にまで劣化すること
が判る。
【００７３】以上の考察から配線に発生するジュ−ル熱
を低減することの重要性が定量的に理解できる。
【００７４】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００７５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７６】（１）本発明によれば、配線層を流れる電
流によって生じるジュール熱を熱伝導によって外部に放
出することができるという効果がある。
【００７７】（２）本発明によれば、上記効果（１）に
より配線温度の上昇を低減できるという効果がある。
【００７８】（３）本発明によれば、上記効果（２）に
より、配線の寿命が延長されるという効果がある。
【００７９】（４）本発明によれば、上記効果（２）に
より、配線の電流密度を高めることができるという効果
がある。
【００８０】（５）本発明によれば、上記効果（４）に
より、より多くの電流を流すことが可能となるという効
果がある。
【００８１】（６）本発明によれば、上記効果（４）に
より、より微細な配線の採用が可能となるという効果が
ある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の要部
を示す縦断面図である。
【図２】本発明の一実施の形態である半導体装置の要部
を示す平面図である。
【図３】本発明の配線層の形成の例を示す図である。
【図４】本発明の一実施の形態である半導体装置の絶縁
膜厚の検討方法を説明する縦断面図である。
【図５】本発明の一実施の形態の変更例である半導体装
置の要部を示す縦断面図である。
【図６】本発明の一実施の形態の他の変更例である半導
体装置の要部を示す縦断面図である。
【図７】配線長と配線温度との関係を説明する図であ
る。
【図８】本発明の他の実施の形態である半導体装置の要
部を示す平面図である。
【図９】本発明の他の実施の形態である半導体装置の要
部を示す縦断面図である。
【図１０】本発明の他の実施の形態である半導体装置を
示す平面図である。
【図１１】本発明の他の実施の形態である半導体装置の
要部を示す平面図である。
【図１２】本発明の他の実施の形態である半導体装置の
要部を示す縦断面図である。
【図１３】電流密度と配線温度との関係を示す図であ
る。
【図１４】電流密度と配線寿命との関係をを示す図であ
る。
【図１５】多層配線構造において、上層の配線と下層の
配線との寿命を比較したデ−タを示す図である。
【符号の説明】 １…半導体基板、２，４，６，８，２６，２７…配線
層、３，５，７，９…層間絶縁膜、１０…保護絶縁膜、
１１，１２，１３，２８，３４…伝熱層、１４…フィー
ルド絶縁膜、１５…ｎ型ウエル、１６，２０，２９…ｐ
型領域、１７…ｐ＋拡散層、１８…ｎ型領域、１９…ｎ
＋拡散層、２１…放熱板、２２…ボンディングワイヤ、
２３…リード、２４…ボンディングパッド、２５，３
０，３１…エピタキシャル層、３２，３３…ガードリン
グ配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井出 昭 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 山口 貴士 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板主面に形成した素子を接続す
    る配線層が絶縁膜を介して前記半導体基板主面上に複数
    層設けられている半導体装置において、 熱伝導率の高い材料からなる伝熱層を配線層と同層に設
    け、一の層の配線層或いはその配線層と接続した伝熱層
    と他の層の伝熱層とを熱的に接続し、前記一の層の配線
    層に発生する熱を半導体装置の外面に位置し前記他の層
    の伝熱層と隣接した放熱体から放熱することを特徴とす
    る半導体装置。
  2. 【請求項２】 半導体基板主面に形成した素子を接続す
    る配線層が絶縁膜を介して前記半導体基板主面上に設け
    られている半導体装置において、 前記配線層或いはこの配線層と接続した伝熱層と半導体
    装置の外面に位置する放熱体とを熱的に接続し、前記配
    線層に発生する熱を前記放熱体から放熱することを特徴
    とする半導体装置。
  3. 【請求項３】 前記配線層が単独で延設されている配線
    層であり、その中間にて前記放熱体との接続が行なわれ
    ていることを特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】 前記配線層が前記半導体基板の縁部に半
    導体基板主面の素子形成部を囲んで設けられており、前
    記放熱体との接続がこの配線層の角部に設けられたスリ
    ットの部分にて行なわれていることを特徴とする請求項
    ２又は請求項３に記載の半導体装置。
  5. 【請求項５】 前記放熱体が前記半導体基板であること
    を特徴とする請求項１乃至請求項４の何れか一項に記載
    の半導体装置。
  6. 【請求項６】 前記放熱体が、半導体装置の上面に形成
    された放熱板であることを特徴とする請求項１乃至請求
    項４の何れか一項に記載の半導体装置。
  7. 【請求項７】 前記伝熱層が、同層に形成された配線層
    の形成されていない領域に延設され、その面積を増加さ
    せていることを特徴とする請求項１乃至請求項６の何れ
    か一項に記載の半導体装置。
  8. 【請求項８】 前記伝熱層が同層の配線層と同一の材料
    によって形成されていることを特徴とする請求項１乃至
    請求項７の何れか一項に記載の半導体装置。
  9. 【請求項９】 前記半導体基板と配線層との間に、或い
    は配線層相互の間に設けられている層間絶縁膜の膜厚
    を、配線の平坦度及び層間耐圧限界を考慮して、極力薄
    く形成することを特徴とする請求項１乃至請求項８の何
    れか一項に記載の半導体装置。
  10. 【請求項１０】 前記層間絶縁膜の膜厚を、半導体基板
    と配線層との間に設けられているものでは０．７μｍ以
    下、配線層相互の間に設けられているものでは０．５μ
    ｍ以下に形成することを特徴とする請求項９に記載の半
    導体装置。
  11. 【請求項１１】 前記半導体基板と配線層との間に、或
    いは配線層相互の間に設けられている層間絶縁膜を、熱
    伝導率が高い材料によって形成することを特徴とする請
    求項１乃至請求項１０の何れか一項に記載の半導体装
    置。
JP8017254A 1996-02-02 1996-02-02 半導体装置 Pending JPH09213696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8017254A JPH09213696A (ja) 1996-02-02 1996-02-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8017254A JPH09213696A (ja) 1996-02-02 1996-02-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH09213696A true JPH09213696A (ja) 1997-08-15

Family

ID=11938834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8017254A Pending JPH09213696A (ja) 1996-02-02 1996-02-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH09213696A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242807B1 (en) 1998-02-20 2001-06-05 Nec Corporation Semiconductor integrated circuit having heat sinking means for heat generating wires
US6373136B2 (en) 2000-04-14 2002-04-16 Fujitsu Limited Damascene wiring structure and semiconductor device with damascene wirings
JP2007067967A (ja) * 2005-08-31 2007-03-15 Kyocera Kinseki Corp 温度補償型水晶発振器
US7253520B2 (en) 2001-10-11 2007-08-07 Oki Electric Industry Co., Ltd. CSP semiconductor device having signal and radiation bump groups
JPWO2006061871A1 (ja) * 2004-12-06 2008-06-05 富士通株式会社 半導体装置
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
WO2012053130A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 半導体装置
JP2021530103A (ja) * 2018-06-29 2021-11-04 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ インチップヒートシンクを有する集積回路ダイ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242807B1 (en) 1998-02-20 2001-06-05 Nec Corporation Semiconductor integrated circuit having heat sinking means for heat generating wires
US6373136B2 (en) 2000-04-14 2002-04-16 Fujitsu Limited Damascene wiring structure and semiconductor device with damascene wirings
US7253520B2 (en) 2001-10-11 2007-08-07 Oki Electric Industry Co., Ltd. CSP semiconductor device having signal and radiation bump groups
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JPWO2006061871A1 (ja) * 2004-12-06 2008-06-05 富士通株式会社 半導体装置
JP2007067967A (ja) * 2005-08-31 2007-03-15 Kyocera Kinseki Corp 温度補償型水晶発振器
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
WO2012053130A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 半導体装置
JPWO2012053130A1 (ja) * 2010-10-19 2014-02-24 パナソニック株式会社 半導体装置
US8994183B2 (en) 2010-10-19 2015-03-31 Panasonic Intellectual Property Management Co., Ltd. Multilayer interconnects with an extension part
JP5938712B2 (ja) * 2010-10-19 2016-06-22 パナソニックＩｐマネジメント株式会社 半導体装置
JP2021530103A (ja) * 2018-06-29 2021-11-04 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ インチップヒートシンクを有する集積回路ダイ

Similar Documents

Publication Publication Date Title
US7541644B2 (en) Semiconductor device with effective heat-radiation
US8881379B2 (en) Method of making heat sink for integrated circuit devices
US8222745B2 (en) Integrated heat sink
US7148562B2 (en) Power semiconductor device and power semiconductor module
US8907473B2 (en) Semiconductor device having a diamond substrate heat spreader
JP2005019452A (ja) 半導体装置
JP3905580B2 (ja) 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路
JPH09213696A (ja) 半導体装置
KR102576366B1 (ko) 증가된 활성 영역을 갖는 트랜지스터 반도체 다이
JP2005203548A (ja) 半導体装置のモジュール構造
JP2000200905A (ja) 半導体装置
TWI375881B (en) Active solid cooler and fabricating method therefor
US20190326237A1 (en) Semiconductor device
US11532534B2 (en) Semiconductor module
JP4995364B2 (ja) 半導体集積回路装置
US6432809B1 (en) Method for improved passive thermal flow in silicon on insulator devices
JP7346855B2 (ja) 半導体装置
TWI811136B (zh) 半導體功率元件
JP2000031487A (ja) 半導体装置とその製造方法
JP7358996B2 (ja) 半導体装置
WO2022009705A1 (ja) 半導体装置および半導体モジュール
JP3894620B2 (ja) 半導体装置
CN210092064U (zh) 立式结构的功率模块
JP2004273834A (ja) 半導体集積回路
US20040125572A1 (en) Mechanical cooling fin for interconnects