KR20210032081A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20210032081A
KR20210032081A KR1020190113334A KR20190113334A KR20210032081A KR 20210032081 A KR20210032081 A KR 20210032081A KR 1020190113334 A KR1020190113334 A KR 1020190113334A KR 20190113334 A KR20190113334 A KR 20190113334A KR 20210032081 A KR20210032081 A KR 20210032081A
Authority
KR
South Korea
Prior art keywords
heat sink
logic chip
semiconductor package
package substrate
package
Prior art date
Application number
KR1020190113334A
Other languages
English (en)
Other versions
KR102359904B1 (ko
Inventor
유봉근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190113334A priority Critical patent/KR102359904B1/ko
Priority to US16/814,336 priority patent/US11257784B2/en
Publication of KR20210032081A publication Critical patent/KR20210032081A/ko
Priority to US17/588,442 priority patent/US11996387B2/en
Application granted granted Critical
Publication of KR102359904B1 publication Critical patent/KR102359904B1/ko
Priority to US18/651,786 priority patent/US20240290751A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지는 패키지 기판, 로직 칩, 히트 싱크 및 메모리 칩을 포함할 수 있다. 상기 로직 칩은 상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판에 전기적으로 연결될 수 있다. 상기 히트 싱크는 상기 로직 칩의 상부면과 접촉되어, 상기 로직 칩에서 발생된 열을 방출시킬 수 있다. 상기 메모리 칩은 상기 히트 싱크의 상부면에 배치되어, 상기 패키지 기판에 전기적으로 연결될 수 있다. 따라서, 메모리 칩이 실장되는 기존의 패키지 기판이 히트 싱크로 대체되면서 메모리 칩은 패키지 기판에 직접 연결됨으로써, 로직 칩으로부터 발생된 열이 히트 싱크를 통해서 신속하게 방출될 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다. 보다 구체적으로, 본 발명은 메모리 칩과 로직 칩을 포함하는 시스템-인 패키지에 관한 것이다.
시스템-인 패키지는 복수개의 메모리 칩들과 로직 칩을 포함할 수 있다. 로직 칩은 제 1 패키지 기판 상에 실장될 수 있다. 메모리 칩들은 제 2 패키지 기판 상에 실장될 수 있다. 메모리 칩들이 실장된 제 2 패키지 기판은 로직 칩 상에 배치될 수 있다. 메모리 칩들과 로직 칩은 패키지 기판에 전기적으로 연결될 수 있다.
관련 기술들에 따르면, 로직 칩으로부터 발생된 열은 제 2 패키지 기판을 통해서 신속하게 방출되지 않을 수 있다. 이로 인하여, 로직 칩으로부터 발생된 열이 시스템-인 패키지 내에 계속적으로 잔류하게 되어, 시스템-인 패키지의 성능을 열화시킬 수 있다.
본 발명은 로직 칩에서 발생된 열을 신속하게 방출시킬 수 있는 반도체 패키지를 제공한다.
본 발명의 일 견지에 따른 반도체 패키지는 패키지 기판, 로직 칩, 히트 싱크 및 메모리 칩을 포함할 수 있다. 상기 로직 칩은 상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판에 전기적으로 연결될 수 있다. 상기 히트 싱크는 상기 로직 칩의 상부면과 접촉되어, 상기 로직 칩에서 발생된 열을 방출시킬 수 있다. 상기 메모리 칩은 상기 히트 싱크의 상부면에 배치되어, 상기 패키지 기판에 전기적으로 연결될 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 패키지 기판, 로직 칩, 히트 싱크 및 메모리 칩을 포함할 수 있다. 상기 패키지 기판은 제 1 더미 패드, 제 2 더미 패드 및 상기 제 1 더미 패드와 상기 제 2 더미 패드를 연결하는 열 전달 라인을 포함할 수 있다. 상기 로직 칩은 상기 패키지 기판의 상부면에 배치되어 상기 패키지 기판에 전기적으로 연결될 수 있다. 상기 로직 칩은 상기 제 1 더미 패드에 접촉될 수 있다. 상기 히트 싱크는 상기 로직 칩의 상부면과 상기 제 2 더미 패드에 접촉되어 상기 로직 칩에서 발생된 열을 방출시킬 수 있다. 상기 히트 싱크는 상기 패키지 기판과 전기적으로 절연될 수 있다. 상기 메모리 칩은 상기 히트 싱크의 상부면에 배치되어, 상기 패키지 기판에 전기적으로 연결될 수 있다.
본 발명의 또 다른 견지에 따른 반도체 패키지는 패키지 기판, 로직 칩, 도전성 범프, 제 1 더미 범프, 제 2 더미 범프, 히트 싱크, 메모리 칩 및 도전성 와이어를 포함할 수 있다. 상기 패키지 기판은 절연 기판, 상기 절연 기판 내에 형성된 도전층, 상기 절연 기판의 상부면에 배치되어 상기 도전층에 연결된 제 1 신호 패드, 상기 절연 기판의 상부면에 배치되어 상기 도전층에 연결된 제 2 신호 패드, 상기 절연 기판의 상부면에 배치된 제 1 더미 패드, 상기 절연 기판의 상부면에 배치된 제 2 더미 패드, 및 상기 제 1 더미 패드와 상기 제 2 더미 패드를 연결하는 열 전달 라인을 포함할 수 있다. 상기 로직 칩은 상기 패키지 기판의 상부면에 배치되어, 상기 제 1 더미 패드에 접촉될 수 있다. 상기 도전성 범프는 상기 로직 칩과 상기 제 1 신호 패드 사이에 개재될 수 있다. 상기 제 1 더미 범프는 상기 제 1 더미 패드와 상기 로직 칩 사이에 개재될 수 있다. 상기 제 2 더미 범프는 상기 제 2 더미 패드 상에 형성될 수 있다. 상기 히트 싱크는 상기 로직 칩의 상부면에 접촉될 수 있다. 상기 히트 싱크는 상기 제 2 더미 범프에 연결된 열 전달부를 가질 수 있다. 상기 히트 싱크는 상기 패키지 기판과 전기적으로 절연될 수 있다. 상기 히트 싱크는 금속을 포함할 수 있다. 상기 메모리 칩은 상기 히트 싱크의 상부면에 배치될 수 있다. 상기 도전성 와이어는 상기 메모리 칩으로부터 연장되어 상기 제 2 신호 패드에 연결될 수 있다.
상기된 본 발명에 따르면, 메모리 칩이 실장되는 기존의 패키지 기판이 히트 싱크로 대체되면서 메모리 칩은 패키지 기판에 직접 연결됨으로써, 로직 칩으로부터 발생된 열이 히트 싱크를 통해서 신속하게 방출될 수 있다. 따라서, 반도체 패키지의 성능이 로직 칩으로부터 발생된 열에 의해 열화되는 것이 억제될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2 내지 도 6은 도 1에 도시된 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 반도체 패키지(100)는 패키지 기판(110), 적어도 하나의 로직 칩(140), 히트 싱크(170) 및 적어도 하나의 메모리 칩(190)을 포함할 수 있다. 이와 같이, 본 실시예의 반도체 패키지(100)는 로직 칩(140)과 메모리 칩(190)을 포함하는 시스템-인 패키지에 해당될 수 있다.
패키지 기판(110)은 절연 기판(112), 도전층(114), 상부 패드들 및 하부 패드(130)들을 포함할 수 있다. 도전층(114)은 절연 기판(112)의 내부에 형성될 수 있다. 도전층(114)은 절연 기판(112)의 상부면과 하부면을 통해서 부분적으로 노출될 수 있다. 상부 패드들은 절연 기판(112)의 상부면을 통해 노출된 도전층(114) 부분들 상에 배치될 수 있다. 하부 패드(130)들은 절연 기판(112)의 하부면을 통해 노출된 도전층(114) 부분들 상에 배치될 수 있다. 외부접속단자(210)들이 하부 패드(130)들에 실장될 수 있다.
상부 패드들은 제 1 신호 패드(120)들 및 제 2 신호 패드들(122)을 포함할 수 있다. 제 1 신호 패드(120)들은 절연 기판(112)의 상부면 중앙부에 배열될 수 있다. 제 1 신호 패드(120)들은 로직 칩(140)의 하부에 위치할 수 있다. 제 2 신호 패드(122)들은 절연 기판(112)의 상부면 가장자리에 배열될 수 있다. 제 2 신호 패드(122)들은 로직 칩(140)의 측면으로부터 노출될 수 있다.
로직 칩(140)은 패키지 기판(110)의 중앙부 상부에 배치될 수 있다. 도전성 범프(150)들이 로직 칩(140)과 패키지 기판(110) 사이에 개재되어, 로직 칩(140)을 패키지 기판(110)에 전기적으로 연결시킬 수 있다. 구체적으로, 도전성 범프(150)들은 제 1 신호 패드(120)들 상에 배치될 수 있다. 로직 칩(140)의 하부면에 배열된 패드(142)들이 도전성 범프(150)들에 전기적으로 접촉될 수 있다. 따라서, 로직 칩(140)의 패드(142)들은 도전성 범프(150)들을 매개로 제 1 신호 패드(120)들에 전기적으로 연결될 수 있다.
제 1 몰딩 부재(160)가 패키지 기판(110)의 상부면 중앙부에 형성되어 로직 칩(140)을 부분적으로 덮을 수 있다. 그러나, 로직 칩(140)의 상부면은 제 1 몰딩 부재(160)로 덮이지 않을 수 있다. 따라서, 로직 칩(140)의 상부면은 위를 향해 노출될 수 있다. 또한, 제 1 몰딩 부재(160)는 제 2 신호 패드(122)를 덮지 않을 수 있다. 따라서, 제 2 신호 패드(122)는 위를 향해 노출될 수 있다. 제 1 몰딩 부재(160)는 제 1 열전도율을 갖는 제 1 몰딩 물질을 포함할 수 있다.
히트 싱크(170)는 로직 칩(140)과 제 1 몰딩 부재(160)의 상부면들에 배치될 수 있다. 특히, 히트 싱크(170)는 전열성 접착제(180)를 매개로 로직 칩(140)의 상부면에 부착될 수 있다. 전열성 접착제(180)는 로직 칩(140)의 상부면을 통해 방출된 열을 히트 싱크(170)로 전달할 수 있는 특성을 가질 수 있다. 예를 들어서, 전열성 접착제(180)는 서멀 인터페이스 물질(Thermal Interface Material : TIM)을 포함할 수 있다. 그러나, 히트 싱크(170)는 전열성 접착제(180)가 아닌 일반적인 접착제를 매개로 로직 칩(140)에 부착될 수도 있다.
본 실시예에서, 히트 싱크(170)는 패키지 기판(110)과 전기적으로 절연될 수 있다. 즉, 히트 싱크(170)는 패키지 기판(110)에 연결되지 않을 수 있다. 히트 싱크(170)는 반도체 패키지(100)의 내부에 배치되어, 로직 칩(140)에서 발생된 열을 반도체 패키지(100)의 외부로 방출하는 기능만을 가질 수 있다. 히트 싱크(170)는 열을 외부로 신속하게 방출할 수 있는 금속 물질을 포함할 수 있다. 금속 물질의 종류는 특정 물질로 국한되지 않을 수 있다.
메모리 칩(190)은 히트 싱크(170)의 상부면에 배치될 수 있다. 본 실시예에서, 메모리 칩(190)은 히트 싱크(170)의 상부면 양측 가장자리들에 배치된 한 쌍으로 이루어질 수 있다. 패드(192)는 메모리 칩(190)들의 상부면에 배치될 수 있다.
메모리 칩(190)의 패드(192)는 도전성 와이어(200)를 매개로 제 2 신호 패드(122)에 전기적으로 연결될 수 있다. 히트 싱크(170)는 패키지 기판(110)에 전기적으로 연결되어 있지 않으므로, 메모리 칩(190)은 히트 싱크(170)를 경유하지 않고 도전성 와이어(200)를 통해서 패키지 기판(110)에 직접 전기적으로 연결될 수 있다.
제 2 몰딩 부재(162)가 패키지 기판(110)의 상부면에 형성되어, 히트 싱크(170), 메모리 칩(190) 및 도전성 와이어(200)를 덮을 수 있다. 제 2 몰딩 부재(162)는 제 2 열전도율을 갖는 제 2 몰딩 물질을 포함할 수 있다. 제 2 열전도율은 제 1 열전도율과 실질적으로 동일하거나 또는 상이할 수도 있다. 예를 들어서, 제 2 전도율은 제 1 전도율보다 높을 수 있다.
본 실시예에 따르면, 메모리 칩(190)이 실장되는 기존의 패키지 기판이 히트 싱크(170)로 대체될 수 있다. 한편, 히트 싱크(170) 상에 배치된 메모리 칩(190)은 히트 싱크(170)를 경유하지 않고 도전성 와이어(200)를 통해서 패키지 기판(110)에 직접 전기적으로 연결될 수 있다. 이와 같이, 로직 칩(140)에 직접 접촉된 히트 싱크(170)가 반도체 패키지(100)의 내부에 배치됨으로써, 로직 칩(140)으로부터 발생된 열이 히트 싱크(170)와 제 2 몰딩 부재(162)를 통해서 신속하게 방출될 수 있다.
도 2 내지 도 6은 도 1에 도시된 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 2를 참조하면, 도전성 범프(150)들을 패키지 기판(110)의 제 1 신호 패드(120)들 상에 배치할 수 있다. 로직 칩(140)을 도전성 범프(150)들 상에 배치할 수 있다. 따라서, 로직 칩(140)의 패드(142)들은 도전성 범프(150)들을 매개로 제 1 신호 패드(120)들에 전기적으로 연결될 수 있다. 제 1 몰딩 부재(160)를 패키지 기판(110)의 상부면에 형성하여, 로직 칩(140)의 측면들을 제 1 몰딩 부재(160)로 둘러쌀 수 있다. 제 1 몰딩 부재(160)는 로직 칩(140)의 상부면에 형성되지 않을 수 있다. 따라서, 로직 칩(140)의 상부면은 위를 향해 노출될 수 있다.
도 3을 참조하면, 히트 싱크(170)를 전열성 접착제(180), 즉 TIM을 이용해서 노출된 로직 칩(140)의 상부면에 부착할 수 있다. 따라서, 히트 싱크(170)는 전열성 접착제(180)를 매개로 로직 칩(140)의 상부면에 접촉될 수 있다. 그러므로, 로직 칩(140)의 상부면을 통해 방출된 열은 전열성 접착제(180)를 통해서 히트 싱크(170)로 전달될 수 있다.
도 4를 참조하면, 메모리 칩(190)들을 히트 싱크(170)의 상부면에 배치할 수 있다. 메모리 칩(190)의 패드(192)들은 메모리 칩(190)의 상부면에 위치할 수 있다.
도 5를 참조하면, 메모리 칩(190)들의 패드(192)들을 도전성 와이어(200)들을 이용해서 제 2 신호 패드(122)에 전기적으로 연결시킬 수 있다. 즉, 도전성 와이어(200)의 상단은 메모리 칩(190)의 패드(192)에 연결되고, 도전성 와이어(200)의 하단은 제 2 신호 패드(122)에 연결될 수 있다.
도 6을 참조하면, 제 2 몰딩 부재(162)를 패키지 기판(110)의 상부면에 형성하여, 메모리 칩(190)과 히트 싱크(170) 및 도전성 와이어(200)들을 제 2 몰딩 부재(162)로 덮을 수 있다.
외부접속단자(210)들을 하부 패드(130)들 상에 실장하여, 도 1에 도시된 반도체 패키지(100)를 완성할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100a)는 패키지 기판과 히트 싱크를 제외하고는 도 1에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 7을 참조하면, 패키지 기판(110a)은 제 1 더미 패드(124)와 제 2 더미 패드(126) 및 열 전달 라인(116)을 더 포함할 수 있다.
제 1 더미 패드(124)는 절연 기판(112)의 상부면 중앙부에 배치될 수 있다. 제 1 더미 패드(124)는 도전층(114)에 연결되지 않을 수 있다. 즉, 제 1 더미 패드(124)는 도전층(114)과 전기적으로 절연될 수 있다. 특히, 제 1 더미 패드(124)는 로직 칩(140) 내의 회로에 전기적으로 연결되지 않을 수 있다. 따라서, 로직 칩(140) 내의 회로에서 발생된 신호는 제 1 더미 패드(124)로 전송되지 않을 수 있다.
제 2 더미 패드(126)는 제 1 신호 패드(120)와 제 2 신호 패드(122) 사이인 절연 기판(112)의 상부면 부위에 배치될 수 있다. 제 2 더미 패드(126)는 도전층(114)에 연결되지 않을 수 있다. 즉, 제 2 더미 패드(126)는 도전층(114)과 전기적으로 절연될 수 있다.
제 1 더미 패드(124)와 제 2 더미 패드(126)는 열 전달 라인(116)을 매개로 서로 연결될 수 있다. 열 전달 라인(116)은 절연 기판(112) 내에 형성될 수 있다. 열 전달 라인(116)은 도전층(114)에 연결되지 않을 수 있다. 열 전달 라인(116)은 로직 칩(140)의 하부면을 통해 방출되어 제 1 더미 패드(124)로 전달된 열을 제 2 더미 패드(126)로 전달할 수 있다. 본 실시예에서, 열 전달 라인(116)은 열을 제 1 더미 패드(124)로부터 제 2 더미 패드(126)로 신속하게 전달할 수 있는 금속 물질을 포함할 수 있다. 그러나, 열 전달 라인(116)은 금속 물질 이외에도 열 전달이 가능한 다른 물질들을 포함할 수도 있다.
제 1 더미 범프(154)가 제 1 더미 패드(124) 상에 배치될 수 있다. 제 1 더미 범프(154)는 로직 칩(140)의 하부면에 접촉될 수 있다. 그러나, 제 1 더미 범프(154)는 로직 칩(140) 내의 회로에는 전기적으로 연결되지 않을 수 있다. 제 1 더미 범프(154)는 로직 칩(140)의 하부면을 통해 방출된 열을 제 1 더미 패드(124)와 열 전달 라인(116)을 통해서 제 2 더미 패드(126)로 전달할 수 있다.
제 2 더미 범프(156)는 제 2 더미 패드(126) 상에 배치될 수 있다. 따라서, 로직 칩(140)의 하부면을 통해 방출된 열은 제 1 더미 범프(154), 제 1 더미 패드(124), 열 전달 라인(116) 및 제 2 더미 패드(126)를 통해서 제 2 더미 범프(156)로 전달될 수 있다. 제 1 및 제 2 더미 범프(154, 156)들은 도전성 범프(150)들과 함께 형성될 수 있다.
히트 싱크(170a)는 열 전달부(172)를 포함할 수 있다. 열 전달부(172)는 히트 싱크(170a)의 측면으로부터 연장될 수 있다. 열 전달부(172)는 제 2 더미 범프(156)에 연결될 수 있다. 다른 실시예로서, 열 전달부(172)는 제 2 더미 패드(126)에 직접 연결될 수도 있다. 본 실시예에서, 열 전달부(172)는 패키지 기판(110a)의 중앙부를 향해 구부러진 형상을 가질 수 있다. 다른 실시예로서, 열 전달부(172)는 직선 형상을 가질 수도 있다.
본 실시예에 따르면, 로직 칩(140)의 상부면을 통해 방출된 열은 히트 싱크(170a)로 전달될 수 있다. 또한, 로직 칩(140)의 하부면을 통해 방출된 열은 제 1 더미 범프(154), 제 1 더미 패드(124), 열 전달 라인(116), 제 2 더미 패드(126), 제 2 더미 범프(156) 및 열 전달부(172)를 통해서 히트 싱크(170a)로 전달될 수 있다. 이와 같이, 히트 싱크(170a)는 로직 칩(140)의 상부면을 통해 방출된 열뿐만 아니라 로직 칩(140)의 하부면을 통해 방출된 열도 신속하게 외부로 방출시킬 수 있다.
본 실시예의 반도체 패키지(100a)를 제조하는 방법은 히트 싱크(170a)를 로직 칩(140)의 상부면에 부착하는 공정이 열 전달부(172)를 제 2 더미 범프(156)에 연결시키는 공정을 더 포함한다는 점을 제외하고는 도 2 내지 도 6을 참조로 설명한 공정들과 실질적으로 동일한 공정들을 포함할 수 있다. 따라서, 본 실시예의 반도체 패키지(100a)를 제조하는 방법에 대한 반복 설명은 생략할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100b)는 열 전달부의 형상을 제외하고는 도 7에 도시된 반도체 패키지(100a)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 8을 참조하면, 히트 싱크(170b)는 열 전달부(174)를 포함할 수 있다. 열 전달부(174)는 패키지 기판(110a)의 가장자리를 향해 구부러진 형상을 가질 수 있다. 열 전달부(174)는 제 2 더미 범프(156)에 연결될 수 있다. 다른 실시예로서, 열 전달부(174)는 제 2 더미 패드(126)에 직접 연결될 수도 있다. 또한, 열 전달부(174)는 직선 형상을 가질 수도 있다.
본 실시예의 반도체 패키지(100b)를 제조하는 방법은 히트 싱크(170a)를 로직 칩(140)의 상부면에 부착하는 공정이 열 전달부(174)를 제 2 더미 범프(156)에 연결시키는 공정을 더 포함한다는 점을 제외하고는 도 2 내지 도 6을 참조로 설명한 공정들과 실질적으로 동일한 공정들을 포함할 수 있다. 따라서, 본 실시예의 반도체 패키지(100b)를 제조하는 방법에 대한 반복 설명은 생략할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100c)는 외부 히트 싱크를 더 포함한다는 점을 제외하고는 도 1에 도시된 반도체 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 9를 참조하면, 제 2 몰딩 부재(162)는 히트 싱크(170)의 상부면을 노출시키는 개구부(164)를 가질 수 있다.
외부 히트 싱크(220)는 제 2 몰딩 부재(162)의 외측면에 배치될 수 있다. 본 실시예에서, 외부 히트 싱크(220)는 제 2 몰딩 부재(162)의 상부면에 배치될 수 있다. 외부 히트 싱크(220)는 개구부(164) 내에 배치된 연결부(222)를 가질 수 있다. 연결부(222)는 개구부(164)를 완전히 매립할 수 있다. 다른 실시예로서, 연결부(222)는 개구부(164)를 부분적으로 매립할 수도 있다. 따라서, 외부 히트 싱크(220)는 연결부(222)를 매개로 히트 싱크(170)에 연결될 수 있다. 그러므로, 히트 싱크(170) 내의 열이 외부 히트 싱크(220)를 통해서 반도체 패키지(100c)의 외부로 신속하게 방출될 수 있다. 외부 히트 싱크(220)는 히트 싱크(170)의 재질과 동일한 재질을 포함할 수 있다. 그러나, 외부 히트 싱크(220)의 재질은 히트 싱크(170)의 재질과 상이할 수도 있다.
반도체 패키지(100c)가 외부 히트 싱크(220)를 포함하는 경우, 로직 칩(140) 내의 열은 히트 싱크(170)와 외부 히트 싱크(220)를 통해서 신속하게 방출될 수 있다. 따라서, 제 2 몰딩 부재(162)는 높은 열전도율을 가질 필요가 없을 수 있다. 예를 들어서, 제 2 몰딩 부재(162)의 제 2 열전도율은 제 1 몰딩 부재(160)의 제 1 열전도율과 동일하거나 또는 제 1 열전도율보다 낮을 수 있다.
본 실시예의 외부 히트 싱크(220)는 도 7에 도시된 반도체 패키지(100a) 또는 도 8에 도시된 반도체 패키지(100b)에도 적용될 수 있다.
또한, 본 실시예의 반도체 패키지(100c)를 제조하는 방법은 외부 히트 싱크(220)를 제 2 몰딩 부재(162)의 상부면에 배치하는 공정을 더 포함한다는 점을 제외하고는 도 2 내지 도 6을 참조로 설명한 공정들과 실질적으로 동일한 공정들을 포함할 수 있다. 따라서, 본 실시예의 반도체 패키지(100c)를 제조하는 방법에 대한 반복 설명은 생략할 수 있다.
상기된 본 실시예들에 따르면, 메모리 칩이 실장되는 기존의 패키지 기판이 히트 싱크로 대체되면서 메모리 칩은 패키지 기판에 직접 연결됨으로써, 로직 칩으로부터 발생된 열이 히트 싱크를 통해서 신속하게 방출될 수 있다. 따라서, 반도체 패키지의 성능이 로직 칩으로부터 발생된 열에 의해 열화되는 것이 억제될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 112 ; 절연 기판
114 ; 도전층 116 ; 열 전달 라인
120 ; 제 1 신호 패드 122 ; 제 2 신호 패드
124 ; 제 1 더미 패드 126 ; 제 2 더미 패드
130 ; 하부 패드 140 ; 로직 칩
150 ; 도전성 범프 154 ; 제 1 더미 범프
156 ; 제 2 더미 범프 160 ; 제 1 몰딩 부재
162 ; 제 2 몰딩 부재 170 ; 히트 싱크
172, 174 ; 열 전달부 180 ; 전열성 접착제
190 ; 메모리 칩 200 ; 도전성 와이어
210 ; 외부접속단자 220 ; 외부 히트 싱크

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판에 전기적으로 연결된 로직 칩;
    상기 로직 칩의 상부면과 접촉되어, 상기 로직 칩에서 발생된 열을 방출시키는 히트 싱크(heat sink); 및
    상기 히트 싱크의 상부면에 배치되고, 상기 패키지 기판에 전기적으로 연결된 메모리 칩을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 히트 싱크는 상기 패키지 기판과 전기적으로 절연된 반도체 패키지.
  3. 제 1 항에 있어서, 상기 로직 칩과 상기 패키지 기판 사이에 개재된 도전성 범프를 더 포함하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 메모리 칩으로부터 연장되어 상기 패키지 기판에 연결된 도전성 와이어를 더 포함하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 패키지 기판은
    절연 기판;
    상기 절연 기판 내에 형성된 도전층;
    상기 절연 기판의 상부면에 배치되어, 상기 로직 칩을 상기 도전층에 전기적으로 연결시키는 제 1 신호 패드; 및
    상기 절연 기판의 상부면에 배치되어, 상기 메모리 칩을 상기 도전층에 전기적으로 연결시키는 제 2 신호 패드를 포함하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 패키지 기판은
    상기 절연 기판의 상부면에 배치되어, 상기 로직 칩에 접촉된 제 1 더미 패드;
    상기 절연 기판의 상부면에 배치되어, 상기 히트 싱크에 연결된 제 2 더미 패드; 및
    상기 제 1 더미 패드와 상기 제 2 더미 패드를 연결하여, 상기 제 1 더미 패드로부터 상기 제 2 더미 패드로 이어지는 상기 열의 전달 경로를 형성하는 열 전달 라인을 더 포함하는 반도체 패키지.
  7. 제 6 항에 있어서, 상기 제 1 더미 패드와 상기 로직 칩 사이에 개재된 제 1 더미 범프를 더 포함하는 반도체 패키지.
  8. 제 6 항에 있어서, 상기 히트 싱크는 상기 히트 싱크로부터 연장되어 상기 제 2 더미 패드에 연결된 열 전달부를 포함하는 반도체 패키지.
  9. 제 8 항에 있어서, 상기 열 전달부와 상기 제 2 더미 패드 사이에 개재된 제 2 더미 범프를 더 포함하는 반도체 패키지.
  10. 제 1 항에 있어서, 상기 히트 싱크는 서멀 인터페이스 물질(thermal interface material : TIM)을 매개로 상기 로직 칩의 상부면에 부착된 반도체 패키지.

KR1020190113334A 2019-09-16 2019-09-16 반도체 패키지 KR102359904B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190113334A KR102359904B1 (ko) 2019-09-16 2019-09-16 반도체 패키지
US16/814,336 US11257784B2 (en) 2019-09-16 2020-03-10 Semiconductor package
US17/588,442 US11996387B2 (en) 2019-09-16 2022-01-31 Semiconductor package
US18/651,786 US20240290751A1 (en) 2019-09-16 2024-05-01 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190113334A KR102359904B1 (ko) 2019-09-16 2019-09-16 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20210032081A true KR20210032081A (ko) 2021-03-24
KR102359904B1 KR102359904B1 (ko) 2022-02-08

Family

ID=74868664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190113334A KR102359904B1 (ko) 2019-09-16 2019-09-16 반도체 패키지

Country Status (2)

Country Link
US (3) US11257784B2 (ko)
KR (1) KR102359904B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359904B1 (ko) * 2019-09-16 2022-02-08 삼성전자주식회사 반도체 패키지
KR20210131548A (ko) * 2020-04-24 2021-11-03 삼성전자주식회사 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126623A (ja) * 1997-06-30 1999-01-29 Oki Electric Ind Co Ltd 電子装置、電子装置の製造方法
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20020043395A (ko) * 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지
KR20060004789A (ko) * 2004-07-08 2006-01-16 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
JP2007234683A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20130102405A (ko) * 2012-03-07 2013-09-17 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
KR20170061468A (ko) * 2015-11-26 2017-06-05 삼성전자주식회사 스택 패키지 및 그 제조 방법
US20190043722A1 (en) * 2017-08-03 2019-02-07 Tokyo Electron Limited Substrate treatment method, computer storage medium and substrate treatment system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198796B2 (ja) 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
US6197614B1 (en) 1999-12-20 2001-03-06 Thin Film Module, Inc. Quick turn around fabrication process for packaging substrates and high density cards
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6869825B2 (en) 2002-12-31 2005-03-22 Intel Corporation Folded BGA package design with shortened communication paths and more electrical routing flexibility
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
KR100782798B1 (ko) 2006-02-22 2007-12-05 삼성전기주식회사 기판 패키지 및 그 제조 방법
US7696618B2 (en) 2007-11-21 2010-04-13 Powertech Technology Inc. POP (package-on-package) semiconductor device
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
KR102127772B1 (ko) * 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
US10607909B2 (en) * 2016-04-02 2020-03-31 Intel Corporation Systems, methods, and apparatuses for implementing a thermal solution for 3D packaging
KR102397902B1 (ko) * 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
KR102609445B1 (ko) * 2018-10-22 2023-12-04 삼성전자주식회사 반도체 패키지
KR20200144370A (ko) * 2019-06-18 2020-12-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
KR102359904B1 (ko) * 2019-09-16 2022-02-08 삼성전자주식회사 반도체 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126623A (ja) * 1997-06-30 1999-01-29 Oki Electric Ind Co Ltd 電子装置、電子装置の製造方法
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20020043395A (ko) * 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지
KR20060004789A (ko) * 2004-07-08 2006-01-16 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
JP2007234683A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20130102405A (ko) * 2012-03-07 2013-09-17 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
KR20170061468A (ko) * 2015-11-26 2017-06-05 삼성전자주식회사 스택 패키지 및 그 제조 방법
US20190043722A1 (en) * 2017-08-03 2019-02-07 Tokyo Electron Limited Substrate treatment method, computer storage medium and substrate treatment system

Also Published As

Publication number Publication date
US11257784B2 (en) 2022-02-22
US20220157776A1 (en) 2022-05-19
KR102359904B1 (ko) 2022-02-08
US11996387B2 (en) 2024-05-28
US20210082872A1 (en) 2021-03-18
US20240290751A1 (en) 2024-08-29

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
US11056414B2 (en) Semiconductor package
US20240290751A1 (en) Semiconductor package
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
JP2019071412A (ja) チップパッケージ
JP4695484B2 (ja) 半導体装置
US8031484B2 (en) IC packages with internal heat dissipation structures
US6836005B2 (en) Semiconductor device
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
TW201916279A (zh) 晶片封裝
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR100474193B1 (ko) 비지에이패키지및그제조방법
CN107123633B (zh) 封装结构
JP4225243B2 (ja) 半導体装置及び基板接続構造
CN110957277B (zh) 一种逆变器电力系统及其制造方法
US11114387B2 (en) Electronic packaging structure
KR20040061860A (ko) 티이씨에스피
JP2765242B2 (ja) 集積回路装置
JP3502511B2 (ja) 半導体装置
JP4371946B2 (ja) 半導体装置及びその基板接続構造
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법
JPH07111304A (ja) 半導体装置
KR20000008384U (ko) 열방출형 반도체 패키지
KR20000031819A (ko) 반도체패키지

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant