JPH07111304A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07111304A JPH07111304A JP5254605A JP25460593A JPH07111304A JP H07111304 A JPH07111304 A JP H07111304A JP 5254605 A JP5254605 A JP 5254605A JP 25460593 A JP25460593 A JP 25460593A JP H07111304 A JPH07111304 A JP H07111304A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- semiconductor device
- semiconductor
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子から発生した熱を効率よく装置外
部に放熱することが可能で、且つ製造が容易な半導体装
置を提供する。 【構成】 放熱板1 上にリード4 を蒸着などにより形成
し、放熱板1 とリード4を一体化する。一体化すること
により、放熱板1 とリード4 との接触面積大きくなり、
また、封止工程における接触不良を回避するために用い
られていた接着剤の使用が不要となり、放熱効率を向上
することができる。また、半導体素子2 からの信号をピ
ン6 あるいはリードフレーム9 で外部基板に伝達するこ
とにより、種々のパッケージの型の半導体装置に適用す
ることが可能となり、放熱効率の良い半導体装置の製造
が容易となる。
部に放熱することが可能で、且つ製造が容易な半導体装
置を提供する。 【構成】 放熱板1 上にリード4 を蒸着などにより形成
し、放熱板1 とリード4を一体化する。一体化すること
により、放熱板1 とリード4 との接触面積大きくなり、
また、封止工程における接触不良を回避するために用い
られていた接着剤の使用が不要となり、放熱効率を向上
することができる。また、半導体素子2 からの信号をピ
ン6 あるいはリードフレーム9 で外部基板に伝達するこ
とにより、種々のパッケージの型の半導体装置に適用す
ることが可能となり、放熱効率の良い半導体装置の製造
が容易となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、半導体素子で発生した熱を効率よく装置外部に放熱
する機構を備えた半導体装置に関する。
に、半導体素子で発生した熱を効率よく装置外部に放熱
する機構を備えた半導体装置に関する。
【０００２】
【従来の技術】近年、電子機器や情報処理装置などの小
型軽量化に伴ない、半導体装置の大容量化や高密度化が
要望され、半導体素子の配線膜構造の微小化、多重化、
あるいは大形化が進められている。この結果、半導体素
子で発生する熱量も増加する傾向にあり、半導体装置に
おいては、装置そのものや半導体装置を用いた製品の信
頼性向上のために、半導体素子で発生する熱を装置外部
に放熱し、半導体素子を冷却することが必要となってき
ている。
型軽量化に伴ない、半導体装置の大容量化や高密度化が
要望され、半導体素子の配線膜構造の微小化、多重化、
あるいは大形化が進められている。この結果、半導体素
子で発生する熱量も増加する傾向にあり、半導体装置に
おいては、装置そのものや半導体装置を用いた製品の信
頼性向上のために、半導体素子で発生する熱を装置外部
に放熱し、半導体素子を冷却することが必要となってき
ている。
【０００３】そこで、半導体素子から発生した熱を効率
よく放熱し半導体素子を冷却する方法として種々の冷却
方法が提案されており、これらの冷却方法を大別する
と、 空中への放熱を促進するために、装置外部にフィンな
どを備える方法 高熱伝導材料からなる放熱板を用いて発生した熱を半
導体素子から積極的に除去する方法 冷媒などを用いて半導体素子自体を直接冷却する方法 などが知られている。
よく放熱し半導体素子を冷却する方法として種々の冷却
方法が提案されており、これらの冷却方法を大別する
と、 空中への放熱を促進するために、装置外部にフィンな
どを備える方法 高熱伝導材料からなる放熱板を用いて発生した熱を半
導体素子から積極的に除去する方法 冷媒などを用いて半導体素子自体を直接冷却する方法 などが知られている。
【０００４】
【発明が解決しようとする課題】ところで、、上記の
冷却方法、つまり放熱板を用いて半導体素子から発生し
た熱をリードなどを利用して半導体装置外部に放熱する
方法においては、半導体素子と放熱板および放熱板とリ
ードを接触させているが、放熱効率を向上させるために
は、接触面積を増大させることを必要としている。
冷却方法、つまり放熱板を用いて半導体素子から発生し
た熱をリードなどを利用して半導体装置外部に放熱する
方法においては、半導体素子と放熱板および放熱板とリ
ードを接触させているが、放熱効率を向上させるために
は、接触面積を増大させることを必要としている。
【０００５】しかしながら、半導体素子は最終的に封止
工程で封止樹脂によって封止されるが、この封止工程で
放熱板と半導体素子あるいはリードとの接触不良が発生
する虞れがあるという問題がある。また、この接触不良
を回避するため放熱板と半導体素子あるいはリードとを
接着剤によって予め接着することがあるが、この接着剤
による接着の場合には、接着剤が介在するために放熱効
率が低下するという問題が発生する。
工程で封止樹脂によって封止されるが、この封止工程で
放熱板と半導体素子あるいはリードとの接触不良が発生
する虞れがあるという問題がある。また、この接触不良
を回避するため放熱板と半導体素子あるいはリードとを
接着剤によって予め接着することがあるが、この接着剤
による接着の場合には、接着剤が介在するために放熱効
率が低下するという問題が発生する。
【０００６】本発明は、上記事情に鑑みてなされたもの
で、半導体素子から発生した熱を効率よく装置外部に放
熱することが可能で、且つ製造が容易な半導体装置を提
供することを目的とする。
で、半導体素子から発生した熱を効率よく装置外部に放
熱することが可能で、且つ製造が容易な半導体装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子と、電気的絶縁性と高熱伝導
性を有し且つ上記半導体素子が装着され且つ上記半導体
素子が装着される面側に金属薄膜からなる複数本のリー
ドが形成された放熱板と、上記半導体素子と上記リード
の一端部を電気的に接続するワイヤと、上記リードの他
端部に電気的に接続された上記半導体素子からの信号を
外部に伝達するための伝達部材と、少なくとも上記半導
体素子を封止する樹脂封止体とからなることを特徴とす
る。
成するために、半導体素子と、電気的絶縁性と高熱伝導
性を有し且つ上記半導体素子が装着され且つ上記半導体
素子が装着される面側に金属薄膜からなる複数本のリー
ドが形成された放熱板と、上記半導体素子と上記リード
の一端部を電気的に接続するワイヤと、上記リードの他
端部に電気的に接続された上記半導体素子からの信号を
外部に伝達するための伝達部材と、少なくとも上記半導
体素子を封止する樹脂封止体とからなることを特徴とす
る。
【０００８】また、本発明は、伝達部材は放熱板に形成
されているリードの他端部と電気的に接続し放熱板の半
導体素子が装着されない面側から突出して設けられたピ
ンであることを特徴とする。
されているリードの他端部と電気的に接続し放熱板の半
導体素子が装着されない面側から突出して設けられたピ
ンであることを特徴とする。
【０００９】また、本発明は、伝達部材は放熱板を囲繞
するとともに放熱板に形成されているリードの他端部と
フレームワイヤで電気的に接続されたリードフレームで
あることを特徴とする。
するとともに放熱板に形成されているリードの他端部と
フレームワイヤで電気的に接続されたリードフレームで
あることを特徴とする。
【００１０】
【作用】本発明は上記構成としたので、放熱板とリード
を一体化することにより、放熱板とリードとの間の接触
面積が大きくなり、また、封止工程における接触不良を
回避するために用いられていた接着剤の使用が不要とな
り、放熱効率が向上される。
を一体化することにより、放熱板とリードとの間の接触
面積が大きくなり、また、封止工程における接触不良を
回避するために用いられていた接着剤の使用が不要とな
り、放熱効率が向上される。
【００１１】また、本発明は、半導体素子からの信号を
外部に伝達するための伝達部材をピンあるいはリードフ
レームとしたことにより、種々のパッケージの型の半導
体装置に適用することが可能となる。
外部に伝達するための伝達部材をピンあるいはリードフ
レームとしたことにより、種々のパッケージの型の半導
体装置に適用することが可能となる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明の一実施例の放熱板の斜視図、図２
は放熱板に半導体素子を装着した状態を示す斜視図、図
３は本発明の第１の実施例のＰＧＡ（Pin Grid Array）
型パッケージの半導体装置の断面図、および図４は本発
明の第２の実施例のフラットパッケージ型の半導体装置
の斜視図である。
する。図１は本発明の一実施例の放熱板の斜視図、図２
は放熱板に半導体素子を装着した状態を示す斜視図、図
３は本発明の第１の実施例のＰＧＡ（Pin Grid Array）
型パッケージの半導体装置の断面図、および図４は本発
明の第２の実施例のフラットパッケージ型の半導体装置
の斜視図である。
【００１３】上記図１および図２において、1 は絶縁性
高熱伝導性材料、例えばセラミックからなる薄板状の放
熱板で、この放熱板1 の一方の面のほぼ中央部には半導
体素子2 を装着する装着領域3 が形成され、この装着領
域3 の周囲には金属薄膜で形成されたパターンからなる
複数のリード4,4,…（以下、リード4 と総称する）が放
射状に形成されている。このリード4 はスパッタ成膜な
どの蒸着工程を経て放熱板1 の半導体素子2 が装着され
る装着領域3 と同一の面上にパターン状に成膜される。
また、半導体素子2 が絶縁性接着剤、例えば弗素樹脂系
接着剤を介して装着領域3 に装着された後、半導体素子
2 の電極パッドとリード4 の一方の端部4aとがワイヤボ
ンディングされ、ワイヤ5 によって電気的に接続され
る。
高熱伝導性材料、例えばセラミックからなる薄板状の放
熱板で、この放熱板1 の一方の面のほぼ中央部には半導
体素子2 を装着する装着領域3 が形成され、この装着領
域3 の周囲には金属薄膜で形成されたパターンからなる
複数のリード4,4,…（以下、リード4 と総称する）が放
射状に形成されている。このリード4 はスパッタ成膜な
どの蒸着工程を経て放熱板1 の半導体素子2 が装着され
る装着領域3 と同一の面上にパターン状に成膜される。
また、半導体素子2 が絶縁性接着剤、例えば弗素樹脂系
接着剤を介して装着領域3 に装着された後、半導体素子
2 の電極パッドとリード4 の一方の端部4aとがワイヤボ
ンディングされ、ワイヤ5 によって電気的に接続され
る。
【００１４】上記構成のようにリード4 を放熱板1 上に
蒸着工程によって一体化して形成することにより、放熱
板1 とリード4 との接触面積を大きく確保することがで
き、また、一体化形成の際に接着剤を使用する必要がな
くなり、半導体素子2 から発生した熱が放熱板1 に効率
よく吸収され、放熱板1 を介して半導体装置の外部に効
率よく放熱することが可能となる。
蒸着工程によって一体化して形成することにより、放熱
板1 とリード4 との接触面積を大きく確保することがで
き、また、一体化形成の際に接着剤を使用する必要がな
くなり、半導体素子2 から発生した熱が放熱板1 に効率
よく吸収され、放熱板1 を介して半導体装置の外部に効
率よく放熱することが可能となる。
【００１５】次に、本発明の一実施例の放熱板1 をＰＧ
Ａ型パッケージの半導体装置とフラットパッケージ型の
半導体装置に適用した第１の実施例と第２の実施例のに
ついてそれぞれ説明する。
Ａ型パッケージの半導体装置とフラットパッケージ型の
半導体装置に適用した第１の実施例と第２の実施例のに
ついてそれぞれ説明する。
【００１６】第１の実施例は、図３に示すように、一方
の面上に半導体素子2 が装着されかつリード4 が形成さ
れている放熱板1 の他方の面側から半導体素子2 を外部
基板に接続し半導体素子2 からの信号を外部基板に伝達
するための複数のピン6,6,…（以下、ピン6 と総称す
る）が突出し、このピン6 の放熱板1 の端縁側の他方の
端部4bとリード4 をろう付けにより電気的に接続する。
ピン6 とリード4 の接続後、放熱板1 の一方の面側をエ
ポキシ樹脂などからなる樹脂封止体7 で封止し、装着さ
れている半導体素子2 などを樹脂封止する。この樹脂封
止体7 による樹脂封止後、セラミックパッケージ8 で半
導体装置全体を封止する。なお、ピン6 は複数のピン6
が所定の間隔を有して格子状に配列されている。
の面上に半導体素子2 が装着されかつリード4 が形成さ
れている放熱板1 の他方の面側から半導体素子2 を外部
基板に接続し半導体素子2 からの信号を外部基板に伝達
するための複数のピン6,6,…（以下、ピン6 と総称す
る）が突出し、このピン6 の放熱板1 の端縁側の他方の
端部4bとリード4 をろう付けにより電気的に接続する。
ピン6 とリード4 の接続後、放熱板1 の一方の面側をエ
ポキシ樹脂などからなる樹脂封止体7 で封止し、装着さ
れている半導体素子2 などを樹脂封止する。この樹脂封
止体7 による樹脂封止後、セラミックパッケージ8 で半
導体装置全体を封止する。なお、ピン6 は複数のピン6
が所定の間隔を有して格子状に配列されている。
【００１７】また、第２の実施例は、図４に示すよう
に、半導体素子2 が装着されかつリード4 が形成されて
いる放熱板1 をリードフレーム9 が囲繞し、リードフレ
ーム9のリード端子9aと放熱板1 に形成されているリー
ド4 の他方の端部4bをワイヤボンディングにより半導体
素子2 からの信号を外部基板に伝達するフレームワイヤ
10で電気的に接続している。フレームワイヤ10によるワ
イヤボンディング後、リードフレーム9 の一部を残して
半導体素子2 やワイヤ5 などを放熱板1 とともにエポキ
シ樹脂などからなる樹脂封止体（不図示）で樹脂封止す
る。樹脂封止後、リードフレーム9 の内枠9bはリード端
子9a間で切断され、また、外枠9cは切断除去され、さら
に、リード端子9aは折曲・加工される。
に、半導体素子2 が装着されかつリード4 が形成されて
いる放熱板1 をリードフレーム9 が囲繞し、リードフレ
ーム9のリード端子9aと放熱板1 に形成されているリー
ド4 の他方の端部4bをワイヤボンディングにより半導体
素子2 からの信号を外部基板に伝達するフレームワイヤ
10で電気的に接続している。フレームワイヤ10によるワ
イヤボンディング後、リードフレーム9 の一部を残して
半導体素子2 やワイヤ5 などを放熱板1 とともにエポキ
シ樹脂などからなる樹脂封止体（不図示）で樹脂封止す
る。樹脂封止後、リードフレーム9 の内枠9bはリード端
子9a間で切断され、また、外枠9cは切断除去され、さら
に、リード端子9aは折曲・加工される。
【００１８】上記したように、半導体素子2 からの信号
はピン6 あるいはリード端子9aを介して外部基板に伝達
され、本発明の一実施例の放熱板1 を種々のパッケージ
の型の半導体装置に適用することが可能となり、放熱効
率の良い半導体装置の製造が容易となる。
はピン6 あるいはリード端子9aを介して外部基板に伝達
され、本発明の一実施例の放熱板1 を種々のパッケージ
の型の半導体装置に適用することが可能となり、放熱効
率の良い半導体装置の製造が容易となる。
【００１９】なお、上記実施例ではリード4 を蒸着によ
り形成するようにしたが、これに限ることはなく、接着
剤をしようしない他の方法で形成してもよく、接着剤を
しようしていないので、同様の作用効果が得られる。
り形成するようにしたが、これに限ることはなく、接着
剤をしようしない他の方法で形成してもよく、接着剤を
しようしていないので、同様の作用効果が得られる。
【００２０】また、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲で種々変形
可能であることは勿論である。
のではなく、本発明の要旨を逸脱しない範囲で種々変形
可能であることは勿論である。
【００２１】
【発明の効果】以上詳述したように、本発明の半導体装
置によれば、放熱板とリードを一体化した構成であるの
で、放熱板とリードとの接触面積大きくなり、また、封
止工程における接触不良を回避するために用いられてい
た接着剤の使用が不要となり、放熱効率を向上すること
ができる。
置によれば、放熱板とリードを一体化した構成であるの
で、放熱板とリードとの接触面積大きくなり、また、封
止工程における接触不良を回避するために用いられてい
た接着剤の使用が不要となり、放熱効率を向上すること
ができる。
【００２２】また、本発明は、半導体素子からの信号を
外部に伝達するための伝達部材をピンあるいはリードフ
レームとしたことにより、種々のパッケージの型の半導
体装置に適用することが可能となり、放熱効率の良い半
導体装置を容易に製造することができる。
外部に伝達するための伝達部材をピンあるいはリードフ
レームとしたことにより、種々のパッケージの型の半導
体装置に適用することが可能となり、放熱効率の良い半
導体装置を容易に製造することができる。
図１は本発明の一実施例の放熱板の斜視図、図２は放熱
板に半導体素子を装着した状態を示す斜視図、図３は本
発明の第１の実施例のＰＧＡ（Pin Grid Array）型パッ
ケージの半導体装置の断面図、および図４は本発明の第
２の実施例のフラットパッケージ型の半導体装置の斜視
図である。
板に半導体素子を装着した状態を示す斜視図、図３は本
発明の第１の実施例のＰＧＡ（Pin Grid Array）型パッ
ケージの半導体装置の断面図、および図４は本発明の第
２の実施例のフラットパッケージ型の半導体装置の斜視
図である。
【図１】本発明の一実施例の放熱板の斜視図である。
【図２】放熱板に半導体素子を装着した状態を示す斜視
図である。
図である。
【図３】本発明の一実施例の放熱板1 を適用した第１の
実施例のＰＧＡ型パッケージの半導体装置の断面図であ
る。
実施例のＰＧＡ型パッケージの半導体装置の断面図であ
る。
【図４】本発明の一実施例の放熱板1 を適用した第２の
実施例のフラットパッケージ型の半導体装置の斜視図で
ある。
実施例のフラットパッケージ型の半導体装置の斜視図で
ある。
1 …放熱板 2 …半導体素子 4 …リード 5 …ワイヤ 6 …ピン（伝達部材） 7 …樹脂封止体 9 …リードフレーム（伝達部材） 9a…リード端子（伝達部材） 10…フレームワイヤ
Claims (3)
- 【請求項１】 半導体素子と、電気的絶縁性と高熱伝導
性を有し且つ上記半導体素子が装着され且つ上記半導体
素子が装着される面側に金属薄膜からなる複数本のリー
ドが形成された放熱板と、上記半導体素子と上記リード
の一端部を電気的に接続するワイヤと、上記リードの他
端部に電気的に接続された上記半導体素子からの信号を
外部に伝達するための伝達部材と、少なくとも上記半導
体素子を封止する樹脂封止体とからなることを特徴とす
る半導体装置。 - 【請求項２】 伝達部材は放熱板に形成されているリー
ドの他端部と電気的に接続し放熱板の半導体素子が装着
されない面側から突出して設けられたピンであることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 伝達部材は放熱板を囲繞するとともに放
熱板に形成されているリードの他端部とフレームワイヤ
で電気的に接続されたリードフレームであることを特徴
とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254605A JPH07111304A (ja) | 1993-10-13 | 1993-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254605A JPH07111304A (ja) | 1993-10-13 | 1993-10-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111304A true JPH07111304A (ja) | 1995-04-25 |
Family
ID=17267360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5254605A Pending JPH07111304A (ja) | 1993-10-13 | 1993-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111304A (ja) |
-
1993
- 1993-10-13 JP JP5254605A patent/JPH07111304A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
| JP3532693B2 (ja) | 半導体装置 | |
| US11257784B2 (en) | Semiconductor package | |
| JPH0637217A (ja) | 半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JP2819282B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH07111304A (ja) | 半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP3013612B2 (ja) | 半導体装置 | |
| JP2003078101A (ja) | 半導体装置とそれに用いられるリードフレームとその製造方法 | |
| JP2009158825A (ja) | 半導体装置 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 | |
| CN117480602A (zh) | 半导体模块 | |
| JP3527850B2 (ja) | 半導体装置 |