KR20130102405A - 플립 칩 패키지 및 그의 제조 방법 - Google Patents

플립 칩 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20130102405A
KR20130102405A KR1020120023607A KR20120023607A KR20130102405A KR 20130102405 A KR20130102405 A KR 20130102405A KR 1020120023607 A KR1020120023607 A KR 1020120023607A KR 20120023607 A KR20120023607 A KR 20120023607A KR 20130102405 A KR20130102405 A KR 20130102405A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat sink
package
opening
molding member
Prior art date
Application number
KR1020120023607A
Other languages
English (en)
Inventor
윤한신
조경순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120023607A priority Critical patent/KR20130102405A/ko
Priority to US13/651,752 priority patent/US20130234310A1/en
Publication of KR20130102405A publication Critical patent/KR20130102405A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/06—Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654—Imaging
    • G01N29/0681—Imaging by acoustic microscopy, e.g. scanning acoustic microscopy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

플립 칩 패키지는 패키지 기판, 반도체 칩, 도전성 범프들, 몰딩 부재 및 히트 싱크를 포함한다. 반도체 칩은 상기 패키지 기판의 상부에 배치된다. 도전성 범프들은 상기 반도체 칩의 하부면과 상기 패키지 기판의 상부면 사이에 개재되어, 상기 반도체 칩을 상기 패키지 기판에 전기적으로 연결시킨다. 몰딩 부재는 상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는다. 히트 싱크는 상기 반도체 칩과 접촉하여 상기 반도체 칩의 열을 방출시킨다. 히트 싱크는 상기 반도체 칩의 상부면을 노출시키는 개구부를 갖는다. 따라서, 개구부를 통해 인가된 초음파는 반도체 칩과 몰딩 부재 간의 하나의 계면만을 거치게 된다. 그러므로, 초음파의 산란이 억제된다.

Description

플립 칩 패키지 및 그의 제조 방법{FLIP CHIP PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 플립 칩 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 도전성 범프를 포함하는 플립 칩 패키지, 및 이러한 플립 칩 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 마더 보드에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
반도체 패키지 중에서 플립 칩 패키지는 패키지 기판, 반도체 칩, 도전성 범프들, 몰딩 부재 및 외부접속단자들을 포함한다. 패키지 기판과 반도체 칩은 도전성 범프들을 매개로 전기적으로 연결된다. 몰딩 부재는 패키지 기판의 상부면에 형성되어 반도체 칩을 덮는다. 또한, 반도체 칩에서 발생되는 열을 외부로 신속하게 방출시키기 위해서, 히트 싱크가 반도체 칩의 상부면에 부착될 수도 있다.
몰딩 부재에 보이드 또는 크랙이 발생되었는지 여부를 확인하기 위해서, 초음파를 이용한 비파괴 검사를 몰딩 부재에 대해서 수행한다. 초음파는 히트 싱크의 상부면을 통해서 반도체 칩을 거쳐 도전성 범프들 사이에 위치한 몰딩 부재로 인가된다.
따라서, 초음파는 히트 싱크와 반도체 칩 간의 계면, 및 반도체 칩과 몰딩 부재 간의 계면을 통과하게 된다. 즉, 초음파는 2개의 계면을 통과하게 된다. 여기서, 히트 싱크와 반도체 칩은 서로 다른 물리적 성질을 갖고 있고, 반도체 칩과 몰딩 부재도 서로 다른 물리적 성질을 갖고 있다. 초음파는 상기 계면들에서 산란되어, 도전성 범프들 사이에 위치한 몰딩 부재로 전달되지 못할 수 있다. 이로 인하여, 도전성 범프들 사이에 위치한 몰딩 부재에 대한 정확한 비파괴 검사가 이루어지지 않게 된다. 즉, 도전성 범프들 사이에 위치한 몰딩 부재에 보이드 또는 크랙이 발생되었는지 여부를 정확하게 확인할 수가 없다.
본 발명은 초음파의 산란을 억제하여 몰딩 부재에 대한 정확한 비파괴 검사 결과를 획득할 수 있는 플립 칩 패키지를 제공한다.
또한, 본 발명은 상기된 플립 칩 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 플립 칩 패키지는 패키지 기판, 반도체 칩, 도전성 범프들, 몰딩 부재 및 히트 싱크를 포함한다. 반도체 칩은 상기 패키지 기판의 상부에 배치된다. 도전성 범프들은 상기 반도체 칩의 하부면과 상기 패키지 기판의 상부면 사이에 개재되어, 상기 반도체 칩을 상기 패키지 기판에 전기적으로 연결시킨다. 몰딩 부재는 상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는다. 히트 싱크는 상기 반도체 칩과 접촉하여 상기 반도체 칩의 열을 방출시킨다. 히트 싱크는 상기 반도체 칩의 상부면을 노출시키는 개구부를 갖는다.
예시적인 실시예들에 있어서, 상기 개구부는 상기 도전성 범프들 중 최외곽 도전성 범프의 내측면과 동일한 수직 평면 상에 위치하는 내측면을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 개구부는 상기 도전성 범프들 중 최외곽 도전성 범프의 외측면과 동일한 수직 평면 상에 위치하는 내측면을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 개구부는 상기 반도체 칩의 측면과 동일한 수직 평면 상에 위치하는 내측면을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 히트 싱크는 상기 반도체 칩의 상부면 가장자리와 접촉하는 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 히트 싱크는 상기 반도체 칩의 측면과 접촉하는 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 히트 싱크는 상기 반도체 칩의 상부면 가장자리 및 측면과 접촉하는 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 플립 칩 패키지는 상기 히트 싱크와 접촉된 보조 히트 싱크를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보조 히트 싱크는 상기 개구부에 삽입되어 상기 반도체 칩의 상부면과 접촉된 돌출부를 가질 수 있다. 상기 돌출부는 상기 개구부의 내측면과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 보조 히트 싱크는 상기 히트 싱크의 상부면과 접촉할 수 있다.
예시적인 실시예들에 있어서, 플립 칩 패키지는 상기 패키지 기판의 하부면에 실장된 외부접속단자들을 더 포함할 수 있다.
본 발명의 다른 견지에 따른 플립 칩 패키지의 제조 방법에 따르면, 패키지 기판의 상부면에 도전성 범프들을 매개로 반도체 칩을 부착한다. 상기 반도체 칩의 상부면을 노출시키는 개구부를 갖는 히트 싱크를 상기 반도체 칩에 부착한다. 상기 패키지 기판과 상기 히트 싱크 사이에 몰딩 부재를 형성한다. 상기 개구부를 통해 노출된 상기 반도체 칩의 상부면을 통해서 상기 도전성 범프들 사이에 형성된 상기 몰딩 부재로 초음파를 인가하여, 상기 몰딩 부재에 대한 비파괴 검사를 수행한다.
예시적인 실시예들에 있어서, 제조 방법은 상기 비파괴 검사 이후, 상기 히트 싱크의 개구부에 삽입되어 상기 반도체 칩의 상부면과 접촉하는 돌출부를 갖는 보조 히트 싱크를 상기 히트 싱크에 접촉시키는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 제조 방법은 상기 패키지 기판의 하부면에 외부접속단자들을 실장하는 단계를 더 포함할 수 있다.
상기된 본 발명에 따르면, 히트 싱크가 반도체 칩의 상부면을 노출시키는 개구부를 갖는다. 따라서, 초음파는 개구부를 통해서 도전성 범프들 사이에 위치한 몰딩 부재로 인가된다. 즉, 초음파는 반도체 칩과 몰딩 부재 간의 하나의 계면만을 거치게 된다. 그러므로, 초음파의 산란이 억제된다. 결과적으로, 도전성 범프들 사이에 위치한 몰딩 부재에 대한 비파괴 검사 결과 신뢰도가 향상된다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 2는 도 1의 플립 칩 패키지를 나타낸 평면도이다.
도 3 내지 도 6은 도 1의 플립 칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 8은 도 7의 플립 칩 패키지를 나타낸 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 10은 도 9의 플립 칩 패키지를 나타낸 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 13은 도 12의 플립 칩 패키지를 나타낸 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 패키지를 나타낸 단면도이고, 도 2는 도 1의 플립 칩 패키지를 나타낸 평면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 플립 칩 패키지(100)는 패키지 기판(110), 반도체 칩(120), 도전성 범프들(130), 히트 싱크(140), 몰딩 부재(150) 및 외부접속단자들(160)을 포함한다.
패키지 기판(110)은 절연 기판(미도시), 절연 기판에 내장된 회로 패턴(112)을 포함한다. 회로 패턴(112)은 패키지 기판(110)의 상부면을 통해 노출된 상단, 및 패키지 기판(110)의 하부면을 통해 노출된 하단을 갖는다.
반도체 칩(120)은 패키지 기판(110)의 상부에 배치된다. 반도체 칩(120)은 본딩 패드(122)들을 갖는다. 본 실시예에서, 본딩 패드(122)들은 반도체 칩(120)의 하부면 가장자리에 배열된다. 따라서, 본딩 패드(122)들은 패키지 기판(110)의 상부면을 향한다.
도전성 범프(130)들은 반도체 칩(120)과 패키지 기판(110) 사이에 개재되어, 반도체 칩(120)과 패키지 기판(110)을 전기적으로 연결시킨다. 본 실시예에서, 도전성 범프(130)들은 본딩 패드(122)들과 접촉하는 상부면, 회로 패턴(112)과 접촉하는 하부면을 갖는다. 따라서, 도전성 범프(130)들의 배열은 본딩 패드(122)들의 배열과 실질적으로 동일하다.
히트 싱크(140)는 반도체 칩(120)과 접촉한다. 히트 싱크(140)는 반도체 칩(120)으로부터 발생되는 열을 외부로 신속하게 방출한다. 따라서, 히트 싱크(140)는 열전도성 접착제(146)를 매개로 반도체 칩(120)의 상부면에 부착될 수 있다. 본 실시예에서, 히트 싱크(140)는 반도체 칩(120)의 상부면과 접촉하는 하부면을 갖는다. 또한, 히트 싱크(140)는 패키지 기판(110)과 실질적으로 동일한 크기를 가질 수 있다.
본 실시예에서, 히트 싱크(140)는 반도체 칩(120)의 상부면을 노출시키는 개구부(142)를 갖는다. 개구부(142)는 대략 정사각형 형상을 갖는다. 따라서, 히트 싱크(140)는 대략 정사각틀 형상을 갖는다. 개구부(142)의 기능에 대해서는 후술한다.
몰딩 부재(150)는 패키지 기판(110)의 상부면과 히트 싱크(140)의 하부면 사이의 공간을 채운다. 즉, 몰딩 부재(150)는 반도체 칩(120)의 측면들을 둘러싸는 내측면, 히트 싱크(140)의 하부면과 접촉하는 상부면, 및 패키지 기판(110)의 상부면과 접촉하는 하부면을 갖는다. 따라서, 몰딩 부재(150)는 도전성 범프(130)들 사이의 공간도 채우게 된다. 몰딩 부재(150)는 외부 환경으로부터 반도체 칩(120)과 도전성 범프(130)들을 보호하는 기능을 갖는다. 본 실시예에서, 몰딩 부재(150)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.
본 실시예에서, 도전성 범프(130)들 사이의 공간이 매우 협소하므로, 상기 협소한 공간으로 충분한 양의 몰딩 부재(150)가 제공되지 않을 수 있다. 이러한 경우, 도전성 범프(130)들 사이의 공간에 위치한 몰딩 부재(150)에는 보이드가 형성되거나, 심지어 크랙이 발생될 수도 있다. 보이드나 크랙은 몰딩 부재(150)의 기능을 현저히 저하시킨다. 따라서, 몰딩 부재(150)를 형성한 이후, 몰딩 부재(150) 내의 보이드나 크랙을 탐지하기 위한 비파괴 검사가 몰딩 부재(150)에 대해서 수행된다.
비파괴 검사는 반도체 칩(120)의 상부에서 도전성 범프(130)들 사이의 몰딩 부재(150)로 초음파를 인가하는 공정을 포함한다. 초음파는 서로 다른 물질들로 이루어진 2가지 부재들 사이의 계면에서 많이 산란된다. 초음파의 산란은 비파괴 검사의 신뢰도를 저하시킨다. 따라서, 비파괴 검사의 신뢰도를 향상시키기 위해서는, 도전성 범프(130)들 사이의 몰딩 부재(150)와 초음파 인가 부재 사이에 존재하는 계면을 최소화시킬 것이 요구된다.
본 실시예에서는, 히트 싱크(140)가 반도체 칩(120)의 상부면을 노출시키는 개구부(142)를 갖는다. 따라서, 도전성 범프(130)들 사이의 몰딩 부재(150)의 상부에는 반도체 칩(120)과 몰딩 부재(150) 사이의 계면 하나만이 존재한다. 그러므로, 초음파는 상기 하나의 계면에서만 산란되므로, 초음파의 산란이 현저하게 줄어들 수 있다.
한편, 보이드나 크랙은 도전성 범프(130)들 사이의 협소한 공간에 위치한 몰딩 부재(150) 부분에 주로 형성된다. 따라서, 개구부(142)는 도전성 범프(130)들 사이의 몰딩 부재(150)를 노출시킬 정도의 크기를 가질 것이 요구된다. 본 실시예에서, 개구부(142)는 도전성 범프(130)들 중에서 최외곽 도전성 범프(132)의 내측면과 동일 수직 평면(P1) 상에 위치하는 내측면(144)을 갖는다. 즉, 최외곽 도전성 범프(132)를 제외한 나머지 도전성 범프(130)들이 개구부(142)를 통해 노출된다. 한편, 개구부(142)의 크기는 도전성 범프들(130)의 배열에 따라 변경될 수 있다.
외부접속단자(160)들은 패키지 기판(110)의 하부면을 통해 노출된 회로 패턴(112)의 하단에 실장된다. 본 실시예에서, 외부접속단자(160)들은 솔더 볼을 포함할 수 있다.
도 3 내지 도 6은 도 1의 플립 칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 3을 참조하면, 반도체 칩(120)의 본딩 패드(122)를 도전성 범프(130)들을 매개로 패키지 기판(110)의 회로 패턴(112) 상단에 전기적으로 연결시킨다. 본 실시예에서, 도전성 범프(130)들은 리플로우 공정을 통해 형성할 수 있다.
도 4를 참조하면, 개구부(142)를 갖는 히트 싱크(140)를 열전도성 접착제(146)를 이용해서 반도체 칩(120)의 상부면에 부착시킨다. 본 실시예에서, 개구부(142)의 내측면(144)은 최외곽 도전성 범프(132)의 내측면과 동일 수직 평면(P1) 상에 위치하고 있으므로, 도전성 범프(130)들 사이의 공간들이 개구부(142)를 통해서 노출된다.
도 5를 참조하면, 몰딩 물질을 패키지 기판(110)과 히트 싱크(140) 사이의 공간으로 주입하여, 반도체 칩(120)의 측면들을 둘러싸는 몰딩 부재(150)를 형성한다. 몰딩 부재(150)는 도전성 범프(130)들 사이의 공간들을 채운다. 몰딩 부재(150)의 상부면은 히트 싱크(140)의 하부면과 접촉한다. 몰딩 부재(150)의 하부면은 패키지 기판(110)의 상부면과 접촉한다.
여기서, 고형화된 몰딩 부재(150)는 히트 싱크(140)에 대한 낮은 접착력을 갖는다. 반면에, 페이스트 형태의 몰딩 물질은 히트 싱크(140)에 대한 높은 접착력을 갖는다. 따라서, 본 실시예에서와 같이, 히트 싱크(140)를 반도체 칩(120)에 접착한 이후에 몰딩 공정을 수행하게 되면, 몰딩 부재(150)가 히트 싱크(140)에 견고하게 부착될 수 있다.
다른 실시예로서, 몰딩 부재(150)를 패키지 기판(110)의 상부면에 형성한 이후, 접착제를 이용해서 히트 싱크(140)를 몰딩 부재(150)의 상부면에 견고하게 부착시킬 수도 있다.
도 6을 참조하면, 초음파를 이용한 비파괴 검사를 몰딩 부재(150)에 대해서 수행하여, 몰딩 부재(150) 내의 보이드 및/또는 크랙 존재 여부를 검사한다.
본 실시예에서, 초음파를 개구부(142)를 통해서 반도체 칩(120)의 하부에 위치한 몰딩 부재(150)에 인가한다. 개구부(142)에 의해서 도전성 범프(130)들 사이의 몰딩 부재(150) 상부에는 반도체 칩(120)과 몰딩 부재(150) 사이의 오직 하나의 계면만이 존재하므로, 초음파의 산란이 억제된다. 따라서, 몰딩 부재(150)의 초음파 이미지는 도전성 범프(130)들 사이에 위치한 실제 몰딩 부재(150)의 형상을 정확하게 나타낼 수가 있다.
외부접속단자(160)들을 패키지 기판(110)의 하부면을 통해 노출된 회로 패턴(112)의 하단에 실장하여, 도 1에 도시된 플립 칩 패키지(100)를 완성한다.
본 실시예에 따르면, 최외곽 도전성 범프의 내측면 상에 위치하는 내측면을 갖는 히트 싱크의 개구부를 통해서 반도체 칩의 상부면이 노출된다. 따라서, 초음파는 개구부를 통해서 도전성 범프들 사이에 위치한 몰딩 부재로 인가된다. 즉, 초음파는 반도체 칩과 몰딩 부재 간의 하나의 계면만을 거치게 된다. 그러므로, 초음파의 산란이 억제된다. 결과적으로, 도전성 범프들 사이에 위치한 몰딩 부재에 대한 비파괴 검사 결과 신뢰도가 향상된다.
도 7은 본 발명의 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이고, 도 8은 도 7의 플립 칩 패키지를 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100a)는 히트 싱크 및 개구부의 크기를 제외하고는 도 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 7 및 도 8을 참조하면, 히트 싱크(140a)의 개구부(142a)는 도전성 범프(130)들을 전부 노출시킬 정도의 크기를 갖는다. 본 실시예에서, 개구부(142a)는 최외곽 도전성 범프(132)의 외측면과 동일 수직 평면(P2) 상에 위치한 내측면(144a)을 갖는다.
도전성 범프(130)들 전체가 개구부(142a)를 통해 노출되므로, 최외곽 도전성 범프(132)의 상부면과 반도체 칩(120)의 하부면 사이, 및 최외곽 도전성 범프(132)의 하부면과 패키지 기판(110)의 상부면 사이에 형성된 몰딩 부재(150) 부분에도 초음파가 정확하게 전달될 수 있다. 따라서, 상기 부분들에 형성된 몰딩 부재(150) 내의 보이드 및/또는 크랙에 대한 존재 여부를 정확하게 탐지할 수가 있다.
한편, 개구부(142a)의 크기 증가에 따라, 반도체 칩(120)의 상부면과 접촉하는 히트 싱크(142a)의 접촉 면적이 줄어들게 된다. 방열 효과는 반도체 칩(120)과 히트 싱크(142a) 간의 접촉 면적에 비례하므로, 반도체 칩(120)과 히트 싱크(142a) 간의 접촉 면적을 증가시킬 것이 요구된다.
이를 위해서, 히트 싱크(140a)는 반도체 칩(120)의 측면들과 접촉하는 접촉부(148)를 갖는다. 본 실시예에서, 접촉부(148)는 히트 싱크(140a)의 하부면 전체에 형성된다. 다른 실시예로서, 접촉부(148)는 히트 싱크(140a)의 하부면에 부분적으로 형성될 수도 있다. 예를 들어서, 접촉부(148)는 반도체 칩(120)의 측면들과 인접한 히트 싱크(140a)의 하부면 내측에만 형성될 수도 있다.
본 실시예에 따른 플립 칩 패키지(100a)를 제조하는 방법은 도 1의 플립 칩 패키지(100)를 제조하는 방법과 실질적으로 동일하다. 따라서, 본 실시예의 플립 칩 패키지(100a)를 제조하는 방법에 대한 반복 설명은 생략한다.
본 실시예에 따르면, 개구부를 통해서 도전성 범프 전체가 노출된다. 따라서, 도전성 범프들 사이의 몰딩 부재 뿐만 아니라 최외곽 도전성 범프의 상부면과 반도체 칩의 하부면 사이, 및 최외곽 도전성 범프의 하부면과 패키지 기판의 상부면 사이에 형성된 몰딩 부재 내의 보이드 및/또는 크랙에 대한 존재 여부를 정확하게 탐지할 수가 있다.
도 9는 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이고, 도 10은 도 9의 플립 칩 패키지를 나타낸 평면도이다.
본 실시예에 따른 플립 칩 패키지(100b)는 히트 싱크 및 개구부의 크기를 제외하고는 도 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 9 및 도 10을 참조하면, 히트 싱크(140b)의 개구부(142b)는 반도체 칩(120)의 상부면 전체를 전부 노출시킬 정도의 크기를 갖는다. 본 실시예에서, 개구부(142b)는 반도체 칩(120)의 측면과 동일 수직 평면(P3) 상에 위치한 내측면(144b)을 갖는다.
반도체 칩(120)의 상부면 전체가 개구부(142a)를 통해 노출되므로, 반도체 칩(120)의 하부에 위치한 몰딩 부재(150) 부분으로 초음파가 정확하게 전달될 수 있다. 따라서, 반도체 칩(120) 하부에 위치한 몰딩 부재(150) 내의 보이드 및/또는 크랙에 대한 존재 여부를 정확하게 탐지할 수가 있다.
한편, 개구부(142b)가 반도체 칩(120)의 상부면 전체를 노출시킬 정도의 크기를 가지므로, 히트 싱크(140b)는 반도체 칩(120)의 상부면과 접촉하지 않는다. 대신에, 히트 싱크(140b)는 반도체 칩(120)의 측면들과 접촉하는 접촉부(148)를 갖는다. 본 실시예에서, 접촉부(148)는 히트 싱크(140b)의 하부면 전체에 형성된다. 다른 실시예로서, 접촉부(148)는 히트 싱크(140b)의 하부면에 부분적으로 형성될 수도 있다. 예를 들어서, 접촉부(148)는 반도체 칩(120)의 측면들과 인접한 히트 싱크(140b)의 하부면 내측에만 형성될 수도 있다.
본 실시예에 따른 플립 칩 패키지(100b)를 제조하는 방법은 도 1의 플립 칩 패키지(100)를 제조하는 방법과 실질적으로 동일하다. 따라서, 본 실시예의 플립 칩 패키지(100ba)를 제조하는 방법에 대한 반복 설명은 생략한다.
본 실시예에 따르면, 개구부를 통해서 반도체 칩의 상부면 전체가 노출된다. 따라서, 반도체 칩의 하부에 위치한 모든 몰딩 부재 내의 보이드 및/또는 크랙에 대한 존재 여부를 정확하게 탐지할 수가 있다.
도 11은 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 플립 칩 패키지(100c)는 보조 히트 싱크를 더 포함한다는 점을 제외하고는 도 1의 플립 칩 패키지(100)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 11을 참조하면, 본 실시예에 따른 플립 칩 패키지(100c)는 보조 히트 싱크(170)를 더 포함한다. 보조 히트 싱크(170)는 히트 싱크(140)의 방열 작용을 보조하여, 반도체 칩(120)의 열을 보다 신속하게 외부로 방출시킨다.
도 1의 플립 칩 패키지(100)의 히트 싱크(140)는 개구부(142)로 인해서 반도체 칩(120)의 상부면 가장자리에만 접촉한다. 즉, 히트 싱크(140)와 반도체 칩(120) 간의 접촉 면적이 좁아서, 도 1의 플립 칩 패키지(100)는 우수한 방열 효과를 갖지는 못한다.
히트 싱크(140)의 방열 효과를 보조하기 위한 보조 히트 싱크(170)는 반도체 칩(120)의 상부면과 접촉하는 돌출부(172)를 갖는다. 돌출부(172)는 보조 히트 싱크(170)의 하부면 중앙부에 형성된다. 이러한 돌출부(172)의 하부면이 개구부(142)에 삽입되어 반도체 칩(120)의 상부면에 접촉된다. 또한, 돌출부(172)의 측면들은 개구부(142)의 내측면들과 접촉한다. 즉, 돌출부(172)는 개구부(142)의 크기와 실질적으로 동일한 크기를 가질 수 있다.
본 실시예에서, 보조 히트 싱크(170)는 열전도성 접착제(176)를 매개로 히트 싱크(140)의 상부면에 부착될 수 있다. 또한, 보조 히트 싱크(170)는 패키지 기판(110)과 실질적으로 동일한 크기를 가질 수 있다.
한편, 보조 히트 싱크(170)는 초음파를 이용한 비파괴 검사를 수행한 이후, 히트 싱크(140)에 부착된다. 따라서, 전술한 초음파를 이용한 비파괴 검사 신뢰도에 보조 히트 싱크(170)가 영향을 주지는 않는다.
본 실시예에 따른 플립 칩 패키지(100c)를 제조하는 방법은 비파괴 검사 이후에 보조 히트 싱크(170)를 부착하는 공정을 더 포함한다는 점을 제외하면 도 1의 플립 칩 패키지(100)를 제조하는 방법과 실질적으로 동일하다. 따라서, 본 실시예의 플립 칩 패키지(100c)를 제조하는 방법에 대한 반복 설명은 생략한다.
도 12는 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이고, 도 13은 도 12의 플립 칩 패키지를 나타낸 평면도이다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 플립 칩 패키지(200)는 패키지 기판(210), 반도체 칩(220), 도전성 범프들(230), 히트 싱크(240), 몰딩 부재(250) 및 외부접속단자들(260)을 포함한다.
본 실시예의 플립 칩 패키지(200)의 패키지 기판(210), 몰딩 부재(250) 및 외부접속단자(260)들은 도 1의 플립 칩 패키지(100)의 패키지 기판(110), 몰딩 부재(150) 및 외부접속단자(160)들 각각과 실질적으로 동일하다. 따라서, 패키지 기판(210), 몰딩 부재(250) 및 외부접속단자(260)들에 대한 반복 설명은 생략한다.
본딩 패드(222)들을 반도체 칩(220)의 하부면 중앙부에 배열된다. 이에 따라, 도전성 범프(230)들도 반도체 칩(220)과 패키지 기판(210) 사이의 중앙부에 배열된다.
히트 싱크(240)의 개구부(242)는 도전성 범프(230)를 노출시킨다. 따라서, 개구부(242)는 히트 싱크(240)의 중앙부에 길게 형성된 대략 직육면체 형상을 갖는다. 개구부(242)의 내측면(244) 위치는 도 1의 플립 칩 패키지(100)의 개구부(142)의 내측면(144) 위치와 실질적으로 동일하다.
다른 실시예로서, 본 실시예의 플립 칩 패키지(200)는 도 7의 플립 칩 패키지(100a), 도 9의 플립 칩 패키지(100b) 또는 도 11의 플립 칩 패키지(100c)의 구조를 가질 수도 있다.
본 실시예에 따른 플립 칩 패키지(200)를 제조하는 방법은 도 1의 플립 칩 패키지(100)를 제조하는 방법과 실질적으로 동일하다. 따라서, 본 실시예의 플립 칩 패키지(200)를 제조하는 방법에 대한 반복 설명은 생략한다.
상술한 바와 같이 본 발명에 의하면, 히트 싱크가 반도체 칩의 상부면을 노출시키는 개구부를 갖는다. 따라서, 초음파는 개구부를 통해서 도전성 범프들 사이에 위치한 몰딩 부재로 인가된다. 즉, 초음파는 반도체 칩과 몰딩 부재 간의 하나의 계면만을 거치게 된다. 그러므로, 초음파의 산란이 억제된다. 결과적으로, 도전성 범프들 사이에 위치한 몰딩 부재에 대한 비파괴 검사 결과 신뢰도가 향상된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 120 ; 반도체 칩
130 ; 도전성 범프 140 ; 히트 싱크
142 ; 개구부 150 ; 몰딩 부재
160 ; 외부접속단자

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판의 상부에 배치된 반도체 칩;
    상기 반도체 칩의 하부면과 상기 패키지 기판의 상부면 사이에 개재되어, 상기 반도체 칩을 상기 패키지 기판에 전기적으로 연결시키는 도전성 범프들;
    상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는 몰딩 부재; 및
    상기 반도체 칩과 접촉하여 상기 반도체 칩의 열을 방출시키고, 상기 반도체 칩의 상부면을 노출시키는 개구부를 갖는 히트 싱크를 포함하는 플립 칩 패키지.
  2. 제 1 항에 있어서, 상기 개구부는 상기 도전성 범프들 중 최외곽 도전성 범프의 내측면과 동일한 수직 평면 상에 위치하는 내측면을 갖는 플립 칩 패키지.
  3. 제 1 항에 있어서, 상기 개구부는 상기 도전성 범프들 중 최외곽 도전성 범프의 외측면과 동일한 수직 평면 상에 위치하는 내측면을 갖는 플립 칩 패키지.
  4. 제 1 항에 있어서, 상기 개구부는 상기 반도체 칩의 측면과 동일한 수직 평면 상에 위치하는 내측면을 갖는 플립 칩 패키지.
  5. 제 1 항에 있어서, 상기 히트 싱크는 상기 반도체 칩의 상부면 가장자리와 접촉하는 형상을 갖는 플립 칩 패키지.
  6. 제 1 항에 있어서, 상기 히트 싱크는 상기 반도체 칩의 상부면 가장자리 및 측면과 접촉하는 형상을 갖는 플립 칩 패키지.
  7. 제 1 항에 있어서, 상기 히트 싱크와 접촉된 보조 히트 싱크를 더 포함하는 플립 칩 패키지.
  8. 제 7 항에 있어서, 상기 보조 히트 싱크는 상기 개구부에 삽입되어 상기 반도체 칩의 상부면과 접촉된 돌출부를 갖는 플립 칩 패키지.
  9. 패키지 기판의 상부면에 도전성 범프들을 매개로 반도체 칩을 부착하는 단계;
    상기 반도체 칩의 상부면을 노출시키는 개구부를 갖는 히트 싱크를 상기 반도체 칩에 부착하는 단계;
    상기 패키지 기판과 상기 히트 싱크 사이에 몰딩 부재를 형성하는 단계; 및
    상기 개구부를 통해 노출된 상기 반도체 칩의 상부면을 통해서 상기 도전성 범프들 사이에 형성된 상기 몰딩 부재로 초음파를 인가하여, 상기 몰딩 부재에 대한 비파괴 검사를 수행하는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  10. 제 9 항에 있어서, 상기 비파괴 검사 이후, 상기 히트 싱크의 개구부에 삽입되어 상기 반도체 칩의 상부면과 접촉하는 돌출부를 갖는 보조 히트 싱크를 상기 히트 싱크에 접촉시키는 단계를 더 포함하는 플립 칩 패키지의 제조 방법.
KR1020120023607A 2012-03-07 2012-03-07 플립 칩 패키지 및 그의 제조 방법 KR20130102405A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120023607A KR20130102405A (ko) 2012-03-07 2012-03-07 플립 칩 패키지 및 그의 제조 방법
US13/651,752 US20130234310A1 (en) 2012-03-07 2012-10-15 Flip chip package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120023607A KR20130102405A (ko) 2012-03-07 2012-03-07 플립 칩 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130102405A true KR20130102405A (ko) 2013-09-17

Family

ID=49113362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023607A KR20130102405A (ko) 2012-03-07 2012-03-07 플립 칩 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US20130234310A1 (ko)
KR (1) KR20130102405A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210032081A (ko) * 2019-09-16 2021-03-24 삼성전자주식회사 반도체 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200017240A (ko) 2018-08-08 2020-02-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20200130593A (ko) * 2019-05-10 2020-11-19 에스케이하이닉스 주식회사 플립 칩 패키지 제조방법 및 플립 칩 테스트 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6836014B2 (en) * 2002-10-03 2004-12-28 Credence Systems Corporation Optical testing of integrated circuits with temperature control
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210032081A (ko) * 2019-09-16 2021-03-24 삼성전자주식회사 반도체 패키지
US11257784B2 (en) 2019-09-16 2022-02-22 Samsung Electronics Co., Ltd. Semiconductor package
US11996387B2 (en) 2019-09-16 2024-05-28 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20130234310A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5914541B2 (ja) プローブカード
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP4828164B2 (ja) インタポーザおよび半導体装置
US10170508B2 (en) Optical package structure
TWI646645B (zh) 電子封裝結構
US20100084761A1 (en) Semiconductor device and fabrication method of the same
US7015577B2 (en) Flip chip package capable of measuring bond line thickness of thermal interface material
US8994168B2 (en) Semiconductor package including radiation plate
JP5768132B2 (ja) Ｉｃダイのためのコーナー構造
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
KR101896972B1 (ko) 패키지 기판 및 이를 갖는 반도체 패키지
KR102511832B1 (ko) 반도체 패키지 장치
US9716049B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US8598701B2 (en) Semiconductor device
JP6473778B2 (ja) 光学的封止構造体
KR20130102405A (ko) 플립 칩 패키지 및 그의 제조 방법
US20070278671A1 (en) Ball grind array package structure
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
KR20130086403A (ko) 워피지 방지 구조를 갖는 반도체 장치
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
KR20180104733A (ko) 전기 특성의 검사 방법
TWI423405B (zh) 具載板之封裝結構
JP2008060159A (ja) 半導体装置およびその製造方法
KR20110137060A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid