JP2007115760A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007115760A
JP2007115760A JP2005303149A JP2005303149A JP2007115760A JP 2007115760 A JP2007115760 A JP 2007115760A JP 2005303149 A JP2005303149 A JP 2005303149A JP 2005303149 A JP2005303149 A JP 2005303149A JP 2007115760 A JP2007115760 A JP 2007115760A
Authority
JP
Japan
Prior art keywords
heat
insulating film
wiring
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005303149A
Other languages
English (en)
Other versions
JP4817796B2 (ja
Inventor
Soichiro Ibaraki
聡一郎 茨木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005303149A priority Critical patent/JP4817796B2/ja
Publication of JP2007115760A publication Critical patent/JP2007115760A/ja
Application granted granted Critical
Publication of JP4817796B2 publication Critical patent/JP4817796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Abstract

【課題】半導体装置の放熱性を向上させる。
【解決手段】半導体装置10は、動作時に発熱する高発熱領域13が存在する半導体基板12と、複数の電極パッド16を配列されて露出させるチップ絶縁膜18と、チップ絶縁膜上に設けられている第1絶縁膜20と、高温領域12aaを含んで覆う熱伝導配線部24、及び第1端部が電極パッドに電気的に接続されていて、電極パッドの配列の内側である第1絶縁膜上に存在して延在している複数の配線部を含む再配線層22と、第1絶縁膜上に設けられている第2絶縁膜28と、熱伝導配線部に接続されている熱伝導端子34と、配線部の一部分に電気的に接続されている複数の搭載端子36とを具えている。
【選択図】図1

Description

この発明は、放熱性をより高めたW−CSP(Wafer Level Chip Size Package)構造を有する半導体装置及びその製造方法、並びにかかる半導体装置を含む半導体装置モジュールに関する。
半導体ウェハから切り出された半導体チップと同等のサイズのパッケージは、一般に、CSP(Chip Size Package)と呼ばれている。また、半導体ウェハに形成されている半導体チップに対して、半導体ウェハ状態のままパッケージングを行った後、得られるCSPはW−CSPと呼ばれている。
近年、信号処理をより高速化するために、クロック周波数をさらに高める必要性が増している。そしてクロック周波数のさらなる高周波化に伴い、半導体装置内のトランジスタ等の素子が消費する電力がますます増大する傾向にある。
また、ウェハプロセスにおけるプロセスルールの微細化の進行、及び半導体装置に作り込まれる素子の集積度のさらなる向上に伴い、動作時の半導体装置(半導体チップ)の発する熱量の増大が顕著である。この動作時の過剰な発熱は、半導体装置の動作を不安定にしてしまうのみならず、周辺の機器の動作にも悪影響を与えるおそれがある。
W−CSP形態の半導体装置において、半導体素子が発生する熱を外部に効率的に逃がすことにより、W−CSPの長寿命化を図るための構成が提案されている(例えば、特許文献1参照)。
具体的には、半導体素子上に、電極パッド及び再配線層のいずれとも接続されない放熱用ポストを具えている。この放熱用ポストの頂面は、封止樹脂から露出されている。
また、従来、放熱性を付与した多層配線基板が開示されている。具体的には、半導体素子のマウント領域の薄膜多層配線層を貫通してベース基板に至る熱伝導体を具えているものもある(例えば、特許文献2参照。)。
特開2001−291793号公報 特開平06−104350号公報
動作中の半導体装置には、素子自体のみならず、高温化してしまう配線も存在する。具体的には、例えば接地線(グランド線)の高温化が顕著である。
このように配線が高温化した場合も同様に半導体装置の動作を不安定にしてしまうのみならず、周辺の機器の動作にも悪影響を与えるおそれがある。
この発明は、上述した問題点に鑑みなされたものである。従って、この発明の目的は、半導体装置自体の放熱性を高め、また配線の高温化を防止する構成を具えた半導体装置及びその製造方法、並びにかかる半導体装置を含む半導体装置モジュールを提供することにある。
これらの目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。
すなわち、半導体装置は、第1の面及び第1の面に対向する第2の面を有しており、回路素子が作り込まれていて、かつ動作時に発熱する1箇所又は2箇所以上の高発熱領域が存在する半導体基板を有している。
チップ絶縁膜は、半導体基板上に設けられていて、回路素子に接続されている複数の電極パッドを第1の面の端縁に沿って配列させて露出させている。
第1絶縁膜は、電極パッドの一部分を露出させてチップ絶縁膜上に設けられている。
再配線層は、第1絶縁膜上に設けられていて、高発熱領域に相当する第1絶縁膜の高温領域を含んで覆う熱伝導配線部、及び電極パッドに電気的に接続されていて、電極パッドの配列の内側である第1絶縁膜上に存在して延在している複数の配線部を含んでいる。
第2絶縁膜は、熱伝導配線部の一部分及び配線部の一部分を露出して、第1絶縁膜上に設けられている。
熱伝導端子は、第2絶縁膜から露出しており、熱伝導配線部に接続されている。
複数の搭載端子は、第2絶縁膜から露出しており、配線部の一部分に電気的に接続されている。
また、この発明の半導体装置の製造方法は、下記のような工程を含んでいる。
すなわち、第1の面及びこの第1の面に対向する第2の面を有している半導体基板に、複数のチップ形成領域をマトリクス状に設定し、チップ形成領域それぞれに回路素子を形成する。
回路素子を覆いこの回路素子に接続される複数の電極パッドをチップ形成領域内でチップ形成領域の端縁に沿って配列して形成し、この電極パッドを露出させるチップ絶縁膜を形成する。
チップ絶縁膜上に、電極パッドの一部分を露出させる第1絶縁膜を形成する。
第1絶縁膜上に、第1絶縁膜の一部領域であり高発熱領域に相当する高温領域を含んで覆う熱伝導配線部、及び電極パッドに電気的に接続されていて電極パッドの配列の内側である第1絶縁膜上に存在して延在している複数の配線部を含む再配線層を形成する。
熱伝導配線部の一部分及び配線部の一部分を露出して、第1絶縁膜上に設けられている第2絶縁膜を形成する。
第2絶縁膜から露出しており熱伝導配線部に接続される熱伝導端子、及び第2絶縁膜から露出しており配線部の一部分に電気的に接続される搭載端子を形成する。
隣接するチップ形成領域同士の間のスクライブラインを研削して個片化する。
さらに、この発明の半導体装置積層構造体は、下記のような構成を具えている。
すなわち、上述の半導体装置が搭載される搭載基板を具えている。搭載基板は、第1主面及び第1主面と対向する第2主面を有し、第1主面から第2主面に至る1個又は2個以上の放熱構造体を含むチップ搭載領域を有する搭載基板であって、第1主面上に設けられていて、複数の配線部を有する上側配線層及び第2主面上に設けられていて、複数の配線部を有する下側配線層を含む複数の配線層、複数の配線層をそれぞれ互いに離間させ、かつ電気的に分離する1層又は2層以上の層間絶縁膜、層間絶縁膜を貫通して配線層同士を互いに電気的に接続する配線接続部、上側配線層と電気的に接続されてチップ搭載領域に設けられていて、半導体装置の搭載端子と接続されている搭載端子接続パッド、半導体装置の熱伝導端子と接続されている熱伝導端子接続パッドを有し、熱伝導端子接続パッドに接続されていて1層又は2層以上の層間絶縁膜をそれぞれ貫通して熱伝導可能に互いに接続されている1個又は2個以上の貫通熱伝導部を有し、貫通熱伝導部に接続されていて第2主面上に設けられている1個又は2個以上の放熱パッドを有している放熱構造体、下側配線層に接続されており、実装媒体に接続される外部端子を具えている。
この発明の半導体装置によれば、熱伝導端子を有するため、半導体装置が発生する熱を外部に効率的に逃がすことができる。
この発明の半導体装置の製造方法によれば、上述した構成を有する半導体装置を効率的に製造することができる。
このような半導体装置積層構造体の構成によれば、搭載されている半導体装置の発生する熱を半導体装置積層構造体の外部へ効率的に放熱することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の1つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
1.半導体装置の構成
半導体装置の構成例(1)
まず、半導体装置10の構成例について、図1、図2及びを図3参照して説明する。
図1(A)は、半導体装置10の上方から見た、構成要素の配置関係を説明するための透過的な平面図である。形成されている配線構造のレイアウトの様子を容易に理解できるようにするために、その上面側に実際には形成されている第2絶縁膜(後述する。)、熱伝導体、熱伝導端子を透視して示してある。図1(B)は、図1(A)のI−I’一点鎖線で切断した切り口を示す模式的な断面図である。
この発明の半導体装置10は、その動作時に生じる熱の放熱性を高めるための放熱機構を具えていることを特徴としている。なお、この放熱機構以外の他の構成要素については、従来公知のいわゆるW−CSPの構成要素をそのまま適用することができるため、この発明を特徴付ける放熱性を高めるための構成以外の構成要素については、材料、製造工程といった構成要素の詳細な説明は原則として省略する。
半導体装置10は、半導体基板(半導体ウェハ)12を含んでいる。半導体基板12は、第1の面12aと、この第1の面12aと対向する第2の面12bを有する平行平板の矩形状の基板である。半導体基板12には、図示しない回路素子が形成されている。回路素子は一般に、LSIなどの集積回路を有する複数の能動素子によって構成される。
図1(B)に示すように、この回路素子が形成されている領域のうち、例えばスイッチング素子、抵抗素子といった動作時に特に発熱する素子を含むと想定した領域を仮に高発熱領域13として破線で囲んで示す。
また、半導体基板12の第1の面12aのうち、少なくとも高発熱領域13の直上に相当する領域を含み、熱伝導により高温となってしまう領域を高温領域12aaと称する。
上述の回路素子には、多層の配線構造(図示せず。内部配線とも称する。)が形成されていて、これら複数の能動素子が協働して所定の機能を発揮できるように形成されている。半導体基板12の第1の面12a側には回路素子及び配線構造に接続される複数の電極パッド16が設けられている。複数の電極パッド16は、隣接する電極パッド16同士のピッチが同一となるように、矩形状の半導体基板12の端縁に沿って設けられている。
第1の面12a上にはチップ絶縁膜18が設けられている。このチップ絶縁膜18は電極パッド16を露出させて設けられている。
チップ絶縁膜18上には、第1絶縁膜20が設けられている。第1絶縁膜20は、電極パッド16の一部分を露出させる開口部21が形成されている。
第1絶縁膜20上には、再配線層22が設けられている。再配線層22は、複数の配線部26を含んでいる。配線部26は第1絶縁膜20の表面20a上を延在していて、その一端側(第1端部)は電極パッド16に接続されている。そして、配線部26の他端側(第2端部)は、電極パッド18の配列より内側に向かういわゆるファンイン方式で延在している。
この例では再配線層22は、熱伝導配線部24を含んでいる。熱伝導配線部24は、第1の面12aの高温領域12aaの直上に設けられている。熱伝導配線部24は、この例では、第1の面12a側からみた高発熱領域13の平面的な形状よりも若干外側までを覆うサイズ及び形状として設けてある。
この例では、熱伝導配線部24は平面形状が矩形状である平行平板状の形状を有していて、一体として高発熱領域13を覆っている。
この熱伝導配線部24は、この例では配線部26と同一材料及び同一工程で、再配線層22の一部として、すなわち導電性の材料により形成されているが、これに限定されず、高温領域12aaの熱を伝導して、高温領域12aa、ひいては高発熱領域13の温度を所望の温度まで低下させることが可能な範囲で、セラミック、樹脂といった任意好適な材料を選択することもできる。
この例では、熱伝導配線部24は、後に柱状電極が搭載されるパッド部、すなわち柱状電極の頂面の面積よりも大面積として設けてある。
一般に、W−CSPの再配線層22は、銅、又は銅の合金により形成される場合が多い。銅の熱伝導率は、395W/mK程度であり、絶縁性のエポキシ樹脂の熱伝導率(0.2W/mK程度)と比較して格段に高い。すなわち、熱伝導配線部24は、好ましくは導電性の材料、特に好ましくは銅又は銅合金により形成するのがよい。
このように、熱伝導配線部24を再配線層22の一部として形成すれば、工程数をより減少させることができる。
配線部26の電極パッド18とは非接続側の端部は、柱状電極30の接続用パッドとされている。すなわち、柱状電極30は、配線部26に接続されて設けられている。
柱状電極30は、複数個からなる閉ループ状の列が、複数の電極パッド18の列の内側に沿って、2重に設けられている。すなわち、複数の柱状電極30は、チップ領域上で縦横に交差する格子の交点に原則として配置されていて、中央部を空白とする略マトリクス状に設けられている。これらの柱状電極30に囲まれている熱伝導配線部24上には、この熱伝導配線部24と同一の平面形状を有する熱伝導体32が設けられている。この熱伝導体32の表面32aは柱状電極30の頂面30aと同一の高さレベルとしてある。
第1絶縁膜20上には、再配線層20を覆い、柱状電極30の頂面30a及び熱伝導体32の表面32aを露出させる第2絶縁膜28が設けられている。
この発明の半導体装置の構成例において、柱状電極30を設けない構成とすることもできる。すなわち、配線部26の一部分を第2絶縁膜28から直接的に露出させる構成としてもよい。この場合には、第2絶縁膜28は、熱伝導配線部24を直接的に露出させて設ける構成とすればよい。
第2絶縁膜28から露出している柱状電極30の頂面30aには半田ボール(搭載端子)36が接続されている。
また、第2絶縁膜28から露出している熱伝導体32の露出面32aには、露出面32aと同一サイズ及び同一形状の平面形状、すなわち表面34aを有する直方体状の板状体である熱伝導端子34が設けられている。
この熱伝導端子34のサイズ、形状、材料は、熱伝導体32の熱を、この発明の目的を損なわない範囲で、半導体装置が搭載される媒体に伝導できる限り、任意好適なものとすることができる。
熱伝導端子34は、製造工程を考慮すると、半田ボール36の形成工程と同時に、好ましくは半田を材料として形成するのがよいが、これに限定されず、熱伝導性を考慮してセラミック、樹脂等といった任意好適な材料とすることもできる。なお、熱伝導端子34の平面形状を熱伝導体32の表面32aと同一サイズ及び同一形状の平面形状とする例を説明したが、これに限定されず、より小さい範囲又はより広い範囲を覆うサイズ及び形状としてもよい。また、熱伝導端子34は、熱伝導体32の露出面32a上に、例えば複数個の半田ボール36をマトリクス状に配設するといった複数の構造からなる任意好適な態様とすることもできる。
なお、熱伝導配線部24、熱伝導体32及び熱伝導端子34(以下、これらを放熱機構とも総称する。)それぞれを、単一種類の平面形状及びサイズとして、これらを端縁が揃うよう積層する例を説明したがこれに限定されず、熱伝導配線部24、熱伝導体32及び熱伝導端子34それぞれの形状及びサイズが互いに異なるものとなっていてもよい。また、放熱機構は、もちろん単数のみならず複数が設けられていてもよい。
この発明の半導体装置10の構成例によれば、熱伝導配線部24、熱伝導体32及び熱伝導端子34を含む放熱機構を具えるので、半導体装置が動作時に発する熱を、装置外に効率的に伝導することができる。
この発明の熱伝導導通配線部を有する半導体装置10の構成例によれば、放熱機構を具える半導体装置の発熱が、いわゆるグランド線(接地線)といった配線に起因する場合でも効率的な冷却を行うことができる。
半導体装置の構成例(2)
半導体装置10の別の構成例について、図2を参照して説明する。
図2(A)は、半導体装置10を上方から見た、構成要素の配置関係を説明するための透視的な平面図である。形成されている配線構造のレイアウトの様子を容易に理解できるようにするために、その上面側に実際には形成されている第2絶縁膜、熱伝導体、熱伝導端子を透視するように示してある。図2(B)は、図2(A)のI−I’一点鎖線で切断した切り口を示す模式図である。
なお、構成例(1)と同様の構成要素については、同一番号を付して材料、製造工程といった構成要素の詳細な説明は原則として省略する。
半導体装置10は、半導体基板(半導体ウェハ)12を含んでいる。
図2(B)に示すように、この例では、互いに離間する複数の高発熱領域13が存在している。
複数の電極パッド16は、半導体基板12の端縁に沿って設けられている。半導体基板12の第1の面12a上にはチップ絶縁膜18が設けられている。チップ絶縁膜18上には、第1絶縁膜20が設けられている。第1絶縁膜20は、電極パッド16の一部分を露出させる開口部21が形成されている。第1絶縁膜20上には、再配線層22が設けられている。再配線層22は、複数の配線部26を含んでいる。この例では、複数の高発熱領域13上、すなわち複数の高温領域12aa上にも配線部26が延在している。
再配線層22は、熱伝導配線部24を含んでいる。この例の熱伝導配線部24は、配線部26に接触しないよう配線部26から所定距離離間する形状とされている。加えて、熱伝導配線部24は、この配線部26に接続され、かつ高温領域12aaの直上に位置することとなる柱状電極30の径からも所定距離離間させる形状とされる。この例では輪郭が四角形であって、その1つの頂角が存在する位置に開放されている略馬蹄形状(C字状)の形状を有していて、この開放部分で、配線部26に接触しないように離間させて配線部26を挟み込み、かつC字の中央部分に配線部26の端部である柱状電極30の接続用パッド、すなわち柱状電極30が、熱伝導配線部24に非接触として位置するように形成されている。
熱伝導配線部24上には、この熱伝導配線部24と同一の平面形状を有する熱伝導体32が設けられている。すなわち、この例の熱伝導体32は、柱状電極30を包摂する円柱状の空間を画成する四角柱状とされていて、かつ配線部26と接触しないよう、柱状電極30に接続される配線部26の延在方向に沿って円柱状の空間が開放されている形状を有している。この熱伝導体32の形状は、熱伝導配線部24に接触して熱伝導配線部24の熱を受け取ることができ、かつ配線部26とは非接触であることを条件として任意好適な形状とすることができる。
第1絶縁膜20上には、再配線層22を覆い、柱状電極30の頂面30a及び熱伝導体32の表面32aを露出させる第2絶縁膜28が設けられている。
第2絶縁膜28から露出している柱状電極30の頂面30aには半田ボール36が接続されている。
また、第2絶縁膜28から露出している熱伝導体32の表面32aには熱伝導端子34が設けられている。熱伝導端子34のサイズ、形状、材料は、任意好適なものとすることができる。
この例の半導体装置10の構成例によれば、例えば複数の高発熱領域13が互いに離間して存在していたとしても半導体装置の動作を妨げることなく半導体装置が動作時に発する熱を、半導体装置外に効率的に伝導することができる。
半導体装置の構成例(3)
上述した半導体装置10の構成例(1)及び(2)の変形例について、図3を参照して説明する。
図3(A)は、半導体装置10の上方から見た、構成要素の配置関係を説明するための透視的な平面図である。形成されている配線構造のレイアウトの様子を容易に理解できるようにするために、その上面側に実際には形成されている第2絶縁膜、熱伝導体、熱伝導端子を透視して示してある。図3(B)は、図3(A)のI−I’一点鎖線で切断した切り口を示す模式図である。
この例の半導体装置10は、上述した構成例(1)及び(2)が具える構成に加えて、さらに熱伝導導通配線部25及び延長接続部24cを具えている。
なお、構成例(1)及び(2)と同様の構成要素については、同一番号を付して材料、製造工程といった構成要素の詳細な説明は原則として省略する。
半導体装置10は、半導体基板(半導体ウェハ)12を含んでいる。
熱伝導導通配線部25は、再配線層22と同一層に設けられている。好ましくは、再配線層22と同一材料で形成するのがよい。この熱伝導導通配線部25は、導電性の材料により形成されていて、特に最終実装時に接地されることが想定されている熱伝導配線部24と、接地されるべき配線部26(柱状電極30)とを電気的に接続するための構成である。
このように、接地される放熱機構に熱伝導導通配線部25を接続して設ける構成とすれば、これに接続される配線部26(柱状電極30)を接地線とすることができる。また、接地線とされた配線部26及びこれに接続されている半導体装置内の構成が発生する熱を放熱機構に伝導して、半導体装置外に効果的に放熱することができる。
この例の熱伝導配線部24は、既に説明した構成例(1)の形態及び構成例(2)の形態を組み合わせた形態を有している。
すなわち、既に説明した構成例(1)の形態に相当する第1領域24a及び既に説明した構成例(2)の形態に相当する第2領域24bが、一体として、延長接続領域24cにより接続された形態を有している。なお、この例では高発熱領域13は、第2領域24bの直下のみに存在している。
熱伝導配線部24上には、この熱伝導配線部24と同一の平面形状を有する熱伝導体32が設けられている。
この熱伝導体32は、第1領域24aのみに設ける形態としてもよい。このような形態としても、高発熱領域13から発生する熱は、熱伝導配線部24の第2領域24bに伝導し、延長接続領域24cを経て第1領域24aに伝導する。
第1絶縁膜20上には、再配線層22を覆い、柱状電極30の頂面30a及び熱伝導体32の表面32aを露出させる第2絶縁膜28が設けられている。
第2絶縁膜28から露出している柱状電極30の頂面30aには半田ボール36が接続されている。
また、第2絶縁膜28から露出している熱伝導体32の表面32aには熱伝導端子34が設けられている。熱伝導端子34のサイズ、形状、材料は、任意好適なものとすることができる。例えば、熱伝導端子34の平面形状は、熱伝導体32と同様に、熱伝導配線部24の第1領域24aのみに相当する形状とすることもできる。
このような形態としても、高発熱領域13から発生する熱を、熱伝導配線部24の第2領域24b、延長接続領域24c、第1領域24a、及び熱伝導体32に順次に伝導させて最終的には外部環境に放熱させることができる。
このような構成とすれば、半導体装置10内の、例えば柱状電極が存在しない、より放熱に適した領域に、高発熱領域13が発生する熱を伝導して、より効率的に装置外に放熱することができる。
2.半導体装置の製造方法
次に、図1、図2及び図3を参照して説明したこの発明の半導体装置の製造方法について、図4を参照して説明する。ここでは、構成例(1)の製造方法につき説明する。
この発明の半導体装置は、ウェハプロセスにより半導体ウェハにマトリクス状に複数個が形成された予備的な半導体装置を含む構造体に対して、個片化が行われる結果得られる。
図4(A)、(B)、(C)及び(D)は、個片化が行われていない状態における半導体ウェハに作り込まれつつある構造体を図1(B)と同様の位置で切断した切り口を示す概略的な説明図である。
なお、放熱機構以外の構成要素については、従来のW−CSPの製造工程と何ら変わるところがないので、放熱機構以外の構成要素の製造工程についての詳細な説明は省略する。
図4(A)に示すように、半導体ウェハ12には、複数のダイシングラインdが格子状に形成されている。これらダイシングラインdによって区画される領域のそれぞれに、半導体装置10が形成されることとなる。
この発明の半導体装置10は、半導体ウェハ12に作り込まれた複数の予備的な半導体装置がダイシングラインdに沿って切り出されて個片化することで得られる。
例えば、シリコン(Si)基板である半導体ウェハ12のダイシングラインdに囲まれた領域内には、通常のウェハプロセスにより、複数の能動素子等を含む回路素子(図示せず。)を作り込む。
トランジスタ素子、抵抗素子といった回路素子は、一般に、Al(アルミニウム)を含む合金、Au(金)を含む合金等から形成される多層の配線構造(図示せず。)により互いに接続されていて、所定の機能を発揮できるように形成される。
そして、この回路素子上には、回路素子の信号を外部に出力するか、又は回路素子に信号を入力するためのAl(アルミニウム)を含む合金、Au(金)を含む合金、及びCu(銅)を含む合金のうちから選択された一種の合金を材料として構成される電極パッド16を形成する。
次いで、電極パッド16を露出させるチップ絶縁膜18を、任意好適な絶縁材料により形成する。このチップ絶縁膜により半導体ウェハ12に作り込まれた回路素子は保護される。
次に、第1絶縁膜20を、例えば絶縁材料であるポリイミド、エポキシ樹脂により、従来公知のスピンコート法といった任意好適な成膜工程、従来公知のホトリソグラフィ工程及びエッチング工程によりパターニングして、電極パッド18の一部分が露出するように形成する。
図4(B)に示すように、引き続き、電極パッド16に接続され、第1絶縁膜20の開口部21から絶縁膜22上へ導出される配線パターンである配線部26を含む再配線層22を、従来公知の工程、例えば、無電解メッキ工程、スパッタ法によるシード層形成、ホトリソグラフィ工程及びエッチング工程によるマスクパターン形成、電解メッキ工程により形成する。
このとき、熱伝導配線部24は、再配線層22の一部として、好ましくは、同一材料、例えば銅(Cu)、或いは銅(Cu)を材料として用いて同一プロセスで形成するのがよい。このとき、熱伝導配線部24は、高発熱領域13の直上に形成する。
続いて、形成された配線部36の端部に位置する柱状電極接続用のパッド上に、柱状電極30を、及び熱伝導配線部24上に熱伝導体32を、好ましくは同一材料、かつ同一プロセスにより形成する。
この工程は、公知のホトリソグラフィ技術によりパターニングされたレジストをマスクとして、例えば導体である銅(Cu)を従来公知の方法によりメッキ成膜した後、レジスト除去する工程として形成すればよい。
柱状電極30は、延在方向(図面において、紙面の上下方向)に対して垂直方向の断面形状、すなわち横断面形状が円となる円柱状とするのが好適である。
次に、図4(C)に示すように、従来公知のトランスファーモールド方式もしくは印刷方式にて、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用いて、第2絶縁膜28を形成する。引き続き、研削等を行って柱状電極30の頂面30a及び熱伝導体32の露出面32aが、第2絶縁膜28の表面28aから露出するように形成する。
続いて、露出した頂面30a上には半田ボール36を、及び露出した露出面32a上には熱伝導端子34を、公知の方法である、例えばスクリーン印刷法により形成する。
この時点で、ウェハレベルでの半導体装置の製造工程が終了する。
次に、図4(D)に示すように、各工程が終了した状態の半導体ウェハ12を、従来公知の例えば回転する切削刃を有するダイシング装置を用いて、ダイシングラインdで研削することで個片化する。このようにして、同一の構造を有する複数の半導体装置10を1枚の半導体ウェハ12から製造することができる。
このように、この発明の半導体装置の製造方法によれば、従来公知のW−CSPプロセスによって、半導体装置の製造を行う。よって、新たな製造ラインを導入する必要は無く、かつ特別な工程を追加する必要もない。従って、従来の半導体装置の製造に要するコストと同等のコストで、極めて効率的に既に説明した作用効果を有する半導体装置を製造することができる。
3.搭載基板の構成例
図5、図6及び図7を参照して、搭載基板の構成例につき説明する。
図5は、搭載基板50を第1主面50a側から見た概略的な平面図である。
図6(A)、(B)及び(C)は、図5に示したII−II’一点鎖線で搭載基板50を切断した切断面を示す概略的な図である。
図7は、搭載基板50を第2主面50b側から見た概略的な平面図である。
搭載基板50には、既に説明した構成を有する半導体装置(10)が搭載されて、全体として半導体装置積層構造体(100:半導体装置モジュールとも称する。詳細は後述する。)を構成する。
搭載基板50は、搭載される半導体装置の発生する熱を伝導により受け取って外部環境に放熱するための放熱構造体60を具えている。
この搭載基板50の放熱構造体60以外の構成については、従来公知のいわゆるプリント配線基板と何ら変わるところがない。従って、放熱構造体60以外の構成については、その詳細な説明を省略する。
図5及び図6に示すように、搭載基板50は、第1主面50a及びこの第1主面50aと対向する第2主面50bとを有している。この第1主面50aは、既に説明した半導体装置10が搭載される面であり、第2主面50b側は、実装基板(マザーボード)といった別体である実装媒体に接続される外部端子70を具える面である。
この例では、第1層間絶縁膜58a上、すなわち第1主面50a上に形成されている第1配線層(上側配線層)54a、第2層間絶縁膜58b上に形成されている第2配線層54b、第3層間絶縁膜58c上に形成されている第3配線層54c及び第3層間絶縁膜58c下、すなわち第2主面50b上に、第3配線層54cと対向して形成されている第4配線層(下側配線層)54dを有するいわゆる4層配線基板を示して説明するが、これに限定されず、2層以上の配線層を具える多層配線構造を有するプリント配線基板とすることができる。これらの各配線層は、所定の電気的な経路を形成すべく、各層間絶縁膜を貫通する図示しないヴィアホール及びこのヴィアホールを埋め込む埋込みヴィア(配線接続部とも称する。)により互いに電気的に接続されている。
搭載基板50は、第1主面50aにチップ搭載領域52を具えている。この例ではチップ搭載領域52の形状及びサイズを第1主面50aと同一形状かつ同一サイズとしてある。チップ搭載領域52の形状及びサイズは、これに限定されず、半導体装置10が適切な態様で搭載できることを条件として、第1主面50aの面積より小面積或いは大面積のいずれかである、より任意好適なものとすることもできる。
第1主面50aには、半導体装置10の搭載端子36が接続される複数の搭載端子接続パッド66が第1配線層54aの一部として、搭載される半導体装置10の搭載端子36の配置、サイズに合わせて配列されて設けられている。
搭載端子接続パッド66には、第1主面50a上を延在していて、第1配線層54aを構成する配線部の一端が接続されている。
スルーホール63及びこのスルーホール63を埋め込んで設けられている埋込み部63aは、搭載基板50の端縁に沿って複数が配列されている。この埋込み部63aは、この例では搭載基板50の端縁に沿って配列されていて、第1配線層54aの配線部が接続されている。
スルーホール63及び埋込みヴィア(埋込み部)63aは、この例では、第1主面50aから第2主面50bに至って貫通している。このスルーホール63及び埋込み部63aは、第1配線層54aと、第4配線層54dを電気的に接続するための構成である。従って、第1配線層54a、第2配線層54b、第3配線層54cの各層間絶縁膜を個別に貫通して、これらを相互に電気的に接続するヴィアホール及びこれを埋め込む埋込みヴィアにより、第1配線層54aから第4配線層54dに至る導通経路を形成してもよい。
この第4配線層54d(埋込み部63a)には、例えば半田ボールである外部端子70が接続されている。この外部端子70は、上述したように、例えばマザーボードといった外部の実装媒体に、既に説明した構成を有する半導体装置が搭載されている搭載基板50、すなわち半導体装置積層構造体を、電気的に接続して実装するための端子である。
この外部端子70は、この例ではヴィアホール63を埋め込む埋込み部63aの直下に位置させて形成してある。しかしながら、外部端子70の配置は、これに限定されず、後述する放熱構造体60の機能を損なわないことを条件として、搭載基板50の第2主面50b内に、任意好適な配列で、例えばマトリクス状に配列することもできる。
搭載基板50は、放熱構造体60を具えている。放熱構造体60は、図5に示すように、搭載端子接続パッド66からは離間させて設けられている。
放熱構造体60は、第1主面50a上に第1配線層54aの一部として設けられている熱伝導端子接続パッド68を有している。
図5及び図6(A)に示す放熱構造体60の構成例では、熱伝導端子接続パッド68には、図1を参照して説明した半導体装置10の熱伝導端子34が接続されるため、熱伝導端子接続パッド68の平面形状及びサイズを熱伝導端子34とほぼ同一の平面形状としてある。
しかしながら、熱伝導端子接続パッド68は、半導体装置10の熱を伝導して半導体装置10の冷却を図ることができることを条件として任意好適な形状及びサイズとして設けることができる。
放熱構造体60は、層間絶縁膜58を貫通して設けられている熱伝導ヴィアホール65を有している。この熱伝導ヴィアホール65は、熱伝導性材料、好ましくは、既に説明した埋込みヴィア63aと同一の材料、例えば導電性の銅といった材料により埋め込まれて貫通熱伝導部62とされている。
具体的には、第1層間絶縁膜58aには、第1熱伝導ヴィアホール65aが設けられている。そして、第1熱伝導ヴィアホール65aは、例えば銅といった熱伝導性材料により埋め込まれて第1貫通熱伝導部62aとされている。
熱伝導端子接続パッド68は、第1貫通熱伝導部62aの第1主面50a側の面に接続されている。第1貫通熱伝導部62aの第2主面50b側の面は、第2配線層54bの一部として設けられている第1配線熱伝導部64aに接続されている。
第2層間絶縁膜58bには、第2熱伝導ヴィアホール65bが設けられている。第2熱伝導ヴィアホール65bは、熱伝導性材料により埋め込まれて第2貫通熱伝導部62bとされている。第2貫通熱伝導部62bの第1主面50a側は、第1配線熱伝導部64aに接続されている。
第3層間絶縁膜58cには、第3熱伝導ヴィアホール65cが設けられている。第3熱伝導ヴィアホール65cは、熱伝導性材料により埋め込まれて第3貫通熱伝導部62cとされている。第3貫通熱伝導部62cの第1主面50a側は、第2配線熱伝導部64bに接続されている。第3貫通熱伝導部62cは、搭載基板50の第2主面50bと同一レベルとされて露出している。この露出面には、下側配線層54dの一部として設けられている放熱パッド69が設けられている。
すなわち、放熱構造体60は、第1主面50a側から、熱伝導端子接続パッド68、第1貫通熱伝導部62a、第1配線熱伝導部64a、第2貫通熱伝導部62b、第2配線熱伝導部64b、第3貫通熱伝導部62c及び放熱パッド69が順次に積層された積層体として構成されている。この例では放熱構造体60は、いずれの平面形状も同一形状である矩形状に揃えて、全体として四角柱として構成する例を示したが、これらは任意の形状の組み合わせとすることもできる。また、貫通熱伝導部62及び配線熱伝導部64それぞれは各層で単一の構成とする例を示したが、これらは互いに独立して単数又は複数の組み合わせとすることもできる。例えば複数の熱伝導端子接続パッド68を単一の第1貫通熱伝導部62aに接続する構成とすることもできる。
放熱パッド69には放熱体72が接続されている。この放熱体72は、半導体装置10が動作時に発生する熱を、外部環境に放出するための構成である。この放熱体72は、半導体装置10が発生する熱を、例えば、半導体装置10及び搭載基板50を取り巻く大気中に排熱する場合には、任意好適な従来公知の放熱フィン、ヒートシンク、放熱フィルム等とすることができる。
また、放熱構造体60を実装基板に導通させる必要がある場合には、すなわち半導体装置10の少なくとも熱伝導配線部24、熱伝導体32及び熱伝導端子34、又はこれらに加えて熱伝導導通配線部25を接地する必要がある場合には、放熱体72は導電性の熱伝導外部端子72aとされる。熱伝導外部端子72aは、具体的には、外部端子70の形成時に、同時に、外部端子70の材料と同一材料で、かつ同一プロセスにより、例えばスクリーン印刷法により形成すればよい。
図6(B)は、放熱構造体60を複数形成した例を示す、搭載基板50の別の構成例である。
この例では、放熱構造体60を、放熱構造体60−1及び放熱構造体60−2の2つを互いに離間して、かつ互いに電気的に非接続として設けてある。放熱構造体60−1及び放熱構造体60−2は、全体として同一の構成を具え、かつ互いに同一形態である四角柱状に構成されている。
すなわち、放熱構造体60−1は、搭載基板50の第1主面50a側から、熱伝導端子接続パッド68b、第1貫通熱伝導部62a−1、第1配線熱伝導部64a−1、第2貫通熱伝導部62b−1、第2配線熱伝導部64b−1、第3貫通熱伝導部62c−1及び放熱パッド69bが順次に積層された積層体として構成されている。
また、放熱構造体60−2は、搭載基板50の第1主面50a側から、熱伝導端子接続パッド68a、第1貫通熱伝導部62a−2、第1配線熱伝導部64a−2、第2貫通熱伝導部62b−2、第2配線熱伝導部64b−2、第3貫通熱伝導部62c−2及び放熱パッド69aが順次に積層された積層体として構成されている。
2つの放熱構造体60−1及び60−2には、この例では1つの放熱体72(熱伝導外部端子72a)が接続されている。しかしながら、複数の放熱体72を、2つの放熱構造体60−1及び60−2それぞれに個別に設ける構成とすることもできる。この場合には、外気に放熱する放熱体72と実装基板に接続される熱伝導外部端子72aとが混在した構成とすることもできる。
図6(C)は、図2を用いて説明した半導体装置10を搭載するための搭載基板50のさらに別の構成例である。
放熱構造体60を、放熱構造体60−1及び放熱構造体60−2の2つを互いに離間して、かつ互いに電気的に非接続として設けてある。
放熱構造体60−1及び第2放熱構造体60−2は、その配置位置を搭載される半導体装置10の熱伝導端子34の配置(図2参照。)に合わせてこれと接続できるように構成してある。
すなわち、放熱構造体60−1は、搭載基板50の第1主面50a側から、熱伝導端子接続パッド68b、第1貫通熱伝導部62a−1、第1配線熱伝導部64a−1、第2貫通熱伝導部62b−1、第2配線熱伝導部64b−1、第3貫通熱伝導部62c−1及び放熱パッド69bが順次に積層された積層体として構成されている。
また、放熱構造体60−2は、搭載基板50の第1主面50a側から、熱伝導端子接続パッド68a、第1貫通熱伝導部62a−2、第1配線熱伝導部64a−2、第2貫通熱伝導部62b−2、第2配線熱伝導部64b−2、第3貫通熱伝導部62c−2及び放熱パッド69aが順次に積層された積層体として構成されている。
これら積層体の各層は、特に第1配線層54a、第2配線層54b、第3配線層54c及び第4配線層54dのいずれにも接触しないように、離間して設けられている。
積層体を構成するこれらの構成要素それぞれの形状は、図2を参照して既に説明した半導体装置10の熱伝導端子34の形状と同一の形状とされている。すなわち、構成要素それぞれは、輪郭が四角形であって、その1つの頂角が存在する位置に開放されているC字状の形状に形成されている。
図6(B)を参照して既に説明した構成例と同様に、2つの放熱構造体60−1及び60−2には、この例では1つの放熱体72(熱伝導外部端子72a)が接続されている。しかしながら、複数の放熱体72を、2つの放熱構造体60−1及び60−2それぞれに個別に設ける構成とすることもできる。この場合には、実装基板とは非接続の外部環境に放熱するための放熱体72と実装基板に接続される熱伝導外部端子72aとが混在した構成とすることもできる。
上述したように、このような構成を有する搭載基板50を用いれば、半導体装置10の発する熱を放熱構造体60を経て、半導体装置10及び搭載基板50を取り巻く外気といった外部環境又はこれらが搭載される実装媒体へ導くことができる。従って、半導体装置の発熱を極めて効率的に放熱することができるため、過剰な発熱に起因する半導体装置の動作不良を効果的に防止することができる。また、半導体装置10の発する熱が放熱構造体60を通るときに、搭載基板の放熱構造体60以外の構成要素自体も放熱媒体として放熱に寄与することができるため、さらなる放熱効率の向上も期待される。
4.半導体装置積層構造体の構成例
半導体装置積層構造体の構成例について、図8及び図9を参照して説明する。
図8は、図1を参照して説明した半導体装置10を、図6(A)を参照して説明した搭載基板50に搭載した半導体装置積層構造体を切断した切り口を示す模式図である。図9(A)は、図2を参照して説明した半導体装置10を、図6(C)を参照して説明した搭載基板50に搭載した半導体装置積層構造体を切断した切り口を示す模式図である。
図9(B)は、図1を参照して説明した半導体装置10を、図6(B)を参照して説明した搭載基板50に搭載した半導体装置積層構造体を切断した切り口を示す模式図である。
半導体積層構造体100は、半導体装置10の第2絶縁膜28の表面28aと搭載基板50の第1主面50aとを対向させて、半導体装置10の搭載端子36を搭載基板50の搭載端子接続パッド66に接続して、電気的な導通を確保することにより構成されている。
またこのとき、半導体装置10の熱伝導端子34は、搭載基板50の熱伝導端子接続パッド68に接続される。
この工程は、搭載端子36及び熱伝導端子34の材料に応じた従来公知の任意好適な方法により、例えばこれらが半田により形成されている場合にはリフロー工程により実施することができる。
この、半導体装置積層構造体100が実装媒体に実装される際には、放熱体72が放熱フィン等である場合には、図示しない実装媒体の搭載面から放熱体72を離間させた状態で外部環境に放熱する態様とするか、或いは実装媒体の搭載面に接触させて、実装媒体に対して熱を伝達し、この実装媒体をも放熱に利用する態様とすることができる。
また、搭載基板50の放熱体72が熱伝導外部端子72aである場合には、実装媒体の搭載面に接して互いに導通を取った状態で接続すればよい。
このように構成された半導体装置積層構造体100は、半導体装置10の高発熱領域13が発生する熱を、熱伝導配線部24の第2領域24b、延長接続領域24c、第1領域24a、及び熱伝導体32に順次に伝導させて、搭載基板50の放熱構造体60にさらに伝達して、半導体装置10及び搭載基板50を取り巻く外気といった外部環境又はこれらが搭載される実装媒体へ導いて極めて効率的に放熱することにより動作時の半導体装置10の過剰な発熱に起因する動作不良を効果的に防止することができる。
(A)は半導体装置を上方から見た、構成要素の配置関係を説明するための透視的な平面図であり、(B)は(A)のI−I’一点鎖線で切断した切り口を示す模式図である。 (A)は半導体装置を上方から見た透視的な平面図であり、(B)は、(A)のI−I’一点鎖線で切断した切り口を示す模式図である。 (A)は半導体装置を上方から見た透視的な平面図であり(B)は(A)のI−I’一点鎖線で切断した切り口を示す模式図である。 個片化が行われていない状態における半導体ウェハに作り込まれつつある構造体を切断した切り口を示す工程図である。 搭載基板を第1主面側から見た概略的な平面図である。 搭載基板を切断した切断面を示す概略図である。 搭載基板を第2主面側から見た概略図である。 半導体装置を、搭載基板に搭載した半導体装置積層構造体を切断した切り口を示す模式図である。 半導体装置を、搭載基板に搭載した半導体装置積層構造体を切断した切り口を示す模式図である。
符号の説明
100:半導体装置積層構造体(半導体装置モジュール)
10:半導体装置(半導体チップ)
12:半導体基板(半導体ウェハ)
12a:第1の面
12aa:高温領域
12b:第2の面
13:高発熱領域
16:電極パッド
18:チップ絶縁膜
20:第1絶縁膜
21:開口部
22:再配線層
24:熱伝導配線部
24a:第1領域
24b:第2領域
24c:延長接続領域
25:熱伝導導通配線部
26:配線部
28:第2絶縁膜
28a:表面
30:柱状電極
30a:頂面
32:熱伝導体
32a:露出面
34:熱伝導端子
34a:表面
36:搭載端子
50:搭載基板
50a:第1主面
50b:第2主面
52:チップ搭載領域
54:配線層
54a:上側配線層(第1配線層)
54b:第2配線層
54c:第3配線層
54d:下側配線層(第4配線層)
56:配線接続部
58:層間絶縁膜
58a:第1層間絶縁膜
58b:第2層間絶縁膜
58c:第3層間絶縁膜
60:放熱構造体
62:貫通熱伝導部
62a:第1貫通熱伝導部
62b:第2貫通熱伝導部
62c:第3貫通熱伝導部
63:ヴィアホール(スルーホール)
63a:埋込みヴィア(埋込み部)
64:配線熱伝導部
64a:第1配線熱伝導部
64b:第2配線熱伝導部
65:熱伝導ヴィアホール
65a:第1熱伝導ヴィアホール
65b:第2熱伝導ヴィアホール
65c:第2熱伝導ヴィアホール
66:搭載端子接続パッド
68:熱伝導端子接続パッド
69:放熱パッド
70:外部端子
72:放熱体
72a:熱伝導外部端子

Claims (30)

  1. 第1の面及び該第1の面に対向する第2の面を有しており、回路素子が作り込まれていて、かつ動作時に発熱する1箇所又は2箇所以上の高発熱領域が存在する半導体基板と、
    前記半導体基板上に設けられていて、前記回路素子に接続されている複数の電極パッドを前記第1の面の端縁に沿って配列させて露出させるチップ絶縁膜と、
    前記電極パッドの一部分を露出させて前記チップ絶縁膜上に設けられている第1絶縁膜と、
    前記第1絶縁膜上に設けられていて、前記高発熱領域に相当する前記第1絶縁膜の高温領域を含んで覆う熱伝導配線部、前記電極パッドに電気的に接続されていて、前記電極パッドの配列の内側である前記第1絶縁膜上に存在して延在している複数の配線部を含む再配線層と、
    前記熱伝導配線部の一部分及び前記配線部の一部分を露出して、前記第1絶縁膜上に設けられている第2絶縁膜と、
    前記第2絶縁膜から露出しており、前記熱伝導配線部に接続されている熱伝導端子と、
    前記第2絶縁膜から露出しており、前記配線部の一部分に電気的に接続されている複数の搭載端子と
    を具えていることを特徴とする半導体装置。
  2. 前記熱伝導配線部は前記高温領域の一部分を覆い、かつ該高温領域外に延在して設けられており、前記熱伝導端子は前記高温領域外に延在している前記熱伝導配線部の一部分上に設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 前記高温領域は前記電極パッド及び前記配線部のいずれか一方又は両方の全部又は一部分を含んでおり、前記熱伝導配線部は前記電極パッド、前記配線部及び前記搭載端子とは非接触とされていることを特徴とする請求項2に記載の半導体装置。
  4. 前記高温領域の直上には前記電極パッドが存在しており、前記熱伝導配線部は前記電極パッドと接続されている配線であることを特徴とする請求項2に記載の半導体装置。
  5. 前記熱伝導配線部は第1端部が前記電極パッドに電気的に接続されており、第2端部には前記第2絶縁膜から露出させて前記熱伝導端子が接続されている配線であることを特徴とする請求項2に記載の半導体装置。
  6. 前記熱伝導配線部は接地されるべき配線であり、前記熱伝導端子は接地されるべき端子であることを特徴とする請求項5に記載の半導体装置。
  7. 前記配線部に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
    前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
    前記搭載端子は前記柱状電極の前記頂面上に電気的に接続されており、かつ前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
  8. 前記熱伝導配線部は、熱伝導導通配線部により、前記配線部に接続されていることを特徴とする請求項2に記載の半導体装置。
  9. 前記熱伝導配線部は接地されるべき配線であり、当該熱伝導配線部に接続される搭載端子は接地されるべき端子であることを特徴とする請求項8に記載の半導体装置。
  10. 前記配線部の一部分に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
    前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
    複数の前記搭載端子の一部は前記柱状電極の前記頂面上に電気的に接続されており、前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項7〜9のいずれか一項に記載の半導体装置。
  11. 前記第2絶縁膜から露出する1又は2以上の前記熱伝導配線部の一部分それぞれの面積は、前記第2絶縁膜から露出する前記配線部の面積よりも大きい面積であることを特徴とする請求項1〜10のいずれか一項に記載の半導体装置。
  12. 前記第2絶縁膜から露出する1個又は2個以上の前記熱伝導体それぞれの面積は、前記第2絶縁膜から露出する前記柱状電極の頂面の面積よりも大きい面積であることを特徴とする請求項7又は10に記載の半導体装置。
  13. 第1の面及び該第1の面に対向する第2の面を有しており、回路素子が作り込まれていて、かつ1箇所又は2箇所以上の動作時に発熱する高発熱領域を有する半導体基板、前記半導体基板上に設けられていて、前記回路素子に接続されている複数の電極パッドを前記第1の面の端縁に沿って配列させて露出させるチップ絶縁膜、前記電極パッドの一部分を露出させて前記チップ絶縁膜上に設けられている第1絶縁膜、該第1絶縁膜上に設けられていて、前記高発熱領域に相当する前記第1絶縁膜の高温領域を含んで覆う前記熱伝導配線部、及び一方の端部が前記電極パッドに電気的に接続されていて、他方の端部が前記電極パッドの配列の内側である前記第1絶縁膜上に存在して延在している複数の配線部を含む再配線層、前記熱伝導配線部の一部分及び前記配線部の一部分を露出して、前記第1絶縁膜上に設けられている第2絶縁膜、該第2絶縁膜から露出しており、前記熱伝導配線部に接続されている熱伝導端子、前記第2絶縁膜から露出しており、前記配線部の一部分に電気的に接続されている複数の搭載端子を具えている半導体装置と、
    第1主面及び該第1主面と対向する第2主面を有し、前記第1主面から前記第2主面に至る1個又は2個以上の放熱構造体を含むチップ搭載領域を有する搭載基板であって、前記第1主面上に設けられていて、複数の配線部を有する上側配線層及び前記第2主面上に設けられていて、複数の配線部を有する下側配線層を含む複数の配線層、複数の前記配線層をそれぞれ互いに離間させ、かつ電気的に分離する1層又は2層以上の層間絶縁膜、前記層間絶縁膜を貫通して前記配線層同士を互いに電気的に接続する配線接続部、前記上側配線層と電気的に接続されて前記チップ搭載領域に設けられていて、前記半導体装置の前記搭載端子と接続されている搭載端子接続パッド、前記半導体装置の前記熱伝導端子と接続されている熱伝導端子接続パッドを有し、該熱伝導端子接続パッドに接続されていて1層又は2層以上の前記層間絶縁膜をそれぞれ貫通して熱伝導可能に互いに接続されている1個又は2個以上の貫通熱伝導部を有し、該貫通熱伝導部に接続されていて前記第2主面上に設けられている1個又は2個以上の放熱パッドを有している前記放熱構造体、前記下側配線層に接続されており、実装媒体に接続される外部端子を含む前記搭載基板と
    を具えている半導体装置積層構造体。
  14. 前記熱伝導配線部は接地されるべき配線であり、前記熱伝導端子は接地されるべき端子であることを特徴とする請求項13に記載の半導体装置積層構造体。
  15. 前記配線部の一部分に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
    前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
    前記搭載端子は前記柱状電極の前記頂面上に電気的に接続されており、
    前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項13又は14に記載の半導体装置積層構造体。
  16. 前記熱伝導配線部は、熱伝導導通配線部により、前記配線部に接続されていることを特徴とする請求項14に記載の半導体装置積層構造体。
  17. 前記熱伝導導通配線部に接続されている前記外部端子は接地されるべき端子であることを特徴とする請求項16に記載の半導体装置積層構造体。
  18. 前記配線部の一部分に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
    前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
    前記搭載端子は前記柱状電極の前記頂面上に電気的に接続されており、前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項15〜17のいずれか一項に記載の半導体装置積層構造体。
  19. 前記放熱構造体は、前記配線層とは非接続とされていることを特徴とする請求項13〜18のいずれか一項に記載の半導体装置積層構造体。
  20. 前記放熱構造体は、各層間絶縁膜を貫通して設けられている複数の貫通熱伝導部を含んでいることを特徴とする請求項13〜19のいずれか一項に記載の半導体装置積層構造体。
  21. 前記放熱パッドに接続される放熱体をさらに含むことを特徴とする請求項13〜20のいずれか一項に記載の半導体装置積層構造体。
  22. 前記放熱体は、放熱シート、放熱フィンを含む外部環境に放熱できる部材であることを特徴とする請求項21に記載の半導体装置積層構造体。
  23. 前記放熱体は、前記放熱パッドに接続され、かつ実装媒体に熱伝導可能に接続される熱伝導外部端子であることを特徴とする請求項21に記載の半導体装置積層構造体。
  24. 第1の面及び該第1の面に対向する第2の面を有している半導体基板に、複数のチップ形成領域をマトリクス状に設定し、該チップ形成領域それぞれに回路素子を形成する工程と、
    前記回路素子を覆い該回路素子に接続される複数の電極パッドを前記チップ形成領域内で前記チップ形成領域の端縁に沿って配列して形成し、当該電極パッドを露出させるチップ絶縁膜を形成する工程と、
    前記チップ絶縁膜上に、前記電極パッドの一部分を露出させる第1絶縁膜を形成する工程と、
    前記第1絶縁膜上に、前記第1絶縁膜の一部領域であり前記高発熱領域に相当する高温領域を含んで覆う前記熱伝導配線部、及び前記電極パッドに電気的に接続されていて前記電極パッドの配列の内側である前記第1絶縁膜上に存在して延在している複数の配線部を含む再配線層を形成する工程と、
    前記熱伝導配線部の一部分及び前記配線部の一部分を露出して、前記第1絶縁膜上に設けられている第2絶縁膜を形成する工程と、
    前記第2絶縁膜から露出しており前記熱伝導配線部に接続される熱伝導端子、及び前記第2絶縁膜から露出しており前記配線部の一部分に電気的に接続される搭載端子を形成する工程と、
    隣接するチップ形成領域同士の間のスクライブラインを研削して個片化する工程と
    を含むことを特徴とする半導体装置の製造方法。
  25. 前記再配線層を形成する工程は、前記熱伝導配線部を前記高温領域の一部分を覆い、かつ該高温領域外に延在する配線部として形成する工程であり、
    前記熱伝導端子及び前記搭載端子を形成する工程は、前記熱伝導端子を前記高温領域外に延在している前記熱伝導配線部の一部分上に形成する工程であることを特徴とする請求項24に記載の半導体装置の製造方法。
  26. 前記再配線層を形成する工程は、前記高温領域が前記電極パッド及び前記配線部のいずれか一方又は両方の全部又は一部分の直上に存在しており、前記熱伝導配線部を前記電極パッド、前記配線部及び前記搭載端子とは非接触として形成する工程であることを特徴とする請求項25に記載の半導体装置の製造方法。
  27. 前記再配線層を形成する工程は、前記熱伝導配線部を、熱伝導導通配線部により、前記電極パッドに電気的に接続して形成する工程であり、
    前記熱伝導端子及び前記搭載端子を形成する工程は、前記熱伝導配線部に前記第2絶縁膜から露出する前記熱伝導端子を接続して形成する工程であることを特徴とする請求項26に記載の半導体装置の製造方法。
  28. 前記再配線層を形成する工程後であって、前記第2絶縁膜を形成する工程前に、前記配線部に電気的に接続される柱状電極及び前記熱伝導配線部上に接続される熱伝導体を形成する工程をさらに具え、
    前記第2絶縁膜を形成する工程は、前記第2絶縁膜を前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて形成する工程であり、
    前記熱伝導端子及び前記搭載端子を形成する工程は、前記搭載端子を前記柱状電極の前記頂面上に電気的に接続し、かつ前記熱伝導端子を前記第2絶縁膜から露出する前記熱伝導体の一部分に接続して形成する工程であることを特徴とする請求項24〜27のいずれか一項に記載の半導体装置の製造方法。
  29. 前記再配線層を形成する工程は、前記熱伝導配線部を前記電極パッドに電気的に接続して形成する工程であり、
    前記熱伝導端子及び前記搭載端子を形成する工程は、前記熱伝導配線部に前記第2絶縁膜から露出させて前記熱伝導端子及び前記搭載端子の両方を接続して形成し、及び前記第2絶縁膜から露出しており前記配線部の一部分に電気的に接続される前記搭載端子を形成する工程であることを特徴とする請求項28に記載の半導体装置の製造方法。
  30. 前記再配線層を形成する工程後であって、前記第2絶縁膜を形成する工程前に、前記配線部に電気的に接続される柱状電極及び前記熱伝導配線部上に接続される熱伝導体を形成する工程をさらに具え、
    前記第2絶縁膜を形成する工程は、前記第2絶縁膜を前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて形成する工程であり、
    前記熱伝導端子及び前記搭載端子を形成する工程は、前記搭載端子を前記柱状電極の前記頂面上に電気的に接続し、前記熱伝導端子を前記第2絶縁膜から露出する前記熱伝導体の一部分に接続する工程であることを特徴とする請求項29に記載の半導体装置の製造方法。
JP2005303149A 2005-10-18 2005-10-18 半導体装置及びその製造方法 Active JP4817796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005303149A JP4817796B2 (ja) 2005-10-18 2005-10-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303149A JP4817796B2 (ja) 2005-10-18 2005-10-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007115760A true JP2007115760A (ja) 2007-05-10
JP4817796B2 JP4817796B2 (ja) 2011-11-16

Family

ID=38097703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303149A Active JP4817796B2 (ja) 2005-10-18 2005-10-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4817796B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038127A (ja) * 2007-07-31 2009-02-19 Sanyo Electric Co Ltd 半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
WO2010038345A1 (ja) * 2008-10-03 2010-04-08 パナソニック株式会社 配線基板ならびに半導体装置及びその製造方法
JP2016512656A (ja) * 2013-03-13 2016-04-28 インテル・コーポレーション デバイス内インターコネクト構造体を形成する方法
CN111373525A (zh) * 2017-12-14 2020-07-03 株式会社自动网络技术研究所 电路结构体及电接线盒
CN112151530A (zh) * 2019-06-27 2020-12-29 株式会社村田制作所 电子部件模块、电子部件单元及电子部件模块的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634824B (zh) * 2018-06-22 2021-11-26 何崇文 芯片封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291793A (ja) * 2000-04-06 2001-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005093942A (ja) * 2003-09-19 2005-04-07 Casio Comput Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291793A (ja) * 2000-04-06 2001-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005093942A (ja) * 2003-09-19 2005-04-07 Casio Comput Co Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038127A (ja) * 2007-07-31 2009-02-19 Sanyo Electric Co Ltd 半導体装置
JP2009170802A (ja) * 2008-01-18 2009-07-30 Oki Semiconductor Co Ltd 半導体装置
JP4571679B2 (ja) * 2008-01-18 2010-10-27 Okiセミコンダクタ株式会社 半導体装置
WO2010038345A1 (ja) * 2008-10-03 2010-04-08 パナソニック株式会社 配線基板ならびに半導体装置及びその製造方法
US8283775B2 (en) 2008-10-03 2012-10-09 Panasonic Corporation Wiring board, semiconductor device and method for manufacturing the same
JP2016512656A (ja) * 2013-03-13 2016-04-28 インテル・コーポレーション デバイス内インターコネクト構造体を形成する方法
CN111373525A (zh) * 2017-12-14 2020-07-03 株式会社自动网络技术研究所 电路结构体及电接线盒
CN111373525B (zh) * 2017-12-14 2023-07-18 株式会社自动网络技术研究所 电路结构体及电接线盒
CN112151530A (zh) * 2019-06-27 2020-12-29 株式会社村田制作所 电子部件模块、电子部件单元及电子部件模块的制造方法

Also Published As

Publication number Publication date
JP4817796B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
US20210265284A1 (en) Dummy Dies for Reducing Warpage in Packages
KR101277429B1 (ko) 스택 다이 bga 또는 lga 컴포넌트 어셈블리
JP3446826B2 (ja) 半導体装置及びその製造方法
US9978660B2 (en) Package with embedded heat dissipation features
US7969020B2 (en) Die stacking apparatus and method
US7847415B2 (en) Method for manufacturing a multichip module assembly
US7736944B2 (en) Semiconductor device with improved design freedom of external terminal
US11515290B2 (en) Semiconductor package
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
KR101763019B1 (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
US9922902B2 (en) Semiconductor device and semiconductor package
US11387204B2 (en) Semiconductor structure and method of fabricating the same
US9159640B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP4817796B2 (ja) 半導体装置及びその製造方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
US20230352432A1 (en) Semiconductor package and method of manufacturing the semiconductor package
KR20110036150A (ko) 열방출 수단을 갖는 적층 칩 반도체 패키지
US11552054B2 (en) Package structure and method of manufacturing the same
US20240071866A1 (en) Semiconductor package
JP2011119481A (ja) 半導体装置および半導体装置の製造方法
KR101341435B1 (ko) 반도체 패키지 및 그 제조 방법
JP2016219535A (ja) 電子回路装置
US9893035B1 (en) Stacked package structure and manufacturing method thereof
US20230290747A1 (en) Heat dissipating features for laser drilling process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4817796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350