JP2007115760A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007115760A JP2007115760A JP2005303149A JP2005303149A JP2007115760A JP 2007115760 A JP2007115760 A JP 2007115760A JP 2005303149 A JP2005303149 A JP 2005303149A JP 2005303149 A JP2005303149 A JP 2005303149A JP 2007115760 A JP2007115760 A JP 2007115760A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- insulating film
- wiring
- semiconductor device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
Abstract
【解決手段】半導体装置10は、動作時に発熱する高発熱領域13が存在する半導体基板12と、複数の電極パッド16を配列されて露出させるチップ絶縁膜18と、チップ絶縁膜上に設けられている第1絶縁膜20と、高温領域12aaを含んで覆う熱伝導配線部24、及び第1端部が電極パッドに電気的に接続されていて、電極パッドの配列の内側である第1絶縁膜上に存在して延在している複数の配線部を含む再配線層22と、第1絶縁膜上に設けられている第2絶縁膜28と、熱伝導配線部に接続されている熱伝導端子34と、配線部の一部分に電気的に接続されている複数の搭載端子36とを具えている。
【選択図】図1
Description
半導体装置の構成例(1)
まず、半導体装置10の構成例について、図1、図2及びを図3参照して説明する。
半導体装置10の別の構成例について、図2を参照して説明する。
上述した半導体装置10の構成例(1)及び(2)の変形例について、図3を参照して説明する。
次に、図1、図2及び図3を参照して説明したこの発明の半導体装置の製造方法について、図4を参照して説明する。ここでは、構成例(1)の製造方法につき説明する。
図5、図6及び図7を参照して、搭載基板の構成例につき説明する。
半導体装置積層構造体の構成例について、図8及び図9を参照して説明する。
10:半導体装置(半導体チップ)
12:半導体基板(半導体ウェハ)
12a:第1の面
12aa:高温領域
12b:第2の面
13:高発熱領域
16:電極パッド
18:チップ絶縁膜
20:第1絶縁膜
21:開口部
22:再配線層
24:熱伝導配線部
24a:第1領域
24b:第2領域
24c:延長接続領域
25:熱伝導導通配線部
26:配線部
28:第2絶縁膜
28a:表面
30:柱状電極
30a:頂面
32:熱伝導体
32a:露出面
34:熱伝導端子
34a:表面
36:搭載端子
50:搭載基板
50a:第1主面
50b:第2主面
52:チップ搭載領域
54:配線層
54a:上側配線層(第1配線層)
54b:第2配線層
54c:第3配線層
54d:下側配線層(第4配線層)
56:配線接続部
58:層間絶縁膜
58a:第1層間絶縁膜
58b:第2層間絶縁膜
58c:第3層間絶縁膜
60:放熱構造体
62:貫通熱伝導部
62a:第1貫通熱伝導部
62b:第2貫通熱伝導部
62c:第3貫通熱伝導部
63:ヴィアホール(スルーホール)
63a:埋込みヴィア(埋込み部)
64:配線熱伝導部
64a:第1配線熱伝導部
64b:第2配線熱伝導部
65:熱伝導ヴィアホール
65a:第1熱伝導ヴィアホール
65b:第2熱伝導ヴィアホール
65c:第2熱伝導ヴィアホール
66:搭載端子接続パッド
68:熱伝導端子接続パッド
69:放熱パッド
70:外部端子
72:放熱体
72a:熱伝導外部端子
Claims (30)
- 第1の面及び該第1の面に対向する第2の面を有しており、回路素子が作り込まれていて、かつ動作時に発熱する1箇所又は2箇所以上の高発熱領域が存在する半導体基板と、
前記半導体基板上に設けられていて、前記回路素子に接続されている複数の電極パッドを前記第1の面の端縁に沿って配列させて露出させるチップ絶縁膜と、
前記電極パッドの一部分を露出させて前記チップ絶縁膜上に設けられている第1絶縁膜と、
前記第1絶縁膜上に設けられていて、前記高発熱領域に相当する前記第1絶縁膜の高温領域を含んで覆う熱伝導配線部、前記電極パッドに電気的に接続されていて、前記電極パッドの配列の内側である前記第1絶縁膜上に存在して延在している複数の配線部を含む再配線層と、
前記熱伝導配線部の一部分及び前記配線部の一部分を露出して、前記第1絶縁膜上に設けられている第2絶縁膜と、
前記第2絶縁膜から露出しており、前記熱伝導配線部に接続されている熱伝導端子と、
前記第2絶縁膜から露出しており、前記配線部の一部分に電気的に接続されている複数の搭載端子と
を具えていることを特徴とする半導体装置。 - 前記熱伝導配線部は前記高温領域の一部分を覆い、かつ該高温領域外に延在して設けられており、前記熱伝導端子は前記高温領域外に延在している前記熱伝導配線部の一部分上に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記高温領域は前記電極パッド及び前記配線部のいずれか一方又は両方の全部又は一部分を含んでおり、前記熱伝導配線部は前記電極パッド、前記配線部及び前記搭載端子とは非接触とされていることを特徴とする請求項2に記載の半導体装置。
- 前記高温領域の直上には前記電極パッドが存在しており、前記熱伝導配線部は前記電極パッドと接続されている配線であることを特徴とする請求項2に記載の半導体装置。
- 前記熱伝導配線部は第1端部が前記電極パッドに電気的に接続されており、第2端部には前記第2絶縁膜から露出させて前記熱伝導端子が接続されている配線であることを特徴とする請求項2に記載の半導体装置。
- 前記熱伝導配線部は接地されるべき配線であり、前記熱伝導端子は接地されるべき端子であることを特徴とする請求項5に記載の半導体装置。
- 前記配線部に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
前記搭載端子は前記柱状電極の前記頂面上に電気的に接続されており、かつ前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。 - 前記熱伝導配線部は、熱伝導導通配線部により、前記配線部に接続されていることを特徴とする請求項2に記載の半導体装置。
- 前記熱伝導配線部は接地されるべき配線であり、当該熱伝導配線部に接続される搭載端子は接地されるべき端子であることを特徴とする請求項8に記載の半導体装置。
- 前記配線部の一部分に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
複数の前記搭載端子の一部は前記柱状電極の前記頂面上に電気的に接続されており、前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項7〜9のいずれか一項に記載の半導体装置。 - 前記第2絶縁膜から露出する1又は2以上の前記熱伝導配線部の一部分それぞれの面積は、前記第2絶縁膜から露出する前記配線部の面積よりも大きい面積であることを特徴とする請求項1〜10のいずれか一項に記載の半導体装置。
- 前記第2絶縁膜から露出する1個又は2個以上の前記熱伝導体それぞれの面積は、前記第2絶縁膜から露出する前記柱状電極の頂面の面積よりも大きい面積であることを特徴とする請求項7又は10に記載の半導体装置。
- 第1の面及び該第1の面に対向する第2の面を有しており、回路素子が作り込まれていて、かつ1箇所又は2箇所以上の動作時に発熱する高発熱領域を有する半導体基板、前記半導体基板上に設けられていて、前記回路素子に接続されている複数の電極パッドを前記第1の面の端縁に沿って配列させて露出させるチップ絶縁膜、前記電極パッドの一部分を露出させて前記チップ絶縁膜上に設けられている第1絶縁膜、該第1絶縁膜上に設けられていて、前記高発熱領域に相当する前記第1絶縁膜の高温領域を含んで覆う前記熱伝導配線部、及び一方の端部が前記電極パッドに電気的に接続されていて、他方の端部が前記電極パッドの配列の内側である前記第1絶縁膜上に存在して延在している複数の配線部を含む再配線層、前記熱伝導配線部の一部分及び前記配線部の一部分を露出して、前記第1絶縁膜上に設けられている第2絶縁膜、該第2絶縁膜から露出しており、前記熱伝導配線部に接続されている熱伝導端子、前記第2絶縁膜から露出しており、前記配線部の一部分に電気的に接続されている複数の搭載端子を具えている半導体装置と、
第1主面及び該第1主面と対向する第2主面を有し、前記第1主面から前記第2主面に至る1個又は2個以上の放熱構造体を含むチップ搭載領域を有する搭載基板であって、前記第1主面上に設けられていて、複数の配線部を有する上側配線層及び前記第2主面上に設けられていて、複数の配線部を有する下側配線層を含む複数の配線層、複数の前記配線層をそれぞれ互いに離間させ、かつ電気的に分離する1層又は2層以上の層間絶縁膜、前記層間絶縁膜を貫通して前記配線層同士を互いに電気的に接続する配線接続部、前記上側配線層と電気的に接続されて前記チップ搭載領域に設けられていて、前記半導体装置の前記搭載端子と接続されている搭載端子接続パッド、前記半導体装置の前記熱伝導端子と接続されている熱伝導端子接続パッドを有し、該熱伝導端子接続パッドに接続されていて1層又は2層以上の前記層間絶縁膜をそれぞれ貫通して熱伝導可能に互いに接続されている1個又は2個以上の貫通熱伝導部を有し、該貫通熱伝導部に接続されていて前記第2主面上に設けられている1個又は2個以上の放熱パッドを有している前記放熱構造体、前記下側配線層に接続されており、実装媒体に接続される外部端子を含む前記搭載基板と
を具えている半導体装置積層構造体。 - 前記熱伝導配線部は接地されるべき配線であり、前記熱伝導端子は接地されるべき端子であることを特徴とする請求項13に記載の半導体装置積層構造体。
- 前記配線部の一部分に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
前記搭載端子は前記柱状電極の前記頂面上に電気的に接続されており、
前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項13又は14に記載の半導体装置積層構造体。 - 前記熱伝導配線部は、熱伝導導通配線部により、前記配線部に接続されていることを特徴とする請求項14に記載の半導体装置積層構造体。
- 前記熱伝導導通配線部に接続されている前記外部端子は接地されるべき端子であることを特徴とする請求項16に記載の半導体装置積層構造体。
- 前記配線部の一部分に電気的に接続して設けられている柱状電極及び前記熱伝導配線部上に接続して設けられている熱伝導体をさらに具えており、
前記第2絶縁膜は前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて設けられており、
前記搭載端子は前記柱状電極の前記頂面上に電気的に接続されており、前記熱伝導端子は前記第2絶縁膜から露出する前記熱伝導体の一部分に接続されていることを特徴とする請求項15〜17のいずれか一項に記載の半導体装置積層構造体。 - 前記放熱構造体は、前記配線層とは非接続とされていることを特徴とする請求項13〜18のいずれか一項に記載の半導体装置積層構造体。
- 前記放熱構造体は、各層間絶縁膜を貫通して設けられている複数の貫通熱伝導部を含んでいることを特徴とする請求項13〜19のいずれか一項に記載の半導体装置積層構造体。
- 前記放熱パッドに接続される放熱体をさらに含むことを特徴とする請求項13〜20のいずれか一項に記載の半導体装置積層構造体。
- 前記放熱体は、放熱シート、放熱フィンを含む外部環境に放熱できる部材であることを特徴とする請求項21に記載の半導体装置積層構造体。
- 前記放熱体は、前記放熱パッドに接続され、かつ実装媒体に熱伝導可能に接続される熱伝導外部端子であることを特徴とする請求項21に記載の半導体装置積層構造体。
- 第1の面及び該第1の面に対向する第2の面を有している半導体基板に、複数のチップ形成領域をマトリクス状に設定し、該チップ形成領域それぞれに回路素子を形成する工程と、
前記回路素子を覆い該回路素子に接続される複数の電極パッドを前記チップ形成領域内で前記チップ形成領域の端縁に沿って配列して形成し、当該電極パッドを露出させるチップ絶縁膜を形成する工程と、
前記チップ絶縁膜上に、前記電極パッドの一部分を露出させる第1絶縁膜を形成する工程と、
前記第1絶縁膜上に、前記第1絶縁膜の一部領域であり前記高発熱領域に相当する高温領域を含んで覆う前記熱伝導配線部、及び前記電極パッドに電気的に接続されていて前記電極パッドの配列の内側である前記第1絶縁膜上に存在して延在している複数の配線部を含む再配線層を形成する工程と、
前記熱伝導配線部の一部分及び前記配線部の一部分を露出して、前記第1絶縁膜上に設けられている第2絶縁膜を形成する工程と、
前記第2絶縁膜から露出しており前記熱伝導配線部に接続される熱伝導端子、及び前記第2絶縁膜から露出しており前記配線部の一部分に電気的に接続される搭載端子を形成する工程と、
隣接するチップ形成領域同士の間のスクライブラインを研削して個片化する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記再配線層を形成する工程は、前記熱伝導配線部を前記高温領域の一部分を覆い、かつ該高温領域外に延在する配線部として形成する工程であり、
前記熱伝導端子及び前記搭載端子を形成する工程は、前記熱伝導端子を前記高温領域外に延在している前記熱伝導配線部の一部分上に形成する工程であることを特徴とする請求項24に記載の半導体装置の製造方法。 - 前記再配線層を形成する工程は、前記高温領域が前記電極パッド及び前記配線部のいずれか一方又は両方の全部又は一部分の直上に存在しており、前記熱伝導配線部を前記電極パッド、前記配線部及び前記搭載端子とは非接触として形成する工程であることを特徴とする請求項25に記載の半導体装置の製造方法。
- 前記再配線層を形成する工程は、前記熱伝導配線部を、熱伝導導通配線部により、前記電極パッドに電気的に接続して形成する工程であり、
前記熱伝導端子及び前記搭載端子を形成する工程は、前記熱伝導配線部に前記第2絶縁膜から露出する前記熱伝導端子を接続して形成する工程であることを特徴とする請求項26に記載の半導体装置の製造方法。 - 前記再配線層を形成する工程後であって、前記第2絶縁膜を形成する工程前に、前記配線部に電気的に接続される柱状電極及び前記熱伝導配線部上に接続される熱伝導体を形成する工程をさらに具え、
前記第2絶縁膜を形成する工程は、前記第2絶縁膜を前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて形成する工程であり、
前記熱伝導端子及び前記搭載端子を形成する工程は、前記搭載端子を前記柱状電極の前記頂面上に電気的に接続し、かつ前記熱伝導端子を前記第2絶縁膜から露出する前記熱伝導体の一部分に接続して形成する工程であることを特徴とする請求項24〜27のいずれか一項に記載の半導体装置の製造方法。 - 前記再配線層を形成する工程は、前記熱伝導配線部を前記電極パッドに電気的に接続して形成する工程であり、
前記熱伝導端子及び前記搭載端子を形成する工程は、前記熱伝導配線部に前記第2絶縁膜から露出させて前記熱伝導端子及び前記搭載端子の両方を接続して形成し、及び前記第2絶縁膜から露出しており前記配線部の一部分に電気的に接続される前記搭載端子を形成する工程であることを特徴とする請求項28に記載の半導体装置の製造方法。 - 前記再配線層を形成する工程後であって、前記第2絶縁膜を形成する工程前に、前記配線部に電気的に接続される柱状電極及び前記熱伝導配線部上に接続される熱伝導体を形成する工程をさらに具え、
前記第2絶縁膜を形成する工程は、前記第2絶縁膜を前記柱状電極の頂面及び前記熱伝導体の一部分を露出させて形成する工程であり、
前記熱伝導端子及び前記搭載端子を形成する工程は、前記搭載端子を前記柱状電極の前記頂面上に電気的に接続し、前記熱伝導端子を前記第2絶縁膜から露出する前記熱伝導体の一部分に接続する工程であることを特徴とする請求項29に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303149A JP4817796B2 (ja) | 2005-10-18 | 2005-10-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303149A JP4817796B2 (ja) | 2005-10-18 | 2005-10-18 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007115760A true JP2007115760A (ja) | 2007-05-10 |
JP4817796B2 JP4817796B2 (ja) | 2011-11-16 |
Family
ID=38097703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005303149A Active JP4817796B2 (ja) | 2005-10-18 | 2005-10-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4817796B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038127A (ja) * | 2007-07-31 | 2009-02-19 | Sanyo Electric Co Ltd | 半導体装置 |
JP2009170802A (ja) * | 2008-01-18 | 2009-07-30 | Oki Semiconductor Co Ltd | 半導体装置 |
WO2010038345A1 (ja) * | 2008-10-03 | 2010-04-08 | パナソニック株式会社 | 配線基板ならびに半導体装置及びその製造方法 |
JP2016512656A (ja) * | 2013-03-13 | 2016-04-28 | インテル・コーポレーション | デバイス内インターコネクト構造体を形成する方法 |
CN111373525A (zh) * | 2017-12-14 | 2020-07-03 | 株式会社自动网络技术研究所 | 电路结构体及电接线盒 |
CN112151530A (zh) * | 2019-06-27 | 2020-12-29 | 株式会社村田制作所 | 电子部件模块、电子部件单元及电子部件模块的制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110634824B (zh) * | 2018-06-22 | 2021-11-26 | 何崇文 | 芯片封装结构及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291793A (ja) * | 2000-04-06 | 2001-10-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005093942A (ja) * | 2003-09-19 | 2005-04-07 | Casio Comput Co Ltd | 半導体装置 |
-
2005
- 2005-10-18 JP JP2005303149A patent/JP4817796B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291793A (ja) * | 2000-04-06 | 2001-10-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005093942A (ja) * | 2003-09-19 | 2005-04-07 | Casio Comput Co Ltd | 半導体装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038127A (ja) * | 2007-07-31 | 2009-02-19 | Sanyo Electric Co Ltd | 半導体装置 |
JP2009170802A (ja) * | 2008-01-18 | 2009-07-30 | Oki Semiconductor Co Ltd | 半導体装置 |
JP4571679B2 (ja) * | 2008-01-18 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体装置 |
WO2010038345A1 (ja) * | 2008-10-03 | 2010-04-08 | パナソニック株式会社 | 配線基板ならびに半導体装置及びその製造方法 |
US8283775B2 (en) | 2008-10-03 | 2012-10-09 | Panasonic Corporation | Wiring board, semiconductor device and method for manufacturing the same |
JP2016512656A (ja) * | 2013-03-13 | 2016-04-28 | インテル・コーポレーション | デバイス内インターコネクト構造体を形成する方法 |
CN111373525A (zh) * | 2017-12-14 | 2020-07-03 | 株式会社自动网络技术研究所 | 电路结构体及电接线盒 |
CN111373525B (zh) * | 2017-12-14 | 2023-07-18 | 株式会社自动网络技术研究所 | 电路结构体及电接线盒 |
CN112151530A (zh) * | 2019-06-27 | 2020-12-29 | 株式会社村田制作所 | 电子部件模块、电子部件单元及电子部件模块的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4817796B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210265284A1 (en) | Dummy Dies for Reducing Warpage in Packages | |
KR101277429B1 (ko) | 스택 다이 bga 또는 lga 컴포넌트 어셈블리 | |
JP3446826B2 (ja) | 半導体装置及びその製造方法 | |
US9978660B2 (en) | Package with embedded heat dissipation features | |
US7969020B2 (en) | Die stacking apparatus and method | |
US7847415B2 (en) | Method for manufacturing a multichip module assembly | |
US7736944B2 (en) | Semiconductor device with improved design freedom of external terminal | |
US11515290B2 (en) | Semiconductor package | |
US20060087037A1 (en) | Substrate structure with embedded chip of semiconductor package and method for fabricating the same | |
KR101763019B1 (ko) | 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트 | |
US9922902B2 (en) | Semiconductor device and semiconductor package | |
US11387204B2 (en) | Semiconductor structure and method of fabricating the same | |
US9159640B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP4817796B2 (ja) | 半導体装置及びその製造方法 | |
JP4730426B2 (ja) | 実装基板及び半導体モジュール | |
US7626260B2 (en) | Stack-type semiconductor device having cooling path on its bottom surface | |
US20230352432A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
KR20110036150A (ko) | 열방출 수단을 갖는 적층 칩 반도체 패키지 | |
US11552054B2 (en) | Package structure and method of manufacturing the same | |
US20240071866A1 (en) | Semiconductor package | |
JP2011119481A (ja) | 半導体装置および半導体装置の製造方法 | |
KR101341435B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2016219535A (ja) | 電子回路装置 | |
US9893035B1 (en) | Stacked package structure and manufacturing method thereof | |
US20230290747A1 (en) | Heat dissipating features for laser drilling process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4817796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |