CN105448877B - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN105448877B
CN105448877B CN201610033643.5A CN201610033643A CN105448877B CN 105448877 B CN105448877 B CN 105448877B CN 201610033643 A CN201610033643 A CN 201610033643A CN 105448877 B CN105448877 B CN 105448877B
Authority
CN
China
Prior art keywords
semiconductor packages
pin
protective layer
chip
packing colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610033643.5A
Other languages
English (en)
Other versions
CN105448877A (zh
Inventor
张效铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201610033643.5A priority Critical patent/CN105448877B/zh
Publication of CN105448877A publication Critical patent/CN105448877A/zh
Application granted granted Critical
Publication of CN105448877B publication Critical patent/CN105448877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装及其制作方法，该半导体封装包括载体、芯片、多条焊线、封装胶体以及保护层。载体具有多个第一引脚及至少一第二引脚。每一第一引脚具有第一内引脚部及第一外引脚部。第二引脚具有第二内引脚部、第二外引脚部及延伸部。芯片配置于载体上。焊线配置于芯片、第一内引脚部及延伸部之间。封装胶体包覆芯片、焊线、第一内引脚部、第二内引脚部与延伸部，并暴露出延伸部的下表面。第一外引脚部与第二外引脚部突出封装胶体的下表面。保护层覆盖封装胶体的下表面及延伸部的下表面。

Description

半导体封装
本申请是申请日为2011年8月1日且发明名称为“具有保护层的半导体封装及其制作方法”的中国专利申请201110217298.8的分案申请。
技术领域
本发明是涉及一种半导体封装及其制作方法，且特别是涉及一种四方扁平无引脚(Quad Flat No Lead,QFN)封装及其制作方法。
背景技术
半导体封装技术包括有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输(例如射频频带)的芯片封装，且为低脚位(low pin count)封装型态的主流之一。
在四方扁平无引脚封装的制作方法中，先将多个芯片配置于引脚框架(leadframe)上。接着，通过多条焊线使这些芯片电性连接至引脚框架。之后，通过封装胶体来包覆部分引脚框架、这些焊线以及这些芯片。然后，通过切割(punching)或锯切(sawing)单体化上述结构而得到多个四方扁平无引脚封装。最后，提供已涂布有锡膏的印刷电路板，通过表面粘着技术(surface mounting technology，SMT)将所得到的四方扁平无引脚封装焊接至印刷电路板。
然而，由于封装胶体并非完全包覆引脚框架，因此暴露于封装胶体外的引脚框架易产生氧化现象。再者，在形成封装胶体的过程中，封装胶体与引脚框架接触的接合处容易产生不密合及空隙，以致于湿气很快地由此处渗入封装结构中，进而降低整体四方扁平无引脚封装的可靠度以及使用寿命。因此，如何有效提升四方扁平无引脚封装整体的可靠度便成为是前业界亟欲解决的重要课题之一。
发明内容
本发明提供一种半导体封装及其制作方法，具有优选的结构可靠度。
本发明提出一种半导体封装，包括载体、芯片、多条焊线、封装胶体以及保护层。载体具有多个第一引脚及至少一第二引脚。每一第一引脚具有第一内引脚部及第一外引脚部。第二引脚具有第二内引脚部、第二外引脚及延伸部。芯片配置于载体上。这些焊线配置于芯片、这些第一内引脚部与延伸部之间。封装胶体包覆芯片、这些焊线、这些第一内引脚部、第二内引脚部与延伸部，并暴露出延伸部的下表面。这些第一外引脚部及第二外引脚部突出封装胶体的下表面。保护层覆盖封装胶体的下表面及延伸部的下表面。
本发明还提出一种半导体封装的制作方法，其包括下述步骤。提供封装单元。封装单元包括载体、芯片、多条焊线及封装胶体。载体具有多个第一引脚及至少一第二引脚。每一第一引脚具有第一内引脚部及第一外引脚部。第二引脚具有第二内引脚部、第二外引脚部及延伸部。芯片配置于载体上。这些焊线配置于芯片、这些第一内引脚部与延伸部之间。封装胶体包覆芯片、这些焊线、这些第一内引脚部、第二内引脚部与延伸部，并暴露出延伸部的下表面。形成保护层于封装胶体的下表面上。保护层覆盖封装胶体的下表面与延伸部的下表面。
本发明还提出一种半导体封装，其包括芯片座、至少一引脚、芯片、焊线、封装胶体以及保护层。引脚邻近芯片座，其中引脚具有内引脚部、外引脚部及延伸部。芯片配置于芯片座上。焊线配置于芯片及延伸部之间。封装胶体包覆芯片、芯片座、焊线、内引脚部与延伸部，并暴露出延伸部的下表面，其中外引脚部突出封装胶体的下表面。保护层覆盖延伸部的下表面。
基于上述，由于本发明的半导体封装具有保护层，其中保护层覆盖封装胶体的下表面及这些焊球的至少部分，因此可通过该保护层来提高封装胶体与载体之间的结合力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明的实施例的一种半导体封装的剖面示意图。
图2A至图2C为图1的半导体封装的实施例的一种形成焊球与保护层的剖面示意图。
图3A至图3B为图1的半导体封装的另一实施例的一种形成焊球与保护层的局部步骤的剖面示意图。
图4A至图4B为图1的半导体封装的又一实施例的一种形成焊球与保护层的局部步骤的剖面示意图。
图5为图1的半导体封装的再一实施例的一种形成焊球与保护层的局部步骤的剖面示意图。
图6为图1的半导体封装的再一实施例的一种形成焊球与保护层的局部步骤的剖面示意图。
图7A及图7B为半导体封装300接合至电路板的剖面示意图。
图8为本发明的再一实施例的半导体封装的一种形成焊球与保护层的局部步骤的局部剖面示意图。
图9为图8的半导体封装接合至电路板的剖面示意图。
图10为本发明的另一实施例的一种半导体封装的剖面示意图。
图11为本发明的另一实施例的一种半导体封装的剖面示意图。
图12为本发明的另一实施例的一种半导体封装的剖面示意图。
附图标记说明
10：电路板 12：接合垫
14、24：焊料
100、200、300、400、500、600、700：半导体封装
110：封装单元 110’：封装矩阵
112：载体 113’、113”、113”’：引脚
113a：内引脚部 113b：外引脚部
113c：内接合面 113d：外接合面
113e：外倾斜面 113f、113g：延伸部
113h、113i：下表面 114：芯片
115：芯片座 115’：凹穴
115”：中心部 115”’：凹陷部
116：焊线 117：胶体
118：封装胶体 118a：下表面
119a：第一金属镀层 119b：第二金属镀层
120：焊球 130、130’、230：保护层
130a、130b：保护材料 130s：下表面
230a：A阶段热固性树脂保护材料
具体实施方式
请参考图1为本发明的实施例的一种半导体封装的剖面示意图。半导体封装100包括封装单元110、多个焊球120以及保护层130。详细来说，封装单元110包括载体112、芯片114、多条焊线116以及封装胶体118。
载体112具有多个引脚113’、113”、113”’及芯片座115，其中每一引脚113’(或引脚113”、113”’)具有内引脚部113a、连接于内引脚部113a的外引脚部113b、位于内引脚部113a上的内接合面113c、位于外引脚部113b上的外接合面113d以及连接外接合面113d的外倾斜面113e。内引脚部113a及外引脚部113b的侧面具有凹陷面(concave profiles)，其交会处形成尖端，封装胶体118包覆尖端以上的部分载体112，亦即是内引脚部113a。内引脚部113a的厚度大于外引脚部113b的厚度，优选为内引脚部113a的厚度约为外引脚部113b的厚度的1到4倍，亦即是内引脚部113a的厚度约为整体引脚厚度的50％到80％。
本实施例中引脚113’为一般式(normal type)、引脚113”为扇入式(fan-in type)以及引脚113”’为扇出式(fan-out type)。其中扇入式引脚113”还包括延伸部(extendingportion)113f往外延伸，亦即往封装周围延伸。扇出式引脚113”’还包括延伸部113g往内延伸，亦即往芯片114延伸。
芯片114配置于载体112上，通过胶体(例如是银胶或其他适当的胶材)117与芯片座115及引脚113”连接。于其他未绘示的实施中，载体112可不具有芯片座，芯片直接位于引脚113”上，在此并不加以限制芯片114的位置。
这些焊线116配置于芯片114与引脚113’、113”、113”’之间，其中芯片114透过这些焊线116与这些引脚113’、113”、113”’电性连接。于一般式引脚113’方面，焊线116与引脚113’的接点位于内引脚部113a上，而在这些扇入式引脚113”以及这些扇出式引脚113”’方面，焊线116与引脚113”、113”’的接点位于延伸部113f及113g上。
封装胶体118包覆芯片114、这些焊线116与这些内引脚部113a，并暴露出这些外引脚部113b的外接合面113d及外倾斜面113e。此外，本实施例的封装单元110可还包括第一金属镀层119a以及第二金属镀层119b，其中第一金属镀层119a配置于这些内接合面113c及芯片座115的上表面上，而第二金属镀层119b配置于这些外接合面113d及芯片座115的下表面上。第一金属镀层119a的材料可选自于金(Au)、钯(Pd)、锡(Sn)、银(Ag)及其组合所构成的群组。第二金属镀层119b的材料可选择相似或不同于第一金属镀层119a的材料。
这些焊球120分别配置于外引脚部113b的这些外接合面113d上，包覆第二金属镀层119b及外倾斜面113e。一个或多个焊球120亦可配置于芯片座115的下表面，完全包覆或部分包覆该下表面。
保护层130覆盖封装胶体118的下表面118a、引脚延伸部113f及113g的下表面113h及113i及至少部分焊球120的表面。特别是，保护层130的下表面130s在焊球120之间呈现曲面或凹陷形状，保护层130的厚度在靠近焊球120处比远离焊球120处厚。保护层130的侧面与封装胶体118的侧面共平面。此外，保护层130的材料例如是松香树脂(rosin resin)、助焊剂或B阶段(B-stage)特性的热固性树脂材料。
由于本实施例的半导体封装100具有保护层130，其中保护层130覆盖封装胶体118的下表面118a及这些焊球120的至少部分，因此可通过该保护层130来提高封装胶体118与载体112之间的结合力。再者，由于保护层130亦会覆盖这些暴露于这些焊球120与封装胶体118之外的下表面113h及113i以避免氧化，因此可有效提高半导体封装100的可靠度。
以下将配合图1及图2A至图2C来详细说明半导体封装100的制作方法。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2A至图2C为图1的半导体封装100的实施例的一种形成焊球与保护层的剖面示意图。为了方便说明起见，图2A至图2C所绘示的封装单元110相对于图1的封装单元110而言是呈颠倒设置。
参考图2A，首先，提供包括多个封装单元110(图2A中仅示意地绘示一个)的封装矩阵(a packaged matrix of the packaged units)110’。封装单元110包括载体112、芯片114、多条焊线116、封装胶体118、第一金属镀层119a以及第二金属镀层119b。载体112具有多个引脚113’、113”、113”’。每一引脚113’(或引脚113”、113”’)具有内引脚部113a、连接于内引脚部113a的外引脚部113b、位于内引脚部113a上的内接合面113c、位于外引脚部113b上的外接合面113d以及连接外接合面113d的外倾斜面113e。芯片114配置于载体112上。这些焊线116配置于芯片114与这些引脚113’、113”、113”’之间，其中芯片114透过这些焊线116与这些引脚113’、113”、113”’电性连接。封装胶体118包覆芯片114、这些焊线116与这些内引脚部113a，并暴露出这些外引脚部113b的外接合面113d及外倾斜面113e。第一金属镀层119a配置于这些内接合面113c及芯片座115的上表面上，而第二金属镀层119b配置于这些外接合面113d及芯片座115的下表面上。
参考图2B，形成多个焊球120于这些外接合面113d上的第二金属层119b上，其中这些焊球120包覆这些外接合面113d以及这些一般式引脚113’的这些外倾斜面113e，并暴露出这些扇入式引脚113”以及这些扇出式引脚113”’的这些延伸部113f及113g的下表面113h及113i。多个焊球120的形成方法例如浸锡工艺(dip soldering process)、锡膏印刷工艺(solder printing process)或无电极电镀工艺。
请参考图2C，在形成这些焊球120以后，将保护材料130a分配(dispense)在封装胶体118的下表面118a、引脚延伸部113f及113g的下表面113h及113i上，而形成保护层130围绕这些焊球120并暴露出每一焊球120的部分。保护材料130a可采用例如是旋涂(spinning)、喷涂(spraying)或滚轮涂布(roller coating)方式涂布在封装单元110的整体表面及焊球120的表面，由于保护材料130a的粘滞度控制在一定程度以下，故保护材料130a会受重力影响沉淀到封装单元110表面的低处而暴露出每一焊球120的上部分(upperportion)。此时，保护层130覆盖封装胶体118的下表面118a、引脚延伸部113f及113g的下表面113h及113i及每一焊球120的至少部分。特别是，保护层130的下表面130s在焊球120之间呈现曲面或凹陷形状，保护层130的厚度在靠近焊球120处比远离焊球120处厚。于此，保护材料130a例如是松香树脂(rosin resin)、助焊剂。
最后，可采用例如是激光或刀具，切割封装矩阵110’及保护层130，以形成至少一半导体封装100。
以下将利用多个实施例来说明形成这些焊球120与保护层130、130’制作步骤。
图3A至图3B为图1的半导体封装100的另一实施例的一种形成焊球与保护层的局部步骤的剖面示意图。为了方便说明起见，图3A至图3B所绘示的封装单元110相对于图1的封装单元110而言是呈颠倒设置。
请参考图3A，本实施例形成这些焊球120与保护层130的制作步骤相似于上述实施例，其不同之处在于：于图2B的形成这些焊球120于这些外接合面113d上的第二金属层119b上之后，采用前述的方法涂布保护材料130a以覆盖封装矩阵110’的整体表面及这些焊球120的表面。
请参考图3B，加热保护材料130a使其粘滞度下降，之后保护材料130a会受重力影响沉淀到这些封装单元110表面的低处以暴露出每一焊球120的部分，而形成保护层130覆盖封装胶体118的下表面118a、引脚延伸部113f及113g的下表面113h及113i及每一焊球120的至少部分。
最后，切割封装矩阵110’及保护层130，以形成至少一半导体封装100。
图4A至图4B为图1的半导体封装100的又一实施例的一种形成焊球与保护层的局部步骤的剖面示意图。为了方便说明起见，图4A至图4B所绘示的封装单元110相对于图1的封装单元110而言是呈颠倒设置。
请参考图4A，本实施例形成这些焊球120与保护层130的制作步骤相似于上述实施例，其不同之处在于：于图2A的提供包括多个封装单元110的封装矩阵110’之后，涂布保护材料130a以覆盖第二金属镀层119b、这些外引脚部113b及其外倾斜面113e、引脚延伸部113f及113g下表面113h及113i以及封装胶体118的下表面118a，其中保护材料130a为松香树脂或助焊剂。
请参考图4B，使用植球方式(ball attachment)将这些焊球120对应这些外引脚部113b设置在保护材料130a上，之后加热保护材料130a使其粘滞度下降，这些焊球120受重力影响沉入保护材料130a中并与外引脚部113b接触，持续加热以使这些焊球120回流(reflow)并包覆第二金属镀层119b及外引脚部113b的外倾斜面113e，而形成保护层130围绕这些焊球120并暴露出每一焊球120的部分。
最后，切割封装矩阵110’及保护层130，以形成至少一半导体封装100。
请参考图5为本发明的再一实施例的半导体封装的一种形成焊球与保护层的局部步骤的剖面示意图。本实施例与上述实施例不同之处在于：于图2A的提供包括多个封装单元110的封装矩阵110’之后，涂布保护材料130a以覆盖第二金属镀层119b、这些外引脚部113b及其外倾斜面113e、引脚延伸部113f及113g的下表面113h及113i以及封装胶体118的下表面118a，其中保护材料130a为松香树脂或助焊剂。通过控制保护材料130a的粘滞度在一定程度以下，或是加热保护材料130a使其粘滞度下降，故保护材料130a会受重力影响沉淀到封装单元110表面的低处而暴露出每一外引脚部113b的上部分(upper portion)。此时，保护层130覆盖封装胶体118的下表面118a、引脚延伸部113f及113g的下表面113h及113i及外接合面113d的部分外倾斜面113e。
最后，切割封装矩阵110’及保护层130，以形成至少一半导体封装200。
请参考图6为本发明的再一实施例的半导体封装的一种形成焊球与保护层的局部步骤的剖面示意图。本实施例与上述实施例不同之处在于：于图2B的形成这些焊球120于这些外接合面113d上的第二金属层119b上之后，采用例如是旋涂、喷涂或滚轮涂布方式涂布A阶段热固性树脂保护材料230a以覆盖封装单元110的整体表面及这些焊球120。之后再添加熟化工艺使保护材料230a转换成B阶段热固性树脂材料形成保护层230覆盖封装胶体118的下表面118a、引脚延伸部113f及113g的下表面113h及113i及每一焊球120。其它的实施方式也可以采用例如是层压(lamination)方式将已经是B阶段保护材料230a覆盖封装单元110的整体表面及这些焊球120形成保护层230。
最后，切割封装矩阵110’及保护层230，以形成至少一半导体封装300。
请参考图7A及图7B为半导体封装300接合至电路板的剖面示意图。将半导体封装300定位至具有多个接合垫12的电路板10上，其中这些接合垫12上可选择地(optionally)配置有多个焊料14。接着，施加热量及压力于半导体封装300的背面上，由于保护层230呈B阶段特性可被加热软化，在受热后暂时转变至A阶段，亦即呈现热固性树脂反应的早期阶段，该材料仍可以熔融和溶解于溶剂或流体中，其外观呈现液态。转变至A阶段的保护层230具有佳的可塑性，在压力的作用下，其可流动地重新分布而使焊球120可轻易地挤开呈A阶段的保护层230然后接触于这些焊料14，持续加热以使这些焊球120与焊料14回流并包覆接合垫12，且保护层230会完全熟化至C阶段，亦即是热固性树脂反应的最终阶段，该材料不能熔融和溶解，其外观呈现固态。至此完成半导体封装300与电路板10的接合。
请参考图8为本发明的再一实施例的半导体封装的一种形成焊球与保护层的局部步骤的局部剖面示意图。本实施例与上述实施例不同之处在于：于图2A的提供包括多个封装单元110的封装矩阵110’之后，涂布B阶段热固性树脂保护材料230a覆盖封装矩阵110’的整体表面，以形成保护层230覆盖第二金属镀层119b、这些外引脚部113b及其外倾斜面113e、引脚延伸部113f及113g的下表面113h及113i以及封装胶体118的下表面118a。
最后，切割封装矩阵110’及保护层230，以形成至少一半导体封装400。
请参考图9为图8的半导体封装400接合至电路板的剖面示意图。将半导体封装400定位至具有多个接合垫12的电路板10上，其中这些接合垫12上配置有多个焊料24。接着，施加热量及压力于半导体封装400的背面上，由于保护层230在受热后暂时转变至A阶段，保护层230具有佳的可塑性，在压力的作用下，其可流动地重新分布而使外引脚部113b可轻易地挤开呈A阶段的保护层230然后接触于这些焊料24，持续加热以使这些焊料24回流并包覆第二金属镀层119b、外引脚部113b的外倾斜面113e及接合垫12，且保护层230会完全熟化至C阶段。至此完成半导体封装400与电路板10的接合。
请参考图10为本发明的另一实施例的一种半导体封装的剖面示意图。半导体封装500与前述半导体封装100不同在于其芯片座115还包括凹穴(cavity)115’，凹穴115’底部具有平坦的中心部115”及环绕中心部115”的凹陷部(recess)115”’。芯片114通过胶体117配置于凹穴115’的中心部115”。如此的结构配置可以减少半导体封装500的整体厚度。保护层130覆盖封装胶体118的下表面118a、扇出式引脚113”'延伸部113’的下表面113h及至少部分焊球120的表面，如此可提高封装胶体118与载体112之间的结合力并且避免下表面113h的氧化，可有效提高半导体封装500的可靠度。
请参考图11为本发明的另一实施例的一种半导体封装的剖面示意图。半导体封装600与前述半导体封装300不同在于其芯片座115还包括凹穴(cavity)115’，凹穴115’底部具有平坦的中心部115”及环绕中心部115”的凹陷部(recess)115”。芯片114通过胶体117配置于凹穴115’的中心部115”。如此的结构配置可以减少半导体封装600的整体厚度。保护层230覆盖第二金属镀层119b、这些外引脚部113b及其外倾斜面113e、扇出式引脚113”'延伸部113f的下表面113h以及封装胶体118的下表面118a，如此可提高封装胶体118与载体112之间的结合力并且避免下表面113h的氧化，可有效提高半导体封装600的可靠度。
请参考图12为本发明的另一实施例的一种半导体封装的剖面示意图。半导体封装700与前述半导体封装200不同在于其芯片座115还包括凹穴(cavity)115’，凹穴115’底部具有平坦的中心部115”及环绕中心部115”的凹陷部(recess)115”’。芯片114通过胶体117配置于凹穴115’的中心部115”。如此的结构配置可以减少半导体封装700的整体厚度。保护层130覆盖封装胶体118的下表面118a、扇出式引脚113”'延伸部113f的下表面113h及外接合面113d的部分外倾斜面113e，如此可提高封装胶体118与载体112之间的结合力并且避免下表面113h的氧化，可有效提高半导体封装700的可靠度。
综上所述，由于本实施例的半导体封装具有保护层，其中保护层覆盖封装胶体的下表面及这些焊球的至少部分，因此可通过此保护层来提高封装胶体与载体之间的结合力。再者，由于保护层亦会覆盖这些暴露于这些焊球以及封装胶体之外的外引脚部表面以避免氧化，因此可有效提高半导体封装的结构可靠度。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (10)

1.一种半导体封装，包括：
载体，具有多个引脚，其中该引脚具有内引脚部、外引脚部及引脚延伸部，该内引脚部及该外引脚部的侧面具有凹陷面，并于交会处形成一尖端；
芯片，配置于该载体上且电连接该载体；
胶体，连接芯片及该多个引脚的该内引脚部的该凹陷面；
封装胶体，包覆该芯片、该内引脚部与该引脚延伸部，并暴露出该引脚延伸部的下表面，其中该外引脚部突出该封装胶体的下表面；
多个焊球，分别包覆该多个引脚的该外引脚部；以及
保护层，覆盖该引脚延伸部的该下表面及该多个焊球的至少部分。
2.如权利要求1所述的半导体封装，其中该保护层更覆盖封装胶体的下表面。
3.如权利要求1所述的半导体封装，其中该保护层的下表面在该多个外引脚部之间呈现曲面或凹陷形状。
4.如权利要求1所述的半导体封装，其中该引脚延伸部往该芯片延伸。
5.如权利要求1所述的半导体封装，其中该封装单元还包括：
第一金属镀层，配置于该内引脚部上；以及
第二金属镀层，配置于该外引脚部上，其中该保护层完全暴露出该第二金属镀层。
6.如权利要求1所述的半导体封装，其中该封装胶体突出于该引脚延伸部的下表面。
7.如权利要求1所述的半导体封装，其中该封装胶体包覆该尖端以上的部分载体。
8.如权利要求1所述的半导体封装，其中载体还包括芯片座，该芯片座还包括凹穴，其中该芯片设置在该凹穴中央。
9.如权利要求1所述的半导体封装，其中该保护层由旋涂、喷涂或滚轮涂布方式之一形成。
10.如权利要求1所述的半导体封装，其中该保护层包括被固化的B阶段热固性树脂。
CN201610033643.5A 2011-08-01 2011-08-01 半导体封装 Active CN105448877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610033643.5A CN105448877B (zh) 2011-08-01 2011-08-01 半导体封装

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610033643.5A CN105448877B (zh) 2011-08-01 2011-08-01 半导体封装
CN201110217298.8A CN102280431B (zh) 2011-08-01 2011-08-01 具有保护层的半导体封装及其制作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110217298.8A Division CN102280431B (zh) 2011-08-01 2011-08-01 具有保护层的半导体封装及其制作方法

Publications (2)

Publication Number Publication Date
CN105448877A CN105448877A (zh) 2016-03-30
CN105448877B true CN105448877B (zh) 2019-08-23

Family

ID=45105776

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610033643.5A Active CN105448877B (zh) 2011-08-01 2011-08-01 半导体封装
CN201110217298.8A Active CN102280431B (zh) 2011-08-01 2011-08-01 具有保护层的半导体封装及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110217298.8A Active CN102280431B (zh) 2011-08-01 2011-08-01 具有保护层的半导体封装及其制作方法

Country Status (1)

Country Link
CN (2) CN105448877B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
CN103094235A (zh) * 2012-12-14 2013-05-08 华天科技（西安）有限公司 一种应用电镀工艺的aaqfn封装件及其制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797776A (zh) * 2004-12-30 2006-07-05 南亚电路板股份有限公司 互补式金氧半导体影像传感器的制作方法
CN101533825A (zh) * 2008-03-14 2009-09-16 日月光半导体制造股份有限公司 半导体封装结构及其工艺与表面粘着型半导体封装结构
CN101826501A (zh) * 2009-03-06 2010-09-08 李同乐 高密度接点的无引脚集成电路元件
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245392B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadless semiconductor package and method for manufacturing the same
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
CN101826499A (zh) * 2009-03-06 2010-09-08 日月光半导体制造股份有限公司 四方扁平无引脚封装
US8362598B2 (en) * 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
CN101733585B (zh) * 2010-02-10 2012-09-19 北京海斯迪克新材料有限公司 一种晶圆级芯片封装凸点保护层及其形成工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797776A (zh) * 2004-12-30 2006-07-05 南亚电路板股份有限公司 互补式金氧半导体影像传感器的制作方法
CN101533825A (zh) * 2008-03-14 2009-09-16 日月光半导体制造股份有限公司 半导体封装结构及其工艺与表面粘着型半导体封装结构
CN101826501A (zh) * 2009-03-06 2010-09-08 李同乐 高密度接点的无引脚集成电路元件
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法

Also Published As

Publication number Publication date
CN102280431A (zh) 2011-12-14
CN105448877A (zh) 2016-03-30
CN102280431B (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US8236612B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8685795B2 (en) Flank wettable semiconductor device
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
KR20130061681A (ko) 반도체 장치 및 그 제조 방법
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
CN102456648B (zh) 封装基板的制法
TW563232B (en) Chip scale package and method of fabricating the same
US20150001697A1 (en) Selective treatment of leadframe with anti-wetting agent
CN105448877B (zh) 半导体封装
JPH05136317A (ja) 半導体装置およびその製造方法
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN101661918B (zh) 四方扁平无引脚封装
TWI460796B (zh) 具有保護層的半導體封裝及其製作方法
US10128130B2 (en) Method for manufacturing a semiconductor device
CN209947868U (zh) 一种贴片式发光二极管的封装结构
TWI375287B (en) Manufacturing process for quad flat non-leaded package
US20140091465A1 (en) Leadframe having sloped metal terminals for wirebonding
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP4679991B2 (ja) 半導体装置
CN101764073B (zh) 四方扁平无引脚封装制程
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
TWI393194B (zh) 四方扁平無引腳封裝製程
CN101740412A (zh) 四方扁平无引脚封装制程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant