CN117750784A - 一种高密度多芯片的扇出型封装结构及其制造方法 - Google Patents

Abstract

本发明公开一种高密度多芯片的扇出型封装结构，包括正装方式贴装的第二芯片，第一金属柱，包覆第二芯片及第一金属柱的第二塑封层，通过引线键合方式贴装、与第一金属柱电连接的第一芯片，设置于第二塑封层表面、包覆第一芯片的第一塑封层，设置于第二塑封层的第二表面、与第一金属柱、第二芯片电连接的第一互连层，与第一互连层电连接的硅桥、第二金属柱，包覆第二金属柱及硅桥的第三塑封层，设置于第三塑封层表面、与第二金属柱电连接的第二互连层，以及设置于第二互连层的外接焊盘处的外接焊球。该扇出型封装结构的系统集成度高，且工艺简单，可适用于各类便携式电子产品中。

Description

一种高密度多芯片的扇出型封装结构及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种高密度多芯片的扇出型封装结构及其制造方法。

背景技术

扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，其具有较多的输入/输出端口(I/O)，同时集成灵活性较好，因此是目前先进封装方法之一。

但是，受限于工艺技术，现有的扇出型封装的线宽线距只能做到1至2um。然而随着电子产品的集成度越来越高，尺寸越来越小，很多封装结构中会包含不同类型的多个芯片，而这些芯片之间往往存在一些亚微米级的互连需求。为解决这一问题，目前多采用大马士革TSV转接板的2.5D互连方式来实现亚微米级的互连需求，另外也可以在扇出封装中内置硅桥来实现多芯片间的高密度互连。但现有的内置硅桥的扇出封装结构的集成度有限，通常需要在系统级PCB上与其它芯片实现互连。

发明内容

针对现有技术中的部分或全部问题，本发明的第一方面提供一种高密度多芯片的扇出型封装结构，包括：

第二芯片，其采用正装方式贴装；

第二塑封层，其包覆所述第二芯片；

第一金属柱，其设置于所述第二塑封层中，但露出其两端端面；

第一塑封层，其设置于所述第二塑封层的第一表面；

第一芯片，其被包覆于所述第一塑封层中，且通过键合线与第一焊盘电连接，其中所述第一焊盘与所述第一金属柱的第一端电连接；

第一互连层，其设置于所述第二塑封层的第二表面，包括重布线电路，所述重布线电路与所述第一金属柱的第二端及所述第二芯片电连接；

第二金属柱，其第一端与所述第一互连层的第二焊盘电连接；

硅桥，其凸点与所述第一金属层的第三焊盘电连接；

第三塑封层，其包覆所述第二金属柱及硅桥，但露出所述第二金属柱的第二端面；

第二互连层，其设置于所述第三塑封层的第二表面，包括重布线电路，所述重布线电路与所述第二金属柱的第二端电连接；以及

外接焊球，其设置于所述第二互连层的外接焊盘处。

进一步地，所述第二焊盘面积大于所述第三焊盘。

进一步地，所述第二芯片包括至少一个ASIC芯片和/或DRAM芯片。

进一步地，所述第一芯片包括至少一个NAND芯片。

进一步地，所述硅桥采用大马士革工艺制作形成。

进一步地，所述第一互连层和/或所述第二互连层包括一层或多层导电线路及设置在导电线路之间的绝缘介质。

进一步地，所述扇出型封装结构还包括散热层，所述散热层的两侧表面分别与所述第一芯片的背面及第二芯片的背面表面接触，所述第二塑封层包覆所述散热层。

进一步地，所述散热层的材质为金属，包括铜金属、或铝金属、或铁金属。

本发明第二方面提供一种如前所述的扇出型封装结构的制作方法，包括：

在临时载板上涂敷释放层，并在所述释放层上电镀第一焊盘；

将第一芯片贴装至所述释放层表面，并通过键合线连接所述第一芯片的焊盘与所述第一焊盘；

采用塑封材料包覆所述第一芯片、键合线及第一焊盘，形成第一塑封层；

去除所述载板及释放层；

在所述第一塑封层的设置有第一芯片的一侧表面通过正装方式贴装第二芯片，并在所述第一焊盘处贴装第一金属柱；

采用塑封材料包覆所述第二芯片及第一金属柱，形成第二塑封层；

减薄所述第二塑封层，以露出所述第一金属柱的第二端面以及所述第二芯片的焊盘；

在所述第二塑封层的表面形成第一互连层，其中所述第一互连层包括第二焊盘以及第三焊盘；

在所述第三焊盘上贴装硅桥，并在所述第二焊盘上贴装第二金属柱；

采用塑封材料包覆所述硅桥及第二金属柱，形成第三塑封层；

减薄所述第三塑封层，以露出所述第二金属柱的第二端面；

在所述第三塑封层的表面形成第二互连层；

在所述第二互连层的外接焊盘处植球，形成外接焊球；以及

切割形成单颗封装。

进一步地，所述制作方法还包括：

在所述第一芯片的背面形成散热层，并将第二芯片贴装至所述散热层表面。

本发明提供的一种高密度多芯片的扇出型封装结构及其制造方法，将多种不同类型的芯片，如ASIC芯片、DRAM芯片及NAND芯片集成于一体，其中高密度互连通过硅桥实现，如ASIC和DRAM之间的高密度互连，而芯片垂直方向的连接则通过引线键合配合金属柱实现，如NAND芯片可通过引线键合(wire bond)及金属柱实现垂直方向的连接，最后通过扇出封装的形式实现多芯片的高密度集成。所述扇出型封装结构有效提高了系统集成度，且工艺简单，可适用于各类便携式电子产品中。

附图说明

为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出本发明一个实施例的一种高密度多芯片的扇出型封装结构的结构示意图；

图2示出本发明一个实施例的一种高密度多芯片的扇出型封装结构的制造方法的流程示意图；以及

图3a至3k示出本发明一个实施例的一种高密度多芯片的扇出型封装结构的制造方法的过程示意图。

具体实施方式

以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。

在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。

需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。

针对现有内置硅桥的扇出封装结构集成度有限，需要在系统级PCB上与其它芯片互连的问题，本发明提供一种高密度多芯片的扇出型封装结构及其制造方法，通过硅桥实现高密度互连，通过引线键合配合金属柱实现芯片垂直方向的连接，最后通过扇出封装的形式实现各芯片的扇出，最终实现高密度集成。

下面结合实施例附图对本发明的技术方案做进一步描述。

图1示出本发明一个实施例的一种高密度多芯片的扇出型封装结构的结构示意图。如图1所示，一种高密度多芯片的扇出型封装结构，包括：第一芯片111、第二芯片112、第一塑封层121、第二塑封层122、第三塑封层123、第一金属柱131、第二金属柱132、第一互连层141、第二互连层142、外接焊球143、以及硅桥105。

如图1所示，所述第一芯片111采用引线键合方式贴装，所述第一塑封层121包覆所述第一芯片111及其键合线。在本发明的一个实施例中，所述第一芯片111包括至少一个NAND芯片。在本发明的一个实施例中，所述第一塑封层121的材料可以为环氧树脂、固化胶、EMC等材料。

所述第二芯片112采用正装方式贴装，即所述第二芯片112的焊盘设置于其正面。在本发明的一个实施例中，所述第二芯片112包括至少一个ASIC芯片和/或DRAM芯片

为了提高系统散热性能，如图1所示，在本发明的一个实施例中，所述第二芯片112的正面与所述第一芯片111的背面之间设置有散热层106。在本发明的一个实施例中，所述散热层106的材料为导电性能较好的金属材料，例如，铜、铝、铁等，在提高散热性能的同时，还可以起到信号接地的作用。

所述第一金属柱131一端与第一焊盘171电连接，另一端与所述第一互连层141电连接，其中所述第一焊盘171与所述第一芯片111一起包覆于所述第一塑封层121中，所述第一芯片111与所述第一焊盘171通过键合线电连接。在本发明的一个实施例中，所述第一金属柱131的材料可以为铜金属、铝金属、钨金属等。

所述第二塑封层122包覆所述第二芯片112、第一金属柱131以及所述散热层106，但露出所述第一金属柱131的两端端面、以及所述第二芯片112的焊盘，以便于互连。

所述第一互连层141设置于所述第二塑封层122的第二表面，用于实现对所述第二芯片112的扇出功能。在本发明的一个实施例中，所述第一互连层141包括导电线路及设置在导电线路之间的绝缘介质。其中所述导电线路的材料可以为铜金属、铝金属、钨金属等，以及所述绝缘介质例如可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料，以缓冲热应力，保护所述第二芯片112。在本发明的一个实施例中，所述第一互连层141包括一层或多层导电线路，其中最外层还可以设置有焊盘，以用于和外部芯片、芯片组或电路连接。在本发明的一个实施例中，所述第一互连层141的最外层设置有第二焊盘172以及第三焊盘173。其中所述第二焊盘172与第二金属柱132电连接，所述第三焊盘173与所述硅桥105电连接。基于此，所述第二焊盘172的面积大于所述第三焊盘173，但略小于所述第二金属柱132的截面积，进而便于金属柱表面贴装时的对位。

所述第二金属柱132一端与第二焊盘172电连接，另一端与所述第二互连层142电连接。在本发明的一个实施例中，所述第二金属柱132的材料可以为铜金属、铝金属、钨金属等。所述第二金属柱132、第一金属柱131与键合线一起实现了所述第一芯片111的垂直方向的连接。

所述硅桥105用于实现第二芯片间的高密度互连。在本发明的一个实施例中，所述硅桥105采用大马士革工艺制作形成。

所述第三塑封层123包覆所述第二金属柱131以及所述硅桥105，但露出所述第二金属柱131的第二端端面。

所述第二互连层142设置于所述第三塑封层123的第二表面，用于实现对所述第一芯片111及第二芯片112的扇出功能。在本发明的一个实施例中，所述第二互连层142包括导电线路及设置在导电线路之间的绝缘介质。其中所述导电线路的材料可以为铜金属、铝金属、钨金属等，以及所述绝缘介质例如可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。在本发明的一个实施例中，所述第二互连层142包括一层或多层导电线路，其中最外层还可以设置有焊盘，所述外接焊球153设置于所述第二互连层142的焊盘处。

图2、图3a至3k分别示出本发明一个实施例的一种高密度多芯片的扇出型封装结构的制造方法的流程示意图、及过程示意图。如图所示，一种如前所述的高密度多芯片的扇出型封装结构的制造方法，包括：

首先，在步骤201，如图3A所示，贴装第一芯片。在临时载板001上涂敷释放层002。其中，临时载板001可以为晶圆、玻璃等载片材料；释放层002为加热、光照等可拆键合粘接材料。然后在所述释放层002上电镀第一焊盘171，并将第一芯片111的背面贴装至所述释放层002的表面，即使得所述第一芯片111的焊盘朝上。在本发明的一个实施例中，所述第一芯片111包括至少一个NAND芯片。在本发明的一个实施例中，所述第一焊盘171的尺寸略大于第一金属柱的截面积，以便于第一金属柱表面贴装时的对位；

接下来，在步骤202，如图3B所示，引线键合。通过键合线003连接所述第一芯片111的焊盘与所述第一焊盘171；

接下来，在步骤203，如图3C所示，形成第一塑封层。采用塑封材料包覆所述第一芯片、键合线及第一焊盘，形成第一塑封层121；

接下来，在步骤204，如图3D所示，去除临时载板。在依据所述释放层002的特性，采用加热拆键合、激光照射拆键合等方式实现，并可进一步采用清洗工艺彻底清除掉粘附于所述第一塑封层121表面、所述第一芯片111背面、以及第一焊盘171表面的释放层002。在本发明的一个实施例中，为了利于芯片散热，去除临时载板后，还进一步地在所述第一芯片111的背面形成散热层106，如图3D所示。所述散热层通过电镀的方式形成与所述第一芯片111的背面。所述散热层采用高导热新的金属制成，金属散热层可增强导热；

接下来，在步骤205，如图3E所示，贴装第二芯片及第一金属柱。在所述第一芯片111的背面通过正装方式贴装第二芯片112。在本发明的一个实施例中，所述第二芯片112包括至少一个ASIC芯片和/或DRAM芯片。所述第二芯片112的焊盘设置于其正面，贴装时将所述第二芯片112的背面贴装于所述第一塑封层121的第一表面，即所述第二芯片112的部分或全部背面与所述第一芯片111的背面连接，当设置有散热层时，则将所述第二芯片112直接贴装于所述散热层上即可。同时在所述第一焊盘171处贴装第一金属柱131。其中所述第一金属柱131的第二端面与所述第二芯片112的正面平齐。应当理解的是，在本发明的其他实施例中，也可以采用诸如电镀等方式在所述第一焊盘171处直接制作第一金属柱131。为避免芯片偏移，在本发明的一个实施例中，还可以通过诸如永久键合胶等胶水将所述第二芯片112固定于所述散热层106或第一塑封层121、第一芯片111的背面上；

接下来，在步骤206，如图3F所示，形成第二塑封层。采用塑封材料包覆所述第二芯片112及第一金属柱131，形成第二塑封层122。对所述第二塑封层122进行研磨减薄，以露出所述第一金属柱131的第二端面以及所述第二芯片的焊盘；

接下来，在步骤207，如图3G所示，形成第一互连层。在所述第二塑封层122的表面形成第一互连层141，其中所述第一互连层141包括第二焊盘172以及第三焊盘173。所述第一互连层与所述第二芯片112的焊盘以及第一金属柱131电连接，进而实现对所述第二芯片112的焊盘的扇出功能。在本发明的一个实施例中，所述第一互连层的形成包括：

首先，在所述第二塑封层122的第二表面上覆盖介质层，但露出所述第二芯片112的焊盘及第一金属柱131的第二端面，其中，所述介质层的材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料；

接下来，在所述介质层上形成金属互连层，使其与所述第二芯片及第一金属柱电连接，具体而言，在本发明的一个实施例中，是在介质层上形成一层或多层导电材料，然后通过光刻和刻蚀技术去除不需导电的区域，形成金属互连层。在本发明的一个实施例中，可以根据需要，通过类似的工艺制作多层介质层及金属互连层，具体而言，就是在上一金属互连层表面进一步地形成一层介质层，通过光刻和刻蚀技术去除部分介质层，暴露至少一个所述金属互连层的外接焊盘，然后在所述介质层上形成一层或多层导电材料，然后通过光刻和刻蚀技术去除不需导电的区域，形成下一金属互连层，如此重复操作，直至形成最外一层金属互连层为止。在本发明的一个实施例中，在所述第二芯片112，例如ASIC芯片与DRAM芯片的高密度互连区域形成第三焊盘173，以满足高密度互连的间隔要求，非互连区域则形成第二焊盘172，以用于连接金属柱，实现垂直互连；以及

最后，在所述金属互连层上覆盖表面钝化层，并露出所述金属互连层的第二及第三焊盘，所述表面钝化层的形成工艺与所述第一介质层类似，即在所述金属互连层上，采用树脂、PI等有机材料，或者氧化硅、氮化硅等无机绝缘材料形成表面钝化层，然后通过光刻和刻蚀技术去除部分表面钝化层，暴露至少一个所述金属互连层的第二及第三焊盘；

接下来，在步骤208，如图3H所示，贴装硅桥及第二金属柱。在所述第三焊盘173上贴装硅桥105，并在所述第二焊盘172上贴装第二金属柱132。其中所述第二金属柱132的第二端面可以与所述硅桥105平齐，或略高于所述硅桥105。所述硅桥105的凸点朝下，为了满足密度互连要求，所述硅桥105由大马士革工艺制作。类似地，在本发明的其他实施例中，也可以采用诸如电镀等方式在所述第二焊盘172处直接制作第二金属柱132；

接下来，在步骤209，如图3I所示，形成第三塑封层。采用塑封材料包覆所述硅桥105及第二金属柱132，形成第三塑封层123。对所述第三塑封层122进行研磨减薄，以露出所述第二金属柱132的第二端面；

接下来，在步骤210，如图3J所示，形成第二互连层。在所述第三塑封层123的表面形成第二互连层142。所述第二互连层与所述第二金属柱132电连接，进而实现对所述第一芯片111及第二芯片112的扇出功能。类似地在本发明的一个实施例中，所述第二互连层的形成包括：

首先，在所述第三塑封层123的第二表面上覆盖介质层，但露出所述第二金属柱132的第二端面，其中，所述介质层的材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料；

接下来，在所述介质层上形成金属互连层，使其与所述第二金属柱电连接，具体而言，在本发明的一个实施例中，是在介质层上形成一层或多层导电材料，然后通过光刻和刻蚀技术去除不需导电的区域，形成金属互连层。在本发明的一个实施例中，可以根据需要，通过类似的工艺制作多层介质层及金属互连层，具体而言，就是在上一金属互连层表面进一步地形成一层介质层，通过光刻和刻蚀技术去除部分介质层，暴露至少一个所述金属互连层的外接焊盘，然后在所述介质层上形成一层或多层导电材料，然后通过光刻和刻蚀技术去除不需导电的区域，形成下一金属互连层，如此重复操作，直至形成最外一层金属互连层为止；

接下来，在所述金属互连层上覆盖表面钝化层，并露出所述金属互连层的外接焊盘，所述表面钝化层的形成工艺与所述介质层类似，即在所述金属互连层上，采用树脂、PI等有机材料，或者氧化硅、氮化硅等无机绝缘材料形成表面钝化层，然后通过光刻和刻蚀技术去除部分表面钝化层，暴露至少一个所述金属互连层的外接焊盘；以及

最后，在所述表面钝化层上形成凸点下金属层(Under Bumping Metallization，UBM)，使其与所述金属互连层电连接。在本发明的一个实施例中，通过薄膜真空溅射和电镀等工艺来形成所述UBM层，具体而言，是通过薄膜真空溅射等工艺在所述表面钝化层上形成一层或多层金属层，然后旋涂光刻胶并曝光，为电镀焊料形成模板，电镀之后，将光刻胶去除并刻蚀掉暴露出来的UBM层；以及

最后，在步骤211，如图3K所示，进行植球并切割。在所述第二互连层上，例如其凸点下金属层上制作外接焊球143并回流，然后切割形成单颗封装。在本发明的一个具体实施例中，可以通过电镀、植球等工艺在所述第二互连层142的至少一个外接焊盘上形成外接焊球143。

本发明提供的一种高密度多芯片的扇出型封装结构及其制造方法，有效提高了系统集成度，且工艺简单，可适用于各类便携式电子产品中。

尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种高密度多芯片的扇出型封装结构，其特征在于，包括：

第二芯片，其采用正装方式贴装；

第二塑封层，其包覆所述第二芯片；

第一金属柱，其设置于所述第二塑封层中，但露出其两端端面；

第一塑封层，其设置于所述第二塑封层的第一表面；

第一芯片，其被包覆于所述第一塑封层中，且通过键合线与第一焊盘电连接，其中所述第一焊盘与所述第一金属柱的第一端电连接；

第一互连层，其设置于所述第二塑封层的第二表面，包括重布线电路，所述重布线电路与所述第一金属柱的第二端及所述第二芯片电连接；

第二金属柱，其第一端与所述第一互连层的第二焊盘电连接；

硅桥，其凸点与所述第一金属层的第三焊盘电连接；

第三塑封层，其包覆所述第二金属柱及硅桥，但露出所述第二金属柱的第二端面；

第二互连层，其设置于所述第三塑封层的第二表面，且包括重布线电路，所述重布线电路与所述第二金属柱的第二端电连接；以及

外接焊球，其设置于所述第二互连层的外接焊盘处。

2.如权利要求1所述的扇出型封装结构，其特征在于，所述第二芯片包括至少一个ASIC芯片和/或DRAM芯片。

3.如权利要求1所述的扇出型封装结构，其特征在于，所述第一芯片包括至少一个NAND芯片。

4.如权利要求1所述的扇出型封装结构，其特征在于，所述第二焊盘的面积大于所述第三焊盘。

5.如权利要求1所述的扇出型封装结构，其特征在于，所述硅桥采用大马士革工艺制作形成。

6.如权利要求1所述的扇出型封装结构，其特征在于，所述第一互连层和/或所述第二互连层包括一层或多层导电线路及设置在导电线路之间的绝缘介质。

7.如权利要求1所述的扇出型封装结构，其特征在于，所述扇出型封装结构还包括散热层，所述散热层的两侧表面分别与所述第一芯片的背面及第二芯片的背面表面接触，所述第二塑封层包覆所述散热层。

8.如权利要求1所述的扇出型封装结构，其特征在于，所述散热层的材质为金属，包括铜金属、或铝金属、或铁金属。

9.一种如权利要求1至8任一所述的扇出型封装结构的制作方法，其特征在于，包括步骤：

在临时载板上涂敷释放层，并在所述释放层上电镀第一焊盘；

将第一芯片贴装至所述释放层表面，并通过键合线连接所述第一芯片的焊盘与所述第一焊盘；

采用塑封材料包覆所述第一芯片、键合线及第一焊盘，形成第一塑封层；

去除所述载板及释放层；

在所述第一塑封层的设置有第一芯片的一侧表面通过正装方式贴装第二芯片，并在所述第一焊盘处形成第一金属柱；

采用塑封材料包覆所述第二芯片及第一金属柱，形成第二塑封层；

减薄所述第二塑封层，以露出所述第一金属柱的第二端面以及所述第二芯片的焊盘；

在所述第二塑封层的表面形成第一互连层，其中所述第一互连层包括第二焊盘以及第三焊盘；

在所述第三焊盘上贴装硅桥，并在所述第二焊盘上形成第二金属柱；

采用塑封材料包覆所述硅桥及第二金属柱，形成第三塑封层；

减薄所述第三塑封层，以露出所述第二金属柱的第二端面；

在所述第三塑封层的表面形成第二互连层；

在所述第二互连层的外接焊盘处植球，形成外接焊球；以及

切割形成单颗封装。

10.如权利要求9所述的制作方法，其特征在于，还包括步骤：

在所述第一芯片的背面形成散热层，并将第二芯片贴装至所述散热层表面。