CN113611616B - 半导体封装方法 - Google Patents
半导体封装方法 Download PDFInfo
- Publication number
- CN113611616B CN113611616B CN202110866692.8A CN202110866692A CN113611616B CN 113611616 B CN113611616 B CN 113611616B CN 202110866692 A CN202110866692 A CN 202110866692A CN 113611616 B CN113611616 B CN 113611616B
- Authority
- CN
- China
- Prior art keywords
- layer
- carrier plate
- chip
- plastic
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 204
- 239000004033 plastic Substances 0.000 claims abstract description 79
- 229920003023 plastic Polymers 0.000 claims abstract description 79
- 239000012790 adhesive layer Substances 0.000 claims abstract description 57
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 238000003466 welding Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 39
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 230000005484 gravity Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 8
- 238000000465 moulding Methods 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- 238000007711 solidification Methods 0.000 description 6
- 230000008023 solidification Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000748 compression moulding Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提供一种半导体封装方法。所述半导体封装方法包括：提供载板，所述载板包括载板本体及设置在所述载板本体上的辅助层，且所述载板包括用于贴装芯片的贴装区；提供芯片，所述芯片的正面设有焊垫和粘结层，所述粘结层为膜层状且未固化；将至少一个芯片放置于所述载板的贴装区，所述粘结层朝向所述辅助层；固化所述粘结层；形成塑封层，所述塑封层至少覆盖所述芯片的侧面，得到包括所述塑封层及所述芯片的塑封结构；执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离；在固化的所述粘结层上形成再布线结构，所述再布线结构与所述芯片的焊垫电连接。
Description
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法。
背景技术
常见的半导体封装技术，比如芯片封装技术主要包含下述工艺过程：首先将芯片贴装在载板上，进行热压塑封，然后在芯片的正面形成再布线结构。
现有的芯片封装技术，芯片通过双面胶贴装在载板上。但是在热压塑封的过程中，高温下双面胶会发生伸张，双面胶的伸张会导致芯片的位置发生移动，影响后续形成的再布线结构的与芯片的电连接效果，影响产品的良率。
发明内容
本申请实施例提供了一种半导体封装方法。所述半导体封装方法包括：
提供载板，所述载板包括载板本体及设置在所述载板本体上的辅助层，且所述载板包括用于贴装芯片的贴装区；
提供芯片，所述芯片的正面设有焊垫和粘结层，所述粘结层为膜层状且未固化；
将至少一个芯片放置于所述载板的贴装区，所述粘结层朝向所述辅助层；
固化所述粘结层；
形成塑封层，所述塑封层至少覆盖所述芯片的侧面，得到包括所述塑封层及所述芯片的塑封结构；
执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离；
在固化的所述粘结层上形成再布线结构，所述再布线结构与所述芯片的焊垫电连接。
在一个实施例中，所述粘结层的材料包括绝缘树脂材料；所述粘结层的固化温度小于所述辅助层的熔化温度；
所述固化所述粘结层，包括：
执行第二加热操作，使所述粘结层固化。
在一个实施例中，所述辅助层的材料为锡。
在一个实施例中，所述载板本体的材料为金属。
在一个实施例中，所述载板设有定位结构；所述载板还包括位于所述贴装区之外的非贴装区，所述定位结构位于所述非贴装区。
在一个实施例中，所述定位结构形成在所辅助层；所述塑封层覆盖所述定位结构；所述形成塑封层后，所述定位结构使所述塑封层朝向所述载板的表面形成定位部。
在一个实施例中，所述定位结构包括多个凹槽结构，所述定位部包括与各个所述凹槽结构对应的凸起部；或者，
所述定位结构包括多个凸起结构，所述定位部包括与各个所述凸起结构对应的凹槽部。
在一个实施例中，所述定位结构包括多个凹槽结构时，所凹槽结构的深度大于或等于10μm，且小于或等于30μm；所述定位结构包括多个凸起结构时，所述凸起结构的厚度大于或等于10μm，且小于或等于30μm。
在一个实施例中，所述执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离的步骤中，所述载板位于所述塑封结构下方；
所述将所述塑封结构与所述载板分离，包括：
将所述塑封结构从所述载板上取下，熔化的所述辅助层在重力作用下留在所述载板本体上。
在一个实施例中，所述在所述粘结层上形成再布线结构之前，所述半导体封装方法还包括：
在固化的所述粘结层上形成开孔，所述开孔暴露所述焊垫。
本申请实施例所达到的主要技术效果是：
本申请实施例提供的半导体封装方法，芯片的粘结层为膜层状且未固化，在将芯片贴装到载板的贴装区后使粘结层固化，粘结层固化后使芯片与载板粘结在一起，可使得芯片在载板上固定得比较牢固，避免在后续形成塑封层的过程中避免因塑封层的材料流动或塑封过程中温度较高而导致芯片发生移动，进而导致后续形成的再布线结构与芯片电连接效果不佳的问题，保证芯片的焊垫与再布线结构的电连接效果，提升产品的良率；通过设置载板包括载板本体及位于载板本体上的辅助层，执行第一加热操作使辅助层熔化，便于塑封结构与载板的分离，可避免由于粘结层固化而使得塑封结构与载板不易分离的问题；辅助层熔化后得到的材料可重复利用，有助于降低工艺成本。
附图说明
图1是本申请一示例性实施例提供的半导体封装方法的流程图；
图2是本申请一示例性实施例提供的载体的剖视图；
图3是本申请一示例性实施例提供的载体的俯视图；
图4是本申请一示例性实施例提供的晶圆上形成有粘结层的剖视图；
图5是本申请一示例性实施例提供的芯片的剖视图；
图6是本申请另一示例性实施例提供的半导体封装结构的第一中间结构的剖视图；
图7是本申请一示例性实施例提供的半导体封装结构的第一中间结构的俯视图；
图8是本申请一示例性实施例提供的半导体封装结构的第二中间结构的剖视图；
图9是本申请一示例性实施例提供的塑封结构的剖视图；
图10是本申请一示例性实施例提供的半导体封装结构的第三中间结构的剖视图；
图11是本申请一示例性实施例提供的半导体封装结构的第四中间结构的剖视图；
图12是本申请一示例性实施例提供的半导体封装结构的第五中间结构的剖视图；
图13是本申请一示例性实施例提供的半导体封装结构的第六中间结构的剖视图；
图14是本申请一示例性实施例提供的半导体封装结构的剖视图。
具体实施例
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请实施例提供了一种半导体封装方法。参见图1，所述半导体封装方法包括如下步骤110至步骤170。
在步骤110中，提供载板，所述载板包括载板本体及设置在所述载板本体上的辅助层，且所述载板包括用于贴装芯片的贴装区。
在步骤120中，提供芯片，所述芯片的正面设有焊垫和粘结层，所述粘结层为膜层状且未固化。
在步骤130中，将至少一个芯片放置于所述载板的贴装区，所述粘结层朝向所述辅助层。
在步骤140中，固化所述粘结层。
在步骤150中，形成塑封层，所述塑封层至少覆盖所述芯片的侧面，得到包括所述塑封层及所述芯片的塑封结构。
在步骤160中，执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离。
在步骤170中，在固化的所述粘结层上形成再布线结构，所述再布线结构与所述芯片的焊垫电连接。
本申请实施例提供的半导体封装方法，芯片的粘结层为膜层状且未固化，在将芯片贴装到载板的贴装区后使粘结层固化，粘结层固化后使芯片与载板粘结在一起，可使芯片在载板上固定得比较牢固，避免在后续形成塑封层的过程中避免因塑封层的材料流动或塑封过程中温度较高而导致芯片发生移动，进而导致后续形成的再布线结构与芯片电连接效果不佳的问题，保证芯片的焊垫与再布线结构的电连接效果，提升产品的良率；通过设置载板包括载板本体及位于载板本体上的辅助层，执行第一加热操作使辅助层熔化，便于塑封结构与载板的分离，可避免由于粘结层固化而使得塑封结构与载板不易分离的问题；辅助层熔化后得到的材料可重复利用，有助于降低工艺成本。
下面将对本申请实施例提供的半导体封装方法进行详细介绍。
在步骤110中，提供载板，所述载板包括载板本体及设置在所述载板本体上的辅助层，且所述载板包括用于贴装芯片的贴装区。
参见图2及图3，所述载板10包括载板本体11及位于载板本体11上的辅助层12。载板10包括贴装区101和位于贴装区101之外的非贴装区102。贴装区101用于贴装芯片。载板10上可设有多个贴装区101，相邻贴装区101间隔设置。载板10的位于贴装区101之外的区域可均为非贴装区102。
在一个实施例中，所述辅助层12的材料为锡，可采用电镀工艺来形成辅助层12。载板10的辅助层12为锡时，由于锡的熔点较低，对载板进行加热时易于达到锡的熔点，便于后续执行第一加热操作使辅助层12熔化，也可避免辅助层的熔点较高在执行第一加热操作达到辅助层的熔点时对芯片造成伤害。
在一个实施例中，所述载板本体11的形状可为圆形、矩形或其他形状，附图仅以载板本体11的形状为矩形进行示意。载板本体11可以是小尺寸的晶圆衬底，也可以是更大尺寸的载板，例如为不锈钢板基板、聚合物基板、金属基板等。
进一步地，所述载板本体11的材料为金属。如此，在进行电镀来形成辅助层12时，载板本体11可作为电镀的种子层，如此在进行电镀时无需形成种子层，有助于节省工艺步骤，且在后续辅助层熔化后辅助层熔化后的材料与载板本体之间的粘性较好，更利于辅助层与芯片的分离。
在一些实施例中，所述载板本体11的熔化温度小于辅助层12的熔化温度，在后续执行第一加热操作，使辅助层12熔化时，载板本体11不会熔化，不会影响载板本体11的形态，从而载板本体11不需要进行处理，可直接重复使用，有助于降低工艺成本。
在一个示例性实施例中，载板本体11的材料可为铜，铜的导电性较好，且熔点较高，执行第一加热操作使辅助层熔化时不会对载板本体造成伤害。
在一些实施例中，所述载板10设有定位结构13，所述定位结构13位于所述非贴装区102。通过设置定位结构13，在将芯片20贴装在载板上的过程中，将定位结构13作为对位标识，根据对位标识来确定各芯片20对应的贴装区101的位置，再根据贴装区101的位置来贴装芯片20。如此在将芯片20贴装在贴装区101时，可使得芯片20与对应的贴装区对位更精准，提升芯片贴装的精度，进而提升封装的精度。定位结构13可为图形化的结构。
进一步地，定位结构的数量为多个，多个指的是两个或两个以上。在一些实施例中，定位结构的数量为至少三个，且至少三个定位结构在载板上间隔排布。定位结构的数量为至少三个时，在贴装芯片时，根据各个定位结构的位置来确定出的芯片的贴装区的位置更加准确。图示实施例中，载板10大致呈矩形，定位结构13的数量为四个，四个定位结构13分别位于载板10的四个角。在其他实施例中，定位结构的数量可以是三个、五个、六个等。
在一些实施例中，所述定位结构13形成在所辅助层12。如此，便于定位结构13的形成。
在一些实施例中，如图2所示，所述定位结构13包括多个凹槽结构131。在形成辅助层12时，可首先进行电镀形成整面的镀锡层，随后对镀锡层进行刻蚀来形成凹槽结构131。或者，也可首先在载板本体11上设置图形化的绝缘层，绝缘层的位置与凹槽结构131的位置相对应，之后进行电镀形成图形化的镀锡层，之后将绝缘层去除，得到凹槽结构131。
在另一实施例中，所述定位结构包括形成在所述辅助层的多个凸起结构。
在步骤120中，提供芯片，所述芯片的正面设有焊垫和粘结层，所述粘结层为膜层状且未固化。
在一个实施例中，芯片的制备过程可如下：
首先，提供晶圆，晶圆具有特定功能。晶圆具有活性面，晶圆的活性面设有绝缘材料层和焊垫，绝缘材料层可覆盖焊垫的边缘。绝缘材料层上设有开口，开口暴露焊垫。焊垫用于将晶圆内部的电路引出。
随后，参见图4，在晶圆23上形成粘结层22，粘结层22覆盖焊垫。粘结层22可为一整面的膜层，覆盖晶圆23设有焊垫的一侧。粘结层22为一层或多层膜层，可采用层压、旋涂、印刷、模塑或者其他适合的方式在晶圆23上形成粘结层22。
在一个实施例中，粘结层22的材料可包括绝缘树脂材料。
随后，对晶圆进行切割。可采用机械切割的方式或者激光切割的方式切割晶圆。可选的，在对晶圆23进行切割之前，可采用研磨设备对晶圆的与活性面相对的背面进行研磨，以使晶圆23的厚度为指定厚度。通过该步骤可得到如图5所示的结构。对晶圆进行切割的过程中，粘结层22一起被切割。
通过对晶圆进行切割，可得到多个如图5所示的芯片20。参见图5，芯片20包括芯片本体21及粘结层22，芯片本体21为晶圆23的一部分，内部设有电路。芯片本体21设有多个焊垫，粘结层22位于芯片本体21的焊垫上，将焊垫覆盖。
在步骤130中，将至少一个芯片放置于所述载板的贴装区，所述粘结层朝向所述辅助层。
通过该步骤可得到如图6及图7所示的第一中间结构。参见图6及图7，所述载板10设有多个贴装区，每一贴装区分别贴装有一个芯片20。
在该步骤中，在将芯片放置于载板的贴装区之前，先根据载板10的定位结构13的位置来确定各芯片对应的贴装区101的位置，再根据贴装区101的位置来贴装芯片20。
在步骤140中，固化所述粘结层。
粘结层22固化后，与辅助层12粘结在一起，从而使芯片20固定在载板10上，确保芯片贴装的精度，有助于保证后续形成的再布线结构与芯片20的电连接效果。
在一个实施例中，所述粘结层的材料包括绝缘树脂材料；所述粘结层的固化温度小于所述辅助层的熔化温度。所述固化所述粘结层的步骤140，包括如下过程：
执行第二加热操作，使所述粘结层固化。
在该步骤中，执行第二加热操作时，可对载板进行加热，载板将热量传导至粘结层22，使粘结层固化。粘结层的材料包括绝缘树脂时，粘结层温度升高后，绝缘树脂发生聚合反应，从而粘结层发生固化。由于粘结层22的固化温度小于辅助层12的熔化温度，执行第二加热操作时的加热温度可大于或等于粘结层22的固化温度，且小于所述载板本体11与辅助层12的熔化温度，则在在执行第二加热操作使粘结层发生固化的过程中，辅助层12不会熔化，可避免辅助层12熔化后发生流动而导致芯片20发生移动，保证芯片在载板上的贴装精度。
在一个实施例中，粘结层22还可包括填充在绝缘树脂材料中的填充颗粒，填充颗粒的材料可为无机材料。
在一个实施例中，在步骤140之后，所述半导体封装方法还包括：对第一中间结构的表面进行清洗，以清除第一中间结构表面的杂质，以使后续形成的塑封层与芯片20及载板10的表面之间能够连接的更加密切，不会出现分层或开裂的现象。在一些实施例中，可采用水洗或酸洗的方式清除第一中间结构表面的杂质。
在步骤150中，形成塑封层，所述塑封层至少覆盖所述芯片的侧面，得到包括所述塑封层及所述芯片的塑封结构。
通过该步骤可得到如图8所示的第二中间结构。如图8所示，塑封层30覆盖在载板10上，包覆芯片20的侧面及背面。塑封层30将芯片20包封，得到的塑封结构朝向载板10的表面的中间区域齐平，以便在将载板10去除后，能够继续在塑封结构的表面上进行再布线和封装。
在一个实施例中，形成塑封层的步骤150可包括如下步骤：
首先，形成塑封材料层，所述塑封材料层覆盖在所述载板上，包覆所述芯片的侧面及背面，所述塑封材料层背离所述载板10的表面到所述载板10的距离大于预设距离。在该步骤中，塑封材料层的厚度大于芯片20的厚度，从而塑封材料层将芯片20完全包封住，芯片20的背面不露出塑封材料层。
之后，对所述塑封材料层背离所述载板的一侧进行减薄处理，得到所述塑封层，所述塑封层背离所述载板10的表面到所述载板10的距离等于预设距离。在该步骤中，可通过研磨工艺对塑封材料层进行减薄处理。塑封层背离载板10的表面到载板10的距离等于预设距离时，芯片20背离载板10的表面可露出，也可不露出。
在一个实施例中，塑封层30可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型、压模成型或传递成型等方式形成。
在一个实施例中，再次参见图8，所述塑封层30覆盖所述定位结构13，在所述形成塑封层的步骤150之后，所述定位结构13使所述塑封层30朝向所述载板10的表面形成定位部31。由于定位结构13形成在辅助层上，相对于在载板上贴装靶点芯片作为对位标识的方案来说，定位结构13不会发生移动，可使得定位部31的精度较高。
在后续形成再布线结构的过程中需要进行曝光，定位部31用于在进行曝光工艺前确定待曝光的位置。具体地，在进行曝光工艺前，可通过摄像装置拍摄图像，控制器可识别图像中的定位部并确定定位部的位置信息，并根据定位部的位置信息及其与待曝光的位置的相对位置关系，确定待曝光的位置。
在一个实施例中，如图8所示，定位结构13包括多个凹槽结构131时，塑封层30覆盖凹槽结构的部分会进入到凹槽结构131内而形成凸起部，也即是定位部31包括与各个所述凹槽对应的凸起部311。在另一实施例中，所述定位结构13包括形成在所述辅助层12的多个凸起结构时，塑封层30覆盖凸起结构的部分会形成凹槽部，也即是所述定位部31包括与各个所述凸起结构对应的凹槽部。
在一些实施例中，定位结构13包括多个凹槽结构131时，所述凹槽结构131的深度大于或等于10μm。形成的定位部31的凸起部311的厚度与凹槽结构131的厚度范围相同，也即是定位部31的凸起部311的厚度大于或等于10μm。如此可避免定位部31的凸起部311的厚度太小，使得在进行摄像装置拍摄的图像中定位部31的凸起部311与其他区域的明暗对比度较低，而导致不易于识别出包封定位部31的凸起部311。
进一步的，所述凹槽结构131的深度小于或等于30μm。如此可避免凸起部311的厚度太大，在后续形成再布线结构的过程中形成的光敏材料层可能会使得凸起部311发生变形，进而影响对光敏材料层进行曝光的精度。凹槽结构131的深度例如可以是10μm、12μm、14μm、16μm、18μm、20μm、22μm、24μm、26μm、28μm、30μm等。
在另一实施例中，定位结构13包括多个凸起结构时，凸起结构的厚度大于或等于10μm，且小于等于30μm。
在一个实施例中，定位结构13的数量为三个或三个以上，形成的定位部31的数量与定位结构13的数量相同，也即是定位部31的数量为三个或三个以上。定位部31的数量为三个或三个以上时，根据各个定位部31的位置确定出的待曝光的位置更加准确。
在步骤160中，执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离。
在该步骤中，辅助层熔化后与粘结层之间的粘结力减小，便于将塑封结构从载板上取下。通过步骤160可得到如图9所示的塑封结构。如图9所示，塑封结构中，定位部31的凸起部311至少部分超出粘结层22。
在一个实施例中，辅助层的材料为锡，在步骤160中，执行第一加热操作使辅助层的温度达到锡的熔点232℃后，辅助层即开始熔化，熔化后的辅助层与粘结层之间的粘结力显著减小，可便于辅助层与塑封结构的分离。
在一个实施例中，在执行第一加热操作时，可对载板进行加热，载板将热量传递至辅助层。
在一个实施例中，所述执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离的步骤160中，所述载板位于所述塑封结构下方。所述将所述塑封结构与所述载板分离，包括：
将所述塑封结构从所述载板上取下，熔化的所述辅助层在重力作用下留在所述载板本体上。
如此设置，在将塑封结构从载板上取下后，即使塑封结构上沾了一些锡，在重力的作用下塑封结构上沾的锡也会掉落到载板本体上，更利于熔化的辅助层与塑封结构的分离。
在一个实施例中，辅助层的材料为锡，所述载板本体的材料为金属。如此辅助层与载板本体的材料均为金属，熔化后的锡与载板本体之间的粘附力更好，将塑封结构从载板上取下时，更利于熔化后的锡留在载板本体上。
在步骤170中，在固化的所述粘结层上形成再布线结构，所述再布线结构与所述芯片的焊垫电连接。
在一个实施例中，在步骤170之前，所述半导体封装方法还包括：将半导体封装结构贴装在支撑板上，粘结层背离支撑板。
通过该步骤可得到如图10所示的第三中间结构。参见图10，塑封结构通过粘性材料层41粘附在支撑板40上，粘结层22及定位部31背离支撑板40。粘性材料层41采用易剥离的材料，以便在后续将塑封结构与支撑板40剥离开来，例如粘性材料层41可采用通过加热能够使其失去粘性的热分离材料。
在一个实施例中，所述在所述粘结层上形成再布线结构的步骤170之前，所述半导体封装方法还包括：在固化的所述粘结层上形成开孔，所述开孔暴露所述焊垫。
通过该步骤可得到如图11所示的第四中间结构。参见图11，每一芯片20的粘结层22可设有多个开孔221，开孔221将芯片的焊垫暴露，便于后续形成的再布线结构与焊垫电连接。可采用激光开孔的方式来形成开孔221。
通过步骤170可得到如图12所示的第五中间结构。如图12所示，再布线结构50通过开孔221内的导电结构25与芯片20的焊垫电连接。再布线结构50包括迹线结构51及位于迹线结构51背离芯片20一侧的导电凸柱52。每一芯片20可与多个迹线结构51电连接；同一迹线结构51可与一个开孔221内的导电结构25电连接，也可与多个开孔221内的导电结构25电连接。
在一个实施例中，迹线结构51与导电结构25可在一个工艺步骤中同时形成。
在一些实施例中，形成迹线结构及导电结构的过程可如下：
首先，在第五中间结构背离支撑板40的一侧形成种子层，种子层可为整面的膜层，覆盖粘结层及开孔221，且未覆盖定位部31。
随后，在种子层背离芯片的一侧形成光敏材料层，光敏材料层可覆盖种子层及定位部31。
随后，对所述光敏材料层进行曝光显影，使光敏材料层上形成多个镂空部，每一镂空部在支撑板40上的正投影可覆盖至少一个开孔221在支撑板40上的正投影。
随后，将种子层连接至电源，进行电镀，以在镂空部内形成导电材料。
随后，对种子层极性刻蚀，将所述种子层未被所述导电材料覆盖的区域去除。导电材料及保留的种子层位于开孔221内的部分为导电结构，位于镂空部内的部分为迹线结构。
在上述对光敏材料层进行曝光显影的过程中，根据定位部31确定要对光阻膜层曝光的位置，由于定位部31的精度较高，则根据定位部31确定出的曝光位置的精度较高，进而形成的镂空部的位置精度较高，镂空部内形成的迹线结构的位置精度较高。
在一个实施例中，在步骤170之后，所述半导体封装方法还可包括：
形成介电层，所述介电层包覆所述再布线结构，且所述导电凸柱背离芯片的表面露出介电层。
通过该步骤可得到如图13所示的第六中间结构。参见图13，介电层60包覆再布线结构50，介电层60也可覆盖定位部，从而使最终得到的半导体结构的表面齐平。介电层60可保护再布线结构50。
在一个实施例中，介电层60为一层或多层的绝缘材料，介电层60的材料可以为塑封膜、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成介电层60。
介电层60背离支撑板40的一侧到支撑板40的距离与导电凸柱52背离支撑板40的一侧到支撑板40的距离大致相同，从而导电凸柱52的表面刚刚露出介电层60。在形成介电层60的过程中，最初形成的介电层60可包覆导电凸柱52的表面及侧部，之后对介电层60进行减薄处理，以将使导电凸柱52背离支撑板40的表面露出。
在一个实施例中，在所述形成介电层的步骤之后，所述半导体封装方法还包括：去除所述支撑板。
将所述支撑板去除后可得到如图14所示的半导体封装结构。
在一个实施例中，半导体结构包括多个芯片时，在得到半导体封装结构后，所述半导体封装方法还包括：对半导体封装结构进行切割，得到多个子封装结构，每一子封装结构包括一个或多个芯片。在对半导体封装结构进行切割时，定位结构13被切除。
本申请实施例提供的半导体封装方法，由于定位结构形成于辅助层，辅助层的材料为锡，辅助层形成在载板本体上后不会相对于载板本体发生移动，则形成在辅助层的定位结构也不会发生移动，定位结构的精度较高；在以定位结构作为对位标识贴装芯片时，芯片的贴装精度较高；定位结构使塑封层上形成的定位部的精度较高，在形成再布线层时根据定位部确定出的曝光位置的精度较高，进而形成的再布线层的精度较高。可知，本申请实施例可使得芯片的贴装精度及再布线层的精度均较高，可有效提升产品精度。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (9)
1.一种半导体封装方法，其特征在于，包括：
提供载板，所述载板包括载板本体及设置在所述载板本体上的辅助层，且所述载板包括用于贴装芯片的贴装区；
提供芯片，所述芯片的正面设有焊垫和粘结层，所述粘结层为膜层状且未固化；所述粘结层的材料包括绝缘树脂材料，所述粘结层的固化温度小于所述辅助层的熔化温度；
将至少一个芯片放置于所述载板的贴装区，所述粘结层朝向所述辅助层；
执行第二加热操作，使所述粘结层固化；
形成塑封层，所述塑封层至少覆盖所述芯片的侧面，得到包括所述塑封层及所述芯片的塑封结构；
执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离；
在固化的所述粘结层上形成再布线结构，所述再布线结构与所述芯片的焊垫电连接。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述辅助层的材料为锡。
3.根据权利要求2所述的半导体封装方法，其特征在于，所述载板本体的材料为金属。
4.根据权利要求1所述的半导体封装方法，其特征在于，所述载板设有定位结构；所述载板还包括位于所述贴装区之外的非贴装区，所述定位结构位于所述非贴装区。
5.根据权利要求4所述的半导体封装方法，其特征在于，所述定位结构形成在所辅助层；所述塑封层覆盖所述定位结构；所述形成塑封层后，所述定位结构使所述塑封层朝向所述载板的表面形成定位部。
6.根据权利要求5所述的半导体封装方法，其特征在于，所述定位结构包括多个凹槽结构，所述定位部包括与各个所述凹槽结构对应的凸起部；或者，
所述定位结构包括多个凸起结构，所述定位部包括与各个所述凸起结构对应的凹槽部。
7.根据权利要求6所述的半导体封装方法，其特征在于，所述定位结构包括多个凹槽结构时，所凹槽结构的深度大于或等于10μm，且小于或等于30μm；所述定位结构包括多个凸起结构时，所述凸起结构的厚度大于或等于10μm，且小于或等于30μm。
8.根据权利要求1所述的半导体封装方法，其特征在于，所述执行第一加热操作，使所述辅助层熔化，并将所述塑封结构与所述载板分离的步骤中，所述载板位于所述塑封结构下方；
所述将所述塑封结构与所述载板分离，包括：
将所述塑封结构从所述载板上取下，熔化的所述辅助层在重力作用下留在所述载板本体上。
9.根据权利要求1所述的半导体封装方法，其特征在于，所述在固化的所述粘结层上形成再布线结构之前，所述半导体封装方法还包括：
在固化的所述粘结层上形成开孔，所述开孔暴露所述焊垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110866692.8A CN113611616B (zh) | 2021-07-29 | 2021-07-29 | 半导体封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110866692.8A CN113611616B (zh) | 2021-07-29 | 2021-07-29 | 半导体封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113611616A CN113611616A (zh) | 2021-11-05 |
| CN113611616B true CN113611616B (zh) | 2023-12-26 |
Family
ID=78306083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110866692.8A Active CN113611616B (zh) | 2021-07-29 | 2021-07-29 | 半导体封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611616B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270589A (zh) * | 2010-06-01 | 2011-12-07 | 罗伯特·博世有限公司 | 半导体元件的制造方法和相应的半导体元件 |
| CN105140191A (zh) * | 2015-09-17 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及再分布引线层的制作方法 |
| CN106170850A (zh) * | 2014-01-09 | 2016-11-30 | 汉高股份有限及两合公司 | 制备半导体封装的方法、以及非接触式向上喷射系统在制备半导体封装中的用途 |
| CN108346587A (zh) * | 2017-01-25 | 2018-07-31 | 新加坡有限公司 | 芯片封装器件及封装方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012100720A1 (zh) * | 2011-01-30 | 2012-08-02 | 南通富士通微电子股份有限公司 | 封装方法 |
-
2021
- 2021-07-29 CN CN202110866692.8A patent/CN113611616B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270589A (zh) * | 2010-06-01 | 2011-12-07 | 罗伯特·博世有限公司 | 半导体元件的制造方法和相应的半导体元件 |
| CN106170850A (zh) * | 2014-01-09 | 2016-11-30 | 汉高股份有限及两合公司 | 制备半导体封装的方法、以及非接触式向上喷射系统在制备半导体封装中的用途 |
| CN105140191A (zh) * | 2015-09-17 | 2015-12-09 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及再分布引线层的制作方法 |
| CN108346587A (zh) * | 2017-01-25 | 2018-07-31 | 新加坡有限公司 | 芯片封装器件及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113611616A (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111755348A (zh) | 半导体器件封装方法及半导体器件 | |
| KR20100034756A (ko) | 재배선 층을 갖는 반도체 다이 | |
| KR20210009762A (ko) | 팬-아웃 웨이퍼 레벨 패키지 제조 방법 | |
| CN109509727B (zh) | 一种半导体芯片封装方法及封装结构 | |
| US7615408B2 (en) | Method of manufacturing semiconductor device | |
| CN109427700A (zh) | 集成电路封装及其制作方法 | |
| JP2009272512A (ja) | 半導体装置の製造方法 | |
| CN113611616B (zh) | 半导体封装方法 | |
| JP2005019754A (ja) | 複合部品及びその製造方法 | |
| TWI630665B (zh) | 製作晶片封裝結構之方法 | |
| TWI733690B (zh) | 半導體加工方法 | |
| TW202036812A (zh) | 半導體裝置封裝方法及半導體裝置 | |
| CN113327880B (zh) | 靶点芯片及其制作方法、芯片封装结构的制作方法 | |
| CN113594052B (zh) | 半导体封装方法 | |
| CN112117250B (zh) | 芯片封装结构及其制作方法 | |
| CN111952190B (zh) | 半导体封装方法 | |
| US20220399207A1 (en) | Semiconductor encapsulation method and semiconductor encapsulation structure | |
| US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
| CN114446918A (zh) | Mcm封装结构及其制作方法 | |
| CN112349601A (zh) | 芯片封装结构的制作方法 | |
| CN111599694B (zh) | 半导体封装方法 | |
| CN211017006U (zh) | 面板组件、晶圆封装体以及芯片封装体 | |
| WO2022206749A1 (zh) | 半导体封装方法及半导体封装结构 | |
| CN112133695B (zh) | 系统级封装结构及其制作方法 | |
| JP4115553B2 (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |