CN115483178A - 焊球、倒装芯片结构、堆叠式封装结构及其制作方法 - Google Patents

焊球、倒装芯片结构、堆叠式封装结构及其制作方法 Download PDF

Info

Publication number
CN115483178A
CN115483178A CN202110602477.7A CN202110602477A CN115483178A CN 115483178 A CN115483178 A CN 115483178A CN 202110602477 A CN202110602477 A CN 202110602477A CN 115483178 A CN115483178 A CN 115483178A
Authority
CN
China
Prior art keywords
conductive
layer
package
prefabricated
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110602477.7A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110602477.7A priority Critical patent/CN115483178A/zh
Publication of CN115483178A publication Critical patent/CN115483178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16175—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/16188—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种焊球、倒装芯片结构、堆叠式封装结构及其制作方法，焊球包括：支撑核以及包覆支撑核的焊料壳，支撑核的材料为聚合物材料。聚合物材料具有机械性能好，质轻，价格便宜的优势，将聚合物材料作为焊球结构的内核能够在层叠结构中在垂直方向上提供稳定支撑，并且可以使层叠结构的重量较小。焊料壳实现导电作用，并且在回流过程中熔融浸润相互连接的元件，可实现元件之间的连接。

Description

焊球、倒装芯片结构、堆叠式封装结构及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种焊球、倒装芯片结构、堆叠式封装结构及其制作方法。
背景技术
焊球(solder ball)是半导体工艺中实现两个元器件连接的常见结构。由于本身的物理特性，在回流的工艺中(reflow)，当焊球温度升高到焊料熔点以上时，焊料会熔融，浸润其所连接的两个元器件，在回流工艺结束后，随着温度降低变成固态并将两个元器件物理连接并电连接起来。
然而由于焊球的机械性能欠佳，在垂直堆叠的半导体结构中，其起到的支撑作用有限，使结构不够稳定。在回流工艺之后，元器件之间容易形成不均匀的间隙。
堆叠式封装结构(Package on package，PoP)是将多个电气元件在垂直空间中进行堆叠设置，以实现更高的组件密度，实现更短的电气连接路径和更小的封装体积。
在堆叠式封装结构中，焊球由于价格低廉，工艺简单，被广泛应用于将堆叠的元件之间进行电连接的电性互连部件。焊球的机械性能欠佳，会造成堆叠式封装结构不稳固。
发明内容
本发明的发明目的是提供一种焊球、倒装芯片结构、堆叠式封装结构及其制作方法，以解决相关技术中的问题。
为实现上述目的，本发明的第一方面提供一种焊球，包括：
支撑核以及包覆所述支撑核的焊料壳，所述支撑核的材料为聚合物材料。
可选地，所述聚合物材料为热固性聚合物。
可选地，所述热固性聚合物包括：热固性环氧树脂、热固性聚酯树脂以及热固性酚醛树脂中的至少一种。
可选地，所述焊料壳的材料为锡铅焊料或纯锡焊料。
可选地，所述焊料壳的体积占所述焊球的体积的比例不小于60％。
可选地，所述焊料壳与所述支撑核之间具有导电支撑层。
可选地，所述导电支撑层的材料为铜。
本发明的第二方面提供一种倒装芯片结构，包括上述任一项所述的焊球。
本发明的第三方面提供一种堆叠式封装结构，包括：第一封装体与待连接元件，所述第一封装体包括第一芯片；所述第一封装体的第一芯片与所述待连接元件通过上述任一项所述的焊球电连接。
可选地，所述待连接元件为预布线基板，所述预布线基板内设有预布线线路，所述预布线线路包括位于所述预布线基板的表面的电连接点；所述第一芯片的电连接点与所述预布线基板的电连接点通过上述任一项所述的焊球电连接。
可选地，所述待连接元件为第二封装体，所述第二封装体包括第二芯片；所述第一芯片的电连接点与所述第二芯片的电连接点通过上述任一项所述的焊球电连接。
可选地，所述第一封装体包括：
裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；预制导电柱，位于所述裸片的侧边，所述预制导电柱包括相对的第一端与第二端；预制导电迹线，朝向所述裸片的背面且与所述裸片背面之间具有间距，所述预制导电迹线与预制导电柱电连接；塑封层，包覆所述裸片、所述预制导电柱以及所述预制导电迹线，所述塑封层的背面暴露所述预制导电柱的第一端与所述预制导电迹线，所述塑封层的正面暴露所述裸片的活性面与所述预制导电柱的第二端；
再分布层，位于所述焊盘、所述预制导电柱的第二端以及所述塑封层的正面上，用于电连接所述裸片与所述预制导电柱；所述再分布层包括第一导电迹线与位于所述第一导电迹线上的导电凸块；
第一介电层，包埋所述再分布层，所述导电凸块暴露在所述第一介电层外；以及
第二介电层，位于所述塑封层的背面，所述第二介电层内具有暴露所述预制导电迹线的电连接点的开口；
所述预布线线路包括正面电连接点与背面电连接点；所述正面电连接点与所述预制导电迹线的电连接点通过上述任一项所述的焊球焊接在一起；
所述堆叠式封装结构还包括：电气元件，所述电气元件的电连接点与所述预布线基板的背面电连接点通过上述任一项所述的焊球焊接在一起。
可选地，所述裸片的活性面覆盖有保护层，所述保护层内设有暴露所述焊盘的开口。
可选地，所述电气元件为无源器件或芯片。
本发明的第四方面提供一种堆叠式封装结构的制作方法，包括：
分别提供第一封装体与待连接元件，所述第一封装体包括第一芯片；
采用上述任一项所述的焊球将所述第一封装体的第一芯片与所述待连接元件电连接在一起。
可选地，形成所述第一封装体包括：
提供预制金属件与多个裸片，所述预制金属件包括金属平板，所述金属平板的表面分为多个待封装区域，每个所述待封装区域具有一组电连接的预制导电柱与预制导电迹线，所述预制导电柱包括相对的第一端与第二端，所述第一端朝向且连接于所述金属平板；所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；将预制金属件与多个裸片排布于载板，所述多个预制导电柱的第二端与所述裸片的活性面朝向所述载板，所述预制导电迹线朝向所述裸片的背面；每个所述待封装区域至少排布有一个所述裸片；
在所述载板的表面与所述预制金属件的金属平板之间形成塑封层；
去除所述载板，暴露所述裸片的活性面、所述预制导电柱的第二端以及所述塑封层的正面；在所述焊盘、所述预制导电柱的第二端以及所述塑封层的正面上形成再分布层，以电连接所述每个待封装区域的所述裸片与所述预制导电柱；所述再分布层包括第一导电迹线与位于所述第一导电迹线上的导电凸块；形成包埋所述再分布层的第一介电层，所述导电凸块暴露在所述第一介电层外；以及
去除所述预制金属件的金属平板，暴露所述预制导电柱的第一端、所述预制导电迹线以及所述塑封层的背面；在所述预制导电柱的第一端、所述预制导电迹线以及所述塑封层的背面形成第二介电层，所述第二介电层内具有暴露所述预制导电迹线的电连接点的开口；
将所述第一封装体的第一芯片与所述待连接元件电连接在一起包括：在所述第二介电层上设置预布线基板，所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点；采用上述任一项所述的焊球将所述正面电连接点焊接于所述预制导电迹线的电连接点；
所述堆叠式封装结构的制作方法还包括：采用上述任一项所述的焊球将电气元件的电连接点焊接于所述预布线基板的背面电连接点；切割形成多个堆叠式封装结构，每个所述堆叠式封装结构对应一个所述待封装区域。
可选地，所述电气元件为无源器件或芯片。
与现有技术相比，本发明的有益效果在于：
聚合物材料具有机械性能好，质轻，价格便宜的优势，将聚合物材料作为焊球结构的内核能够在层叠结构中在垂直方向上提供稳定支撑，并且可以使层叠结构的重量较小。焊料壳实现导电作用，并且在回流过程中熔融浸润相互连接的元件，可实现元件之间的连接。
附图说明
图1是本发明第一实施例的焊球的截面结构示意图；
图2是本发明第二实施例的堆叠式封装结构的截面结构示意图；
图3是图2中的堆叠式封装结构的制作方法的流程图；
图4至图11是图3中的流程对应的中间结构示意图；
图12是本发明第三实施例的焊球的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
焊球10、10' 支撑核101
焊料壳102 堆叠式封装结构1
第一封装体11 裸片110
裸片的活性面11a 裸片的背面11b
焊盘1101 预制导电柱111
预制导电柱的第一端111a 预制导电柱的第二端111b
预制导电迹线112 塑封层113
塑封层的正面113a 塑封层的背面113b
再分布层12 第一导电迹线121
导电凸块122 第一介电层13
第二介电层14 预布线基板15
预布线线路150 正面电连接点150a
背面电连接点150b 预布线基板的正面15a
预布线基板的背面15b 无源器件16
预制金属件114 金属平板1140
待封装区域1140a 保护层1100
金属图案块121a 载板2
第二支撑板3 导电支撑层103
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的焊球的截面结构示意图。
参照图1所示，焊球10包括：
支撑核101以及包覆支撑核101的焊料壳102，支撑核101的材料为聚合物材料。
聚合物材料是指由许多相同的、简单的结构单元通过共价键重复连接而成的高分子量(通常可达10～106)化合物。由于分子量高且共价键键能使得各重复单元位置固定，因而，聚合物材料的机械性能好、不易变形、支撑性能较佳。
聚合物材料可以为热固性聚合物，例如包括：热固性环氧树脂、热固性聚酯树脂以及热固性酚醛树脂中的至少一种。热固性聚合物具有高强度、耐老化、尺寸稳定性好等优势，可以使焊球在回流过程中依然能够提供稳定的支撑作用。
焊料壳102的材料可以为锡铅焊料或纯锡焊料。
优选地，焊料壳102的体积占焊球10的体积的比例不小于60％。好处在于：一方面可以保证焊球10的稳定的导电性，避免在加工过程中焊料壳102的某些部位的磨损而导致导电的不稳定，另一方面保证了焊球在回流阶段能够充分浸润互连的元件。
焊球10可以应用于倒装芯片结构中，也可以应用于堆叠式封装结构中。
图2是本发明第二实施例的堆叠式封装结构的截面结构示意图。
参照图2所示，堆叠式封装结构1包括：
第一封装体11，包括：裸片110，裸片110包括若干焊盘1101，焊盘1101位于裸片110的活性面110a；预制导电柱111，位于裸片110的侧边，预制导电柱111包括相对的第一端111a与第二端111b；预制导电迹线112，朝向裸片110的背面110b且与裸片背面110b之间具有间距，预制导电迹线112与预制导电柱111电连接；塑封层113，包覆裸片110、预制导电柱111以及预制导电迹线112，塑封层113的背面113b暴露预制导电柱111的第一端111a与预制导电迹线112，塑封层113的正面113a暴露裸片110的活性面110a与预制导电柱111的第二端111b；再分布层12，位于焊盘1101、预制导电柱111的第二端111b以及塑封层113的正面113a上，用于电连接裸片110与预制导电柱111；再分布层12包括第一导电迹线121与位于第一导电迹线121上的导电凸块122；第一介电层13，包埋再分布层12，导电凸块122暴露在第一介电层13外；以及第二介电层14，位于塑封层113的背面113b，第二介电层14内具有暴露预制导电迹线112的电连接点的开口；
预布线基板15，预布线基板15内设有预布线线路150，预布线线路150包括正面电连接点150a与背面电连接点150b；正面电连接点150a与预制导电迹线112的电连接点通过上述焊球10焊接在一起；
无源器件16，无源器件16的电连接点与预布线基板15的背面电连接点150b通过上述焊球10焊接在一起。
一些实施例中，裸片110可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)。
参照图2所示，裸片110包括相对的活性面110a与背面110b。焊盘1101暴露于活性面110a。裸片110内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。焊盘1101与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，本发明中，“/”表示“或”。
本实施例中，裸片110的活性面110a设置有保护层1100。一些实施例中，裸片110的活性面110a也可以省略保护层1100。
保护层1100为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
预制导电柱111与预制导电迹线112的材料可以为铜、铝等导电性优良的金属。
预制导电柱111的数目及位置，以及预制导电迹线112的图案可根据预设电路布局而定。
塑封层113的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层113的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
塑封层113包括相对的正面113a与背面113b。本实施例中，塑封层113的正面113a暴露保护层1100、焊盘1101以及预制导电柱111的第二端111b，塑封层113的背面113b暴露预制导电柱111的第一端111a。
图2所示实施例中，第一导电迹线121包括若干金属图案块121a，具有一层。部分数目的金属图案块121a选择性电连接预制导电柱111的第二端111b与焊盘1101，以实现预制导电柱111与裸片110的电连接。此外，还可以有部分数目的金属图案块121a选择性电连接多个焊盘1101，以实现该些焊盘1101的电路布局或电导通。
第一导电迹线121的布局可根据预设电路布局而定。
一些实施例中，第一导电迹线121还可以包括两层或两层以上金属图案层。
参照图2所示，本实施例中，第一导电迹线121上的导电凸块122充当堆叠式封装结构1的对外连接端。
一些实施例中，导电凸块122上还可以具有抗氧化层。
抗氧化层可以包括：a1)锡层、或a2)自下而上堆叠的镍层与金层、或a3)自下而上堆叠的镍层、钯层与金层。导电凸块122的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
第一介电层13与第二介电层14的材料可以为有机高分子聚合物绝缘材料或无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止堆叠式封装结构1表面出现翘曲。
无源器件16可以包括电阻类、电感类和电容类元件，它的共同特点是在电路中无需加电源即可在有信号时工作。
其它实施例中，无源器件16也可以替换为芯片等其它电气元件。
预布线基板15包括预布线线路150以及填充于预布线线路150之间的绝缘材料层。相对于在裸片110的塑封体上制作再布线层的方案，本方案采用预布线基板15的好处在于：第一，将再布线层中的细微布线转移到预布线基板15上进行，减小了短路的概率，增加了产品良率，同时可减少第一导电迹线121的层数，降低工艺复杂程度。第二，提供预成型的预布线基板15，可以在封装之前进行预布线基板15的测试，避免使用已知不良预布线基板15。第三，预布线基板15为预制基板，其制作过程独立于封装过程进行，可节省整个封装工艺的封装时间。
此外，将需要在塑封层背面113b上形成的布线层转移到预布线基板15中，预布线基板15包括复杂多电路，这些复杂多电路通过和预制导电迹线112电连接而嵌入堆叠式封装结构1中，可提高整个堆叠式封装结构1的性能。通过预布线基板15，还可将无源器件16纳入堆叠式封装结构1，丰富了堆叠式封装结构1的功能。
预布线基板15可以包括相对的正面15a与背面15b，正面电连接点150a暴露在预布线基板15的正面15a，背面电连接点150b暴露在预布线基板15的背面15b。暴露在预布线基板正面15a的正面电连接点150a可以有多个，暴露在预布线基板背面15b的背面电连接点150b也可以有多个。
本实施例不限定裸片110与无源器件16的数目及种类。
堆叠式封装结构1中，一方面，通过焊球10实现了第一封装体11与预布线基板15的电连接，聚合物材料作为焊球10结构的支撑核101能够在层叠结构中在垂直方向上提供稳定支撑，提高堆叠式封装结构1的稳固性；焊料壳102在回流过程中熔融浸润相互连接的电连接点，可实现良好电连接。另一方面，预布线基板15、预制导电迹线112与预制导电柱111还实现了在塑封层113的正面113a与背面113b的两面布线，相对于仅通过一个面上的布线，可提高布线的密集程度，形成布线更复杂、体积更小的堆叠式封装结构1。
本发明一实施例提供了图2中的堆叠式封装结构1的一种制作方法。图3是制作方法的流程图。图4至图11是图3中的流程对应的中间结构示意图。
首先，参照图3中的步骤S1与图4所示，提供预制金属件114与多个裸片110，预制金属件114包括金属平板1140，金属平板1140的表面分为多个待封装区域1140a，每个待封装区域1140a具有一组电连接的预制导电柱111与预制导电迹线112，预制导电柱111包括相对的第一端111a与第二端111b，第一端111a朝向且连接于金属平板1140；裸片110包括若干焊盘1101，焊盘1101位于裸片110的活性面110a；将预制金属件114与多个裸片110排布于载板2，多个预制导电柱111的第二端111b与裸片110的活性面110a朝向载板2，预制导电迹线112朝向裸片110的背面110b；每个待封装区域1140a至少排布有一个裸片110。图4是载板、预制金属件以及多个裸片的截面结构示意图。
一些实施例中，裸片110可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)。
参照图4所示，裸片110包括相对的活性面110a与背面110b。裸片110内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。暴露于裸片110的活性面110a的焊盘1101与电互连结构连接，用于将各个器件的电信号输入/输出。
继续参照图4所示，本实施例中，裸片110的数目为一个，其它实施例中，裸片110的数目还可以为两个及其以上。
本实施例中，裸片110的活性面110a设置有保护层1100。一些实施例中，裸片110的活性面110a也可以省略保护层1100。
裸片110为分割晶圆形成。晶圆包括晶圆活性面与晶圆背面，晶圆活性面暴露焊盘1101和保护焊盘1101的绝缘层(未示出)。晶圆切割后形成裸片110，相应地，裸片110包括活性面110a与背面110b，焊盘1101和电绝缘相邻焊盘1101的绝缘层暴露于裸片活性面110a。
在裸片110的活性面110a上施加保护层1100，保护层1100的施加过程可以为：在晶圆切割为裸片110之前在晶圆活性面上施加保护层1100，切割具有保护层1100的晶圆形成具有保护层1100的裸片110，也可以为：在晶圆切割为裸片110之后，在裸片110的活性面110a上施加保护层1100。
保护层1100为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在焊盘1101以及相邻焊盘1101之间的绝缘层上，或b)先涂布或印刷在焊盘1101以及相邻焊盘1101之间的绝缘层上、后固化，或c)通过注塑工艺固化在焊盘1101以及相邻焊盘1101之间的绝缘层上。
保护层1100的材料为二氧化硅或氮化硅等无机材料时，可通过沉积工艺形成在焊盘1101以及相邻焊盘1101之间的绝缘层上。
保护层1100可以包括一层或多层。
晶圆在切割前可以自背面减薄厚度，以降低裸片110的厚度。
预制导电柱111与金属平板1140的材料可以为铜、铝等导电性优良的金属。
预制导电柱111的数目及位置可根据预设电路布局而定。
预制导电柱111与金属平板1140可以为一体成型结构。预制导电柱111可通过对一块厚的金属平板进行刻蚀形成。
预制导电迹线112可通过先在金属平板1140上沉积导电材料层，后刻蚀形成。沉积导电材料层的工艺例如为物理气相沉积法(PVD)，化学气相沉积法(CVD)，溅射法等。预制导电迹线112也可通过在金属平板1140上进行电解电镀、无极电镀工艺或其它合适的工艺。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。
载板2为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
预制导电柱111的高度大于裸片110的厚度。
载板2上可以设置粘接层。粘结层可以采用易剥离的材料，以便将多个预制导电柱111与裸片110从载板2上剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
每个待封装区域1140a位于载板2表面的一块区域，便于后续切割。载板2表面固定多个裸片110，以同时制作多个堆叠式封装结构1，有利于批量化生产、降低成本。
接着，参照图3中的步骤S2与图5所示，在载板2的表面与预制金属件114的金属平板1140之间形成塑封层113。
塑封层113的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层113的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用传递成型等塑性材料成型的方式成型。
塑封层113可以包括相对的正面113a与背面113b。
之后，参照图3中的步骤S3与图6所示，去除载板2，暴露裸片110的活性面110a、预制导电柱111的第二端111b以及塑封层113的正面113a；在焊盘1101、预制导电柱111的第二端111b以及塑封层113的正面113a上形成再分布层12，以电连接每个待封装区域的裸片110与预制导电柱111；再分布层12包括第一导电迹线121与位于第一导电迹线121上的导电凸块122；形成包埋再分布层12的第一介电层13，导电凸块122暴露在第一介电层13外。
参照图6所示，本实施例中，形成第一导电迹线121、和/或形成导电凸块122、和/或形成第一介电层13工序中，以金属平板1140作为支撑。
其它实施例中，去除载板2后，可以在金属平板1140远离预制导电柱111的一侧设置第一支撑板。
载板2的去除方式可以为激光剥离、UV照射等去除方式。
第一支撑板为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
本实施例中，由于裸片110的活性面110a设置有保护层1100，因而，载板2去除后，暴露保护层1100。制作第一导电迹线121前，先在保护层1100内形成第一开口，以暴露焊盘1101。
对于保护层1100的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成第一开口。对于保护层1100的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成第一开口。对于保护层1100的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成第一开口。
一些实施例中，步骤S1的裸片110中，也可以保护层1100内具有暴露焊盘1101的第一开口。
本实施例中，再分布层12的第一导电迹线121包括一层。形成第一导电迹线121可以包括如下步骤S311～S318。
步骤S311：在各个裸片110的保护层1100、各个预制导电柱111的第二端111a以及塑封层113的正面113a上形成光刻胶层。
本步骤S311中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个裸片110的保护层1100、各个预制导电柱111的第二端111b以及塑封层113的正面113a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S312：曝光显影光刻胶层，以形成图形化的光刻胶层。
本步骤S312对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S313：以图形化的光刻胶层为掩膜，干法刻蚀或湿法刻蚀保护层1100形成若干第一开口，以暴露出各个焊盘1101的部分区域。一个第一开口可以暴露一个焊盘1101的部分区域。其它实施例中，一个第一开口也可以暴露两个或两个以上焊盘1101的部分区域。
对于保护层1100的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成第一开口。对于保护层1100的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成第一开口。对于保护层1100的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成第一开口。
步骤S314：灰化去除剩余的光刻胶层。
步骤S315：在各个裸片110的保护层1100、保护层1100暴露出的焊盘1101、各个预制导电柱111的第二端111b以及塑封层113的正面113a上形成光刻胶层。
光刻胶层的形成方法可以参照步骤S311中的光刻胶层的形成方法。
步骤S316：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的第一导电迹线121的金属图案块121a所在区域互补。
步骤S317：在第一预定区域的互补区域填充金属层以形成第一导电迹线121的金属图案块121a。
部分数目的金属图案块121a选择性电连接预制导电柱111的第二端111b与焊盘1101，以实现预制导电柱111与裸片110的电连接。此外，还可以有部分数目的金属图案块121a选择性电连接多个焊盘1101，以实现该些焊盘1101的电路布局或电导通。
本步骤S317可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S315形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在各个裸片110的保护层1100、保护层1100暴露出的焊盘1101、各个预制导电柱111的第二端111b以及塑封层113的正面113a上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成金属图案块121a。
步骤S318：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
第一导电迹线121的金属图案块121a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S3中的第一导电迹线121的金属图案块121a根据设计需要进行布置。
此外，一些实施例中，第一导电迹线121还可以包括两层或两层以上，即具有两层或两层以上的金属图案层。
形成导电凸块122以及第一介电层13可以包括步骤S321-S325。
步骤S321：在第一导电迹线121、第一导电迹线121暴露出的保护层1100以及塑封层113的正面113a上形成光刻胶层。
本步骤S321中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在第一导电迹线121、第一导电迹线121暴露出的保护层1100以及塑封层113的正面113a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S322：曝光显影光刻胶层，保留第二预定区域的光刻胶。第二预定区域与待形成导电凸块122的区域互补。
本步骤S322对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S323：在第二预定区域的互补区域填充金属层以形成导电凸块122。
本步骤S323可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先物理气相沉积或化学气相沉积一层籽晶层(Seed Layer)作为供电层。
步骤S324：灰化去除第二预定区域剩余的光刻胶层。
导电凸块122可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
步骤S325：参照图6所示，在导电凸块122、第一导电迹线121、第一导电迹线121暴露出的保护层1100以及塑封层113的正面113a上形成第一介电层13；减薄第一介电层13，直至暴露出导电凸块122。
第一介电层13为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一导电迹线121、导电凸块122、未覆盖第一导电迹线121的保护层1100以及塑封层113的正面113a上，或b)先涂布在第一导电迹线121、导电凸块122、未覆盖第一导电迹线121的保护层1100以及塑封层113的正面113a上、后固化，或c)通过注塑工艺固化在第一导电迹线121、导电凸块122、未覆盖第一导电迹线121的保护层1100以及塑封层113的正面113a上。
第一介电层13的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在第一导电迹线121、导电凸块122、未覆盖第一导电迹线121的保护层1100以及塑封层113的正面113a上。
相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止第一介电层13大面积形成时引发塑封体出现翘曲。
第一介电层13可以包括一层或多层。
当第一介电层13包覆导电凸块122时，抛光第一介电层13直至暴露出导电凸块122。
暴露出导电凸块122后，a)可选方案中，导电凸块122充当堆叠式封装结构1的对外连接端。
b)可选方案中，暴露出导电凸块122后，还在导电凸块122上形成抗氧化层。
抗氧化层可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层可以采用电镀工艺形成。导电凸块122的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
接着，参照图3中的步骤S4与图7所示，去除预制金属件114的金属平板1140，暴露预制导电柱111的第一端111a、预制导电迹线112以及塑封层113的背面113b；参照图8所示，在预制导电柱111的第一端111a、预制导电迹线112以及塑封层113的背面113b形成第二介电层14，第二介电层14内具有暴露预制导电迹线112的电连接点的开口。
参照图7所示，可以在导电凸块122与第一介电层13上设置第二支撑板3。
第二支撑板3朝向导电凸块122与第一介电层13的一侧可以设置粘结层。粘结层可以采用易剥离的材料，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
第二支撑板3在去除金属平板1140、和/或后续形成第二介电层14、和/或焊接预布线基板15工序中，可起支撑作用。
第二支撑板3为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
金属平板1140可以采用打磨法去除，也可采用刻蚀法去除。
第二介电层14的材料及形成方法可以参照第一介电层13的材料及形成方法。
第二介电层14可以保护预制导电柱111的第一端111a。
第二介电层14可以包括一层或多层。
之后，参照图3中的步骤S5与图9所示，在第二介电层14上设置预布线基板15，预布线基板15内设有预布线线路150，预布线线路150包括正面电连接点150a与背面电连接点150b；采用上述焊球10将正面电连接点150a焊接于预制导电迹线112的电连接点。
预布线基板15包括预布线线路150以及填充于预布线线路150之间的绝缘材料。
本实施例中，参照图9所示，各个待封装区域1140a的预布线基板15分隔开。一些实施例中，各个待封装区域1140a的预布线基板15也可以连接在一起，可以a)通过连接条连接在一起，也可以b)预布线基板15在制作时，各个待封装区域1140a的预布线线路150形成在一整块绝缘材料层。
预布线基板15可以包括相对的正面15a与背面15b，正面电连接点150a暴露在预布线基板15的正面15a，背面电连接点150b暴露在预布线基板15的背面15b。
接着，参照图3中的步骤S6与图10所示，采用上述焊球10将无源器件16的电连接点焊接于预布线基板15的背面电连接点150b。
无源器件16可以包括电阻类、电感类和电容类元件，它的共同特点是在电路中无需加电源即可在有信号时工作。无源器件16包括电连接点，电连接点与预布线基板15的背面电连接点150b连接，以实现无源器件16的电信号接入/接出。
其它实施例中，无源器件16也可以替换为芯片等其它电气元件。
去除第二支撑板3。第二支撑板3去除方式可以为激光剥离、UV照射等去除方式。
之后，参照图3中的步骤S7、图11与图2所示，切割形成多个堆叠式封装结构1，每个堆叠式封装结构1对应一个待封装区域1140a。
对于各个待封装区域1140a的预布线基板15连接在一起的实施例，预布线基板15在本步骤S6切割过程中切割开。
本实施例二的堆叠式封装结构1中，裸片110以及其上形成的电连接结构(包括预制导电柱111、预制导电迹线112、再分布层12)形成了第一芯片。预布线基板15为一种待连接元件。其它实施例中，待连接元件还可以为其它元件，本发明对此不加以限定。
其它实施例中，堆叠式封装结构的制作方法可以包括：
分别提供第一封装体11与待连接元件，第一封装体11包括第一芯片；
采用上述焊球10将第一封装体11的第一芯片与待连接元件电连接在一起。
本实施例二中，焊球10实现了第一封装体11与预布线基板15的电连接。其它实施例中，预布线基板15可以替换为第二封装体，第二封装体包括第二芯片；第一芯片的电连接点与第二芯片的电连接点通过上述焊球10电连接。
图12是本发明第三实施例的焊球的截面结构示意图。参照图12所示，本实施例中的焊球10'与前述实施例的焊球10大致相同，区别仅在于：焊料壳102与支撑核101之间具有导电支撑层103。
导电支撑层103一方面起导电作用，能提高焊球10'的导电性能；另一方面，具有优良的机械性能，可提供良好的支撑作用。
导电支撑层103的材料可以为铜。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种焊球，其特征在于，包括：
支撑核以及包覆所述支撑核的焊料壳，所述支撑核的材料为聚合物材料。
2.根据权利要求1所述的焊球，其特征在于，所述聚合物材料为热固性聚合物。
3.根据权利要求2所述的焊球，其特征在于，所述热固性聚合物包括：热固性环氧树脂、热固性聚酯树脂以及热固性酚醛树脂中的至少一种。
4.根据权利要求1所述的焊球，其特征在于，所述焊料壳的材料为锡铅焊料或纯锡焊料。
5.根据权利要求1所述的焊球，其特征在于，所述焊料壳的体积占所述焊球的体积的比例不小于60％。
6.根据权利要求1所述的焊球，其特征在于，所述焊料壳与所述支撑核之间具有导电支撑层。
7.根据权利要求6所述的焊球，其特征在于，所述导电支撑层的材料为铜。
8.一种倒装芯片结构，其特征在于，包括权利要求1至7任一项所述的焊球。
9.一种堆叠式封装结构，其特征在于，包括：第一封装体与待连接元件，所述第一封装体包括第一芯片；所述第一封装体的第一芯片与所述待连接元件通过权利要求1至7任一项所述的焊球电连接。
10.根据权利要求9所述的堆叠式封装结构，其特征在于，所述待连接元件为预布线基板，所述预布线基板内设有预布线线路，所述预布线线路包括位于所述预布线基板的表面的电连接点；所述第一芯片的电连接点与所述预布线基板的电连接点通过权利要求1至7任一项所述的焊球电连接。
11.根据权利要求9所述的堆叠式封装结构，其特征在于，所述待连接元件为第二封装体，所述第二封装体包括第二芯片；所述第一芯片的电连接点与所述第二芯片的电连接点通过权利要求1至7任一项所述的焊球电连接。
12.根据权利要求10所述的堆叠式封装结构，其特征在于，所述第一封装体包括：
裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；预制导电柱，位于所述裸片的侧边，所述预制导电柱包括相对的第一端与第二端；预制导电迹线，朝向所述裸片的背面且与所述裸片背面之间具有间距，所述预制导电迹线与预制导电柱电连接；塑封层，包覆所述裸片、所述预制导电柱以及所述预制导电迹线，所述塑封层的背面暴露所述预制导电柱的第一端与所述预制导电迹线，所述塑封层的正面暴露所述裸片的活性面与所述预制导电柱的第二端；
再分布层，位于所述焊盘、所述预制导电柱的第二端以及所述塑封层的正面上，用于电连接所述裸片与所述预制导电柱；所述再分布层包括第一导电迹线与位于所述第一导电迹线上的导电凸块；
第一介电层，包埋所述再分布层，所述导电凸块暴露在所述第一介电层外；以及
第二介电层，位于所述塑封层的背面，所述第二介电层内具有暴露所述预制导电迹线的电连接点的开口；
所述预布线线路包括正面电连接点与背面电连接点；所述正面电连接点与所述预制导电迹线的电连接点通过权利要求1至7任一项所述的焊球焊接在一起；
所述堆叠式封装结构还包括：电气元件，所述电气元件的电连接点与所述预布线基板的背面电连接点通过权利要求1至7任一项所述的焊球焊接在一起。
13.根据权利要求12所述的堆叠式封装结构，其特征在于，所述裸片的活性面覆盖有保护层，所述保护层内设有暴露所述焊盘的开口。
14.根据权利要求12所述的堆叠式封装结构，其特征在于，所述电气元件为无源器件或芯片。
15.一种堆叠式封装结构的制作方法，其特征在于，包括：
分别提供第一封装体与待连接元件，所述第一封装体包括第一芯片；
采用权利要求1至7任一项所述的焊球将所述第一封装体的第一芯片与所述待连接元件电连接在一起。
16.根据权利要求15所述的堆叠式封装结构的制作方法，其特征在于，形成所述第一封装体包括：
提供预制金属件与多个裸片，所述预制金属件包括金属平板，所述金属平板的表面分为多个待封装区域，每个所述待封装区域具有一组电连接的预制导电柱与预制导电迹线，所述预制导电柱包括相对的第一端与第二端，所述第一端朝向且连接于所述金属平板；所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；将预制金属件与多个裸片排布于载板，所述多个预制导电柱的第二端与所述裸片的活性面朝向所述载板，所述预制导电迹线朝向所述裸片的背面；每个所述待封装区域至少排布有一个所述裸片；
在所述载板的表面与所述预制金属件的金属平板之间形成塑封层；
去除所述载板，暴露所述裸片的活性面、所述预制导电柱的第二端以及所述塑封层的正面；在所述焊盘、所述预制导电柱的第二端以及所述塑封层的正面上形成再分布层，以电连接所述每个待封装区域的所述裸片与所述预制导电柱；所述再分布层包括第一导电迹线与位于所述第一导电迹线上的导电凸块；形成包埋所述再分布层的第一介电层，所述导电凸块暴露在所述第一介电层外；以及
去除所述预制金属件的金属平板，暴露所述预制导电柱的第一端、所述预制导电迹线以及所述塑封层的背面；在所述预制导电柱的第一端、所述预制导电迹线以及所述塑封层的背面形成第二介电层，所述第二介电层内具有暴露所述预制导电迹线的电连接点的开口；
将所述第一封装体的第一芯片与所述待连接元件电连接在一起包括：在所述第二介电层上设置预布线基板，所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点；采用权利要求1至7任一项所述的焊球将所述正面电连接点焊接于所述预制导电迹线的电连接点；
所述堆叠式封装结构的制作方法还包括：采用权利要求1至7任一项所述的焊球将电气元件的电连接点焊接于所述预布线基板的背面电连接点；切割形成多个堆叠式封装结构，每个所述堆叠式封装结构对应一个所述待封装区域。
CN202110602477.7A 2021-05-31 2021-05-31 焊球、倒装芯片结构、堆叠式封装结构及其制作方法 Pending CN115483178A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110602477.7A CN115483178A (zh) 2021-05-31 2021-05-31 焊球、倒装芯片结构、堆叠式封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110602477.7A CN115483178A (zh) 2021-05-31 2021-05-31 焊球、倒装芯片结构、堆叠式封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115483178A true CN115483178A (zh) 2022-12-16

Family

ID=84419044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110602477.7A Pending CN115483178A (zh) 2021-05-31 2021-05-31 焊球、倒装芯片结构、堆叠式封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115483178A (zh)

Similar Documents

Publication Publication Date Title
CN111883521B (zh) 多芯片3d封装结构及其制作方法
TWI715567B (zh) 晶片封裝
CN112151466A (zh) 芯片封装结构及其制作方法
CN113871307A (zh) Ipm封装结构及其制作方法
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
CN110931442A (zh) 电子装置及其制造方法
TWI614814B (zh) 基於薄膜之扇出及多晶粒封裝平台
CN113496981A (zh) 封装衬底和其制造方法
CN215299231U (zh) 芯片封装结构
CN113571435B (zh) 芯片封装结构的形成方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN113725180B (zh) 芯片封装结构及其制作方法
CN115483178A (zh) 焊球、倒装芯片结构、堆叠式封装结构及其制作方法
CN113725088B (zh) 芯片封装结构的制作方法
CN211088268U (zh) 晶圆级sip模组结构
CN115483180A (zh) 焊球、倒装芯片结构、堆叠式封装结构及其制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN210224005U (zh) 一种扇出型天线封装结构
CN209804638U (zh) 扇出型天线封装结构
CN115483179A (zh) 焊球、倒装芯片结构、堆叠式封装结构及其制作方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN114446920A (zh) Mcm封装结构及其制作方法
CN114446919A (zh) Mcm封装结构及其制作方法
CN113725089B (zh) 芯片封装结构的制作方法
CN113725182B (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination