CN112599426B - 一种芯片刷胶方法 - Google Patents
一种芯片刷胶方法 Download PDFInfo
- Publication number
- CN112599426B CN112599426B CN202110242376.3A CN202110242376A CN112599426B CN 112599426 B CN112599426 B CN 112599426B CN 202110242376 A CN202110242376 A CN 202110242376A CN 112599426 B CN112599426 B CN 112599426B
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- adhesive
- conductivity
- glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003292 glue Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000001680 brushing effect Effects 0.000 title claims abstract description 27
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 97
- 229910052709 silver Inorganic materials 0.000 claims description 85
- 239000004332 silver Substances 0.000 claims description 85
- 239000000853 adhesive Substances 0.000 claims description 63
- 230000001070 adhesive effect Effects 0.000 claims description 63
- 238000010438 heat treatment Methods 0.000 claims description 40
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 27
- 229910052737 gold Inorganic materials 0.000 claims description 27
- 239000010931 gold Substances 0.000 claims description 27
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 73
- 239000012790 adhesive layer Substances 0.000 description 23
- 238000000576 coating method Methods 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 12
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010422 painting Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
本发明涉及半导体制造技术领域，具体涉及一种芯片刷胶方法，芯片的背金面涂刷两至三层高导电银胶，每次涂刷后对所述芯片进行加热，使最内层所述高导电银胶完全固化、最外层所述高导电银胶半固化。采用本发明芯片刷胶方法，既解决了胶层容易从芯片上脱落的问题，又不影响芯片与所述引线框架的粘接性能和溢出量，提高了芯片制造的加工质量。
Description
技术领域
本发明涉及半导体制造技术领域，特别是一种芯片刷胶方法。
背景技术
在半导体制造技术领域中，需要在芯片的背金面涂上一层10-20微米的高导电银胶，如图1所示，在芯片4四周紧贴一层模板3，将高导电银胶2滴在模板3上后用刮刀1刮平于芯片4背金面，从而在芯片4背金面涂上一层高导电银胶2，但因高导电银胶2流动性较大，故需要对涂刷高导电银胶2的芯片4进行加热，使高导电银胶2成为流动性较小的半固化状态的胶层，以便和引线框架粘接。实际情况中，半固化胶层与芯片的背金面的结合力仍不足，容易从芯片上脱落，虽然对芯片4进一步加热使得半固化胶层完全固化能够增强胶层与芯片4之间的结合力，但是完全固化后的胶层粘性和流动性也都大大降低。
现有芯片与引线框架的粘接方法中，为了获取足够大的粘接效果，确保芯片连接的可靠性，芯片与引线框架粘接后，芯片四周需要溢出一定量的高导电银胶，但完全固化的胶层粘性和流动性都很低，芯片不能满足与引线框架有效粘接且有溢出量的要求。
发明内容
本发明目的在于针对现有技术中半固化胶层与芯片的背金面的结合力不够，容易从芯片上脱落，虽然对芯片进一步加热使得半固化胶层完全固化能够增强胶层与芯片之间的结合力，但完全固化的胶层粘性和流动性都很低，芯片不能满足与引线框架有效粘接且溢出量的要求，提供一种芯片刷胶方法。
为了实现上述目的，本发明采用的技术方案为：
一种芯片刷胶方法，芯片的背金面涂刷两至三层高导电银胶，每次涂刷后对所述芯片进行加热，使最内层所述高导电银胶完全固化、最外层所述高导电银胶半固化。
高导电银胶的半固化状态和固化状态是由加热温度和时长综合确定的，不同类型的高导电银胶达到所述半固化状态和固化状态所需的温度和时长可能不尽相同。对于本领域的技术人员而言，对于如何使高导电银胶的达到所述半固化状态和固化状态的加热方法（选取合适的加热温度和时长）是本领域的常规技术手段。如对于某一所述高导电银胶，在某一预设温度下，加热至完全固化状态时所需的时长为A1，加热至半固化状态时所需的时长为A2,则加热时长在A2至A1时，所述高导电银胶从所述半固化状态逐渐变化为所述完全固化状态。所述芯片的背金面涂刷两层所述高导电银胶层：首先在所述芯片的背金面涂刷最内层所述高导电银胶，在预设某一温度下，加热时长为A1，成为完全固化状态，接着在所述完全固化层外涂刷最外层所述高导电银胶，加热时长为A2，则最内层所述高导电银胶为完全固化状态不变，最外层所述高导电银胶为半固化状态。最内层完全固化胶层与所述芯片的背金面结合力强、不易脱落，最外层半固化胶层具有一定粘性和流动性，可以与引线框架进行有效粘接且保证溢出量的要求。在所述芯片的背金面涂刷三层所述高导电银胶与涂刷两层的方法类似，当然每次涂刷的所述高导电银胶种类可以不同，每次的加热温度和时长也可以不同。根据本发明思路也可以采用涂刷三层以上的方式，但会大大增加工序，降低效率，实用性低。
采用本发明芯片刷胶方法，既解决了胶层容易从芯片上脱落的问题，又不影响芯片与所述引线框架的粘接性能和溢出量，提高了芯片制造的加工质量。
优选的，在所述芯片的背金面涂刷三层所述高导电银胶时，中间层所述高导电银胶的固化状态介于最内层和最外层的固化状态之间。
加热结束后最内层所述高导电银胶完全固化，最外层所述高导电银胶半固化，通过对中间层所述高导电银胶温度和时长的控制，使得中间层所述高导电银胶的状态介于所述完全固化和半固化之间。与涂刷两层不同的是，最内层到最外层所述高导电银胶由完全固化状态到半固化状态逐渐变化，过渡平顺，使得三个所述高导电银胶层相互之间结合力强，不易分层。
优选的，在所述芯片的背金面涂刷最内层所述高导电银胶之前，对所述芯片的背金面进行等离子清洗。提高所述芯片的背金面的清洁度，利于增强胶层和所述芯片的背金面之间的结合力。
优选的，在所述芯片的背金面涂刷两层所述高导电银胶。工序简单、效率高。包括步骤：
M1，在所述芯片的背金面涂刷最内层所述高导电银胶，对所述芯片加热A1时间，A1表示最内层所述高导电银胶在预设温度下完全固化的时间；
M2，在M1中最内层所述高导电银胶表面涂刷最外层所述高导电银胶，对所述芯片加热A2时间，A2表示最外层所述高导电银胶在预设温度下半固化的时间。
所述高导电银胶达到完全固化状态所需的温度和时长有多种组合方式，这对本领域技术人员而言是常规技术手段，所述高导电银胶达到半固化状态所需的温度和时长有多种组合方式，这对本领域技术人员而言也是常规技术手段。通过设计两次的加热温度和时长，可使最外层所述高导电银胶半固化时，最内层所述高导电银胶在两次加热中达到完全固化状态，如此可提高加热利用率，但不足之处在于需要本领域技术人员对两次的加热温度和时长进行合理设计，增加了难度。通过最内次加热就使得最内层所述高导电银胶达到完全固化状态，在最内层完全固化状态表面涂刷最外层所述高导电银胶，并加热至半固化状态，加热利用率虽然不高，但减轻了本领域技术人员的设计难度。
优选的，在M2中，涂刷最外层所述高导电银胶的厚度为10-20微米。
最内层所述高导电银胶完全固化，其流动性差，溢出量少。为了保证溢出量，需要保证涂刷最外层所述高导电银胶的厚度在10-20微米，超过这个范围，溢出量过大，污染芯片。需要指出的是，此处的厚度指的是涂刷最外层时的厚度，而不是最外层所述高导电银胶加热成半固化状态后的厚度。
优选的，每次涂刷的所述高导电银胶的厚度相同。
涂刷不同厚度的所述高导电银胶需要更换不同的模板，每次涂刷的所述高导电银胶的厚度相同，可以减少模板数量，也有利于简化加热方式。
优选的，每次涂刷后对所述芯片的加热温度相同。采用在温度相同的条件下，通过改变加热时长，改变所述高导电银胶固化程度的加热方式比较简单。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1.本发明芯片刷胶方法将现有技术中一次刷胶方法改进为两至三次刷胶，最内层完全固化胶层与所述芯片的背金面结合力强，最外层半固化胶层具有一定粘性和流动性，可以与引线框架进行有效粘接且保证溢出量，采用三次刷胶的方式，最内层到最外层所述高导电银胶由完全固化状态到半固化状态逐渐变化，过渡平顺，使得整个所述高导电银胶层相互之间结合力强，不易分层。采用本发明芯片刷胶方法，既解决了胶层容易从芯片上脱落的问题，又不影响芯片与所述引线框架的粘接性能和溢出量，提高了芯片制造的加工质量。
附图说明
图1为现有技术中芯片刷胶示意图；
图中标记：1-刮刀，2-高导电银胶，3-模板，4-芯片。
图2为实施例1中一种芯片刷胶方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例中一种芯片刷胶方法，芯片的背金面涂刷两至三层高导电银胶，每次涂刷后对所述芯片进行加热，使最内层所述高导电银胶完全固化、最外层所述高导电银胶半固化。
在本实施例中，在所述芯片的背金面涂刷最内层所述高导电银胶之前，对所述芯片的背金面进行等离子清洗。
本实施例中，所述芯片的背金面涂刷两层所述高导电银胶层，可以简化刷胶流程，提高效率。进一步的，每次涂刷的所述高导电银胶层的种类相同，可选地，所述高导电银胶采用8008HT高导电银胶，8008HT高导电银胶银粉颗粒较大，导电性和导热性好。将8008HT高导电银胶加热至半固化状态所需的条件为100-120摄氏度下加热120分钟左右，形成完全固化状态所需的条件为170-190摄氏度下加热90分钟左右。在其他可行的实施例中，也可采用其它类型的高导电银胶，如8008MD导电银胶。
在本实施例中，每次涂刷的所述高导电银胶的厚度相同，有利于减少模板数量，不同胶层同一厚度的情况下，也有利于简化加热方式。
在本实施例中，涂刷最外层所述高导电银胶的厚度为10-20微米。可选地，为15微米，两次涂刷的所述高导电银胶层的厚度均为15微米。保证整个所述高导电银胶层与引线框架的粘接性能的同时，避免所述芯片和引线框架间的溢出量过大而污染芯片。
如图1所示，在本实施例中一种芯片刷胶方法，包括以下步骤：
M10, 在芯片的背金面涂刷一层15微米厚度的8008HT高导电银胶；
M20, 将所述高导电银胶在180摄氏度下加热90分钟至完全固化；
M30, 在完全固化的胶层表面涂刷一层15微米的所述高导电银胶；
M40, 将所述高导电银胶在110摄氏度下加热120分钟至半固化。
在本实施例中，两次涂刷后采用了不同的加热温度，当然也可以采用相同的加热温度，在每次涂刷厚度和加热温度相同的情况下，通过改变加热时长，改变所述高导电银胶的固化程度，其中加热温度和时长的设置对本领域的技术人员来说是常规技术手段。
实施例2
本实施例中一种芯片刷胶方法，与实施例1不同之处在于，所述芯片的背金面涂刷三层所述高导电银胶层。三次涂刷的所述高导电银胶层的厚度均为10微米。
包括以下步骤：
P10, 在芯片的背金面涂刷一层10微米厚度的8008HT高导电银胶；
P20, 将所述高导电银胶在180摄氏度下加热30分钟；
P30, 在P20中加热结束后的胶层表面涂刷一层10微米的所述高导电银胶；
P40, 将所述芯片在180摄氏度下加热15分钟;
P50,在P40中加热结束后的胶层表面涂刷一层10微米的所述高导电银胶；
P60, 将所述高导电银胶在180摄氏度下加热45分钟。
经过上述步骤后，最内层所述高导电银胶层在180摄氏度下一共加热了90分钟呈完全固化状态，最外层所述高导电银胶层在180摄氏度下一共加热了45分钟呈半固化状态，中间层所述高导电银胶层在180摄氏度下一共加热了60分钟，其状态介于所述完全固化状态和半固化状态之间。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种芯片刷胶方法，其特征在于，在芯片的背金面涂刷三层高导电银胶，每次涂刷后对所述芯片进行加热，使最内层所述高导电银胶完全固化、最外层所述高导电银胶半固化，中间层所述高导电银胶的固化状态介于最内层和最外层的固化状态之间。
2.根据权利要求1所述的一种芯片刷胶方法，其特征在于，在所述芯片的背金面涂刷最内层所述高导电银胶之前，对所述芯片的背金面进行等离子清洗。
3.根据权利要求1-2任一所述的一种芯片刷胶方法，其特征在于，每次涂刷的所述高导电银胶的厚度相同。
4.根据权利要求3所述的一种芯片刷胶方法，其特征在于，每次涂刷后对所述芯片的加热温度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110242376.3A CN112599426B (zh) | 2021-03-05 | 2021-03-05 | 一种芯片刷胶方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110242376.3A CN112599426B (zh) | 2021-03-05 | 2021-03-05 | 一种芯片刷胶方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112599426A CN112599426A (zh) | 2021-04-02 |
| CN112599426B true CN112599426B (zh) | 2021-05-25 |
Family
ID=75210194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110242376.3A Active CN112599426B (zh) | 2021-03-05 | 2021-03-05 | 一种芯片刷胶方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599426B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117253779B (zh) * | 2023-11-17 | 2024-01-23 | 西安天光半导体有限公司 | 一种半导体晶片的背面刷胶方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101755022A (zh) * | 2007-06-27 | 2010-06-23 | 索尼化学&信息部件株式会社 | 粘合薄膜、连接方法及接合体 |
| CN104956469A (zh) * | 2013-11-19 | 2015-09-30 | 积水化学工业株式会社 | 电子部件的制造方法及电子部件 |
| CN107464873A (zh) * | 2017-05-03 | 2017-12-12 | 合肥彩虹蓝光科技有限公司 | 一种避免倒装芯片固晶漏电的方法 |
| CN107731702A (zh) * | 2017-11-01 | 2018-02-23 | 昆山龙腾光电有限公司 | 模组绑定方法 |
| CN108155247A (zh) * | 2017-12-22 | 2018-06-12 | 珠海市大鹏电子科技有限公司 | 一种光电耦合器封装电镀工艺 |
| WO2018125451A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Conductive adhesive layer for semiconductor devices and packages |
| CN109545946A (zh) * | 2018-11-15 | 2019-03-29 | 惠州市鑫永诚光电科技有限公司 | 一种半导体的高效导电银胶固晶焊线封胶工艺 |
| CN110352477A (zh) * | 2017-02-28 | 2019-10-18 | 京瓷株式会社 | 半导体装置的制造方法 |
| CN111524815A (zh) * | 2020-03-26 | 2020-08-11 | 江苏长电科技股份有限公司 | 一种半导体晶圆的刷胶工艺方法 |
| CN112151466A (zh) * | 2020-09-07 | 2020-12-29 | 矽磐微电子(重庆)有限公司 | 芯片封装结构及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100690960B1 (ko) * | 2004-06-24 | 2007-03-09 | 삼성전자주식회사 | 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법 |
| US8466546B2 (en) * | 2005-04-22 | 2013-06-18 | International Rectifier Corporation | Chip-scale package |
-
2021
- 2021-03-05 CN CN202110242376.3A patent/CN112599426B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101755022A (zh) * | 2007-06-27 | 2010-06-23 | 索尼化学&信息部件株式会社 | 粘合薄膜、连接方法及接合体 |
| CN104956469A (zh) * | 2013-11-19 | 2015-09-30 | 积水化学工业株式会社 | 电子部件的制造方法及电子部件 |
| WO2018125451A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Conductive adhesive layer for semiconductor devices and packages |
| CN110352477A (zh) * | 2017-02-28 | 2019-10-18 | 京瓷株式会社 | 半导体装置的制造方法 |
| CN107464873A (zh) * | 2017-05-03 | 2017-12-12 | 合肥彩虹蓝光科技有限公司 | 一种避免倒装芯片固晶漏电的方法 |
| CN107731702A (zh) * | 2017-11-01 | 2018-02-23 | 昆山龙腾光电有限公司 | 模组绑定方法 |
| CN108155247A (zh) * | 2017-12-22 | 2018-06-12 | 珠海市大鹏电子科技有限公司 | 一种光电耦合器封装电镀工艺 |
| CN109545946A (zh) * | 2018-11-15 | 2019-03-29 | 惠州市鑫永诚光电科技有限公司 | 一种半导体的高效导电银胶固晶焊线封胶工艺 |
| CN111524815A (zh) * | 2020-03-26 | 2020-08-11 | 江苏长电科技股份有限公司 | 一种半导体晶圆的刷胶工艺方法 |
| CN112151466A (zh) * | 2020-09-07 | 2020-12-29 | 矽磐微电子(重庆)有限公司 | 芯片封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112599426A (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101843226B1 (ko) | 이방성 도전 필름 및 그 제조 방법 | |
| CN112599426B (zh) | 一种芯片刷胶方法 | |
| US8569109B2 (en) | Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module | |
| JPWO2014128899A1 (ja) | 樹脂封止型電子制御装置 | |
| WO2012128366A1 (ja) | 太陽電池モジュール、太陽電池モジュールの製造方法、タブ線が巻装されたリール巻装体 | |
| CN108235594B (zh) | 一种复合式叠构离型膜及其制备方法 | |
| CN105930799A (zh) | 一种指纹识别模组及其制备方法 | |
| WO2017118217A1 (zh) | 基板结构及其柔性基板的贴附方法、剥离方法 | |
| CN107219949A (zh) | 一种触摸屏的绑定工艺 | |
| CN107735909A (zh) | 各向异性导电膜和连接结构体 | |
| CN103060870B (zh) | 一种陶瓷lga封装外壳焊盘选择性电镀工艺 | |
| US9589864B2 (en) | Substrate with embedded sintered heat spreader and process for making the same | |
| CN106430079A (zh) | 一种电场诱导聚合物基功能梯度复合微米柱的制造方法 | |
| CN210040131U (zh) | 一种重新布线层 | |
| CN116246964A (zh) | 晶圆背面胶层的制作方法 | |
| CN103050463B (zh) | 集成电路芯片封装件和应用之玻璃倒装基板结构 | |
| CN104152879B (zh) | 一种镀有阻性材料的铜箔的制造方法 | |
| TWI738273B (zh) | 電路板線路修補方法 | |
| CN101789294A (zh) | 电子元件及其制作方法 | |
| CN111905992B (zh) | 一种在柔性工件表面选择性制备超薄涂层的简易方法 | |
| CN208445823U (zh) | 一种带有保护胶的银胶线路板 | |
| CN101719414B (zh) | 电感器及其制作方法 | |
| CN215911423U (zh) | 集成电路装置 | |
| TWM452451U (zh) | 自動塗膠機之塗膠頭清潔裝置 | |
| CN103716997B (zh) | 一种电路板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |