KR20160108200A - 수지 봉지형 반도체 장치 및 그 제조 방법 - Google Patents

수지 봉지형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160108200A
KR20160108200A KR1020160025675A KR20160025675A KR20160108200A KR 20160108200 A KR20160108200 A KR 20160108200A KR 1020160025675 A KR1020160025675 A KR 1020160025675A KR 20160025675 A KR20160025675 A KR 20160025675A KR 20160108200 A KR20160108200 A KR 20160108200A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor element
semiconductor device
semiconductor
substrate
Prior art date
Application number
KR1020160025675A
Other languages
English (en)
Inventor
노리유키 기무라
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20160108200A publication Critical patent/KR20160108200A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

제 1 수지 봉지체 (25) 와 제 2 수지 봉지체 (26) 로 이루어지는 수지 봉지형 반도체 장치이며, 제 1 수지 봉지체 (25) 는, 제 1 반도체 소자 (2) 와, 외부 단자 (5) 와, 이너 배선 (4) 과, 이들을 덮는 제 1 수지 (6) 로 이루어지고, 적어도 외부 단자 (5) 의 이면과 반도체 소자 (2) 의 이면과 이너 배선 (4) 의 표면이 제 1 수지 (6) 로부터 노출되고, 제 2 수지 봉지체 (26) 는 표면에 전극 패드를 형성한 제 2 반도체 소자 (7) 와, 이것을 덮는 제 2 수지 (8) 와, 전극 패드에 접속하고, 또한, 제 2 수지로부터 노출된 금속체로 이루어지고, 제 1 수지 봉지체 (25) 와 제 2 수지 봉지체 (26) 를 중첩하여, 이너 배선과 금속체를 전기적으로 접속한다.

Description

수지 봉지형 반도체 장치 및 그 제조 방법{RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 멀티칩형의 수지 봉지형 반도체 장치의 구조 및 그 제조 방법에 관한 것이다.
전자 기기의 소형 경량화 및 고기능화의 요구에 수반하여, 전자 기기에 탑재하는 반도체 부품을 고밀도로 실장하는 것이 요구되고, 최근, 보다 소형이고 박형, 고집적화할 수 있는 반도체 장치가 요구되고 있다.
이와 같은 트랜드를 배경으로, 반도체 장치는, 걸 윙, 논리드, BGA, 웨이퍼 레벨 패키지 등 여러 가지 어플리케이션에 대응하여 다양한 형태의 것이 제안되어 있다. 또한, 상품의 저가격화가 요구되는 최근의 환경화에 있어서, 이들 반도체 장치는, 소형, 고집적화의 기능과 아울러, 보다 더 저렴하게 제공할 수 있는 것이 요구되고 있다. 예를 들어, 보다 고집적화한 기능을 얻기 위해서, 종래의 반도체 장치는, 도 7(1) 에 나타내는 바와 같이, 반도체 소자 (1) 와, 기판 (10) 에 형성된 다이패드 (23) 상에 반도체 소자 (1) 를 탑재하는 접착제와, 기판 (10) 상에 형성된 복수의 배선 (20) 을 접속하는 금속선 (9) 과, 반도체 소자 (1), 접착제, 금속선 (9) 및 복수의 배선 (20) 을 봉지하는 봉지 수지 (11) 로 구성되고, 다른 일방의 기판 (10) 의 면에는 외부 접속부 (21) 상에 땜납 볼 (22) 이 외부 단자로서 형성되고, BGA (BALL GRID ARRAY) 로 불리는 구조를 갖고 있다.
기판 (10) 은, BT 레진 (비스말레이미드 수지) 을 대표로 하는 내열 기판이 사용되고, 편면에 반도체 소자 (1) 를 탑재하는 다이패드 (23) 와 복수의 배선 (20) 이 형성되고, 다른 일방의 면에는, 외부 접속부 (21) 가 형성되어 있고, 기판 (10) 에 형성된 도전층이 피복된 스루홀 (24) 을 통하여 각각의 면이 접속하는 구성이 된다. 외부 접속부 (21) 에는, 반도체 봉지체와 실장 기판을 전기적, 물리적으로 접속시키는 땜납 볼 (22) 이 격자상 혹은 지그재그상으로 배열 탑재된다. (예를 들어, 특허문헌 1 참조)
일본 공개특허공보 평7-193162호
그러나, 이와 같은 종래의 BGA 타입의 수지 봉지형 반도체 장치는, 금속의 리드 프레임을 사용하는 반도체 패키지와 상이하여, 내열 수지의 기재를 사용한 양면 기판 혹은 다층 배선 기판이 사용되기 때문에, 기판 제조 공정이 복잡해진다. 예를 들어, 기판을 제조할 때에는, 반도체 소자를 탑재하는 탑재면측의 배선과, 다른 일방측의 외부 접속 단자를 형성하기 위한 회로 형성용의 마스크 제작이 필요하게 된다. 추가로 기판 제조시에는 레지스트 코트, 노광·현상, 레지스트 패터닝, 배선 및 외부 접속 단자 사이를 도통시키기 위한 관통공 형성 및 도금 형성, 레지스트 박리 처리, 기판의 첩합 (貼合) 이 필요하게 된다. 그 때문에, 한 장당의 기판 단가가 금속 리드 프레임보다 높아져 버려, 토탈 패키징 비용이 높아져 버린다.
또, 도 7(2), 도 7(3) 에 나타내는 바와 같이, 하나의 반도체 장치 내에, 복수의 반도체 소자 및 전자 부품을 탑재하는 멀티칩 실장 혹은 모듈 실장을 실시할 때에는, 기판 상에 복수의 반도체 소자를 서로 이웃하여 탑재하거나, 반도체 소자를 중첩하여 탑재하거나 하는 형태가 채용되기 때문에, 탑재되는 반도체 소자 혹은 전자 부품의 수가 증가함에 따라, 반도체 장치의 사이즈는 커져, 반도체 장치를 사용한 전자 기기를 보다 작게, 보다 얇게, 보다 고집적으로 하는 것을 어렵게 하고 있었다.
본 발명은, 이상의 과제를 해결하기 위한 것으로, 종래의 멀티칩형의 반도체 장치보다 탑재되는 반도체 소자 혹은 전자 부품의 수가 증가해도, 보다 저렴하고, 또, 반도체 장치의 사이즈를 보다 작게 할 수 있는 반도체 장치의 제공을 과제로 한다.
상기 서술한 과제를 해결하기 위해서 이하의 수단을 사용하였다.
먼저, 제 1 수지 봉지체와 제 2 수지 봉지체로 이루어지는 수지 봉지형 반도체 장치로서,
상기 제 1 수지 봉지체는,
제 1 반도체 소자와,
상기 제 1 반도체 소자의 주위에 이간되어 형성된 외부 단자와,
상기 제 1 반도체 소자와 상기 외부 단자의 표면을 접속하는 이너 배선과,
상기 제 1 반도체 소자와 상기 외부 단자와 상기 이너 배선을 덮는 제 1 수지로 이루어지고,
상기 외부 단자의 이면과 상기 제 1 반도체 소자의 이면과 상기 이너 배선의 표면이 상기 제 1 수지로부터 노출되고,
상기 제 2 수지 봉지체는,
제 2 반도체 소자와,
상기 제 2 반도체 소자를 덮는 제 2 수지와,
상기 제 2 반도체 소자에 접속되고, 또한, 일부가 상기 제 2 수지로부터 노출된 금속체로 이루어지고,
상기 제 1 수지 봉지체로부터 상기 이너 배선이 노출되어 있는 면과 상기 제 2 수지 봉지체로부터 상기 금속체가 노출되어 있는 면이 밀착 성형되어 있고, 상기 이너 배선과 상기 금속체가 전기적으로 접속하고 있는 것을 특징으로 하는 수지 봉지형 반도체 장치로 하였다.
또, 제 1 수지 봉지체와 제 2 수지 봉지체로 이루어지는 수지 봉지형 반도체 장치의 제조 방법으로서,
기판의 일방의 주면 (主面) 에 복수의 이너 배선을 형성하는 공정과,
상기 복수의 이너 배선의 적어도 하나 이상의 이너 배선의 상기 기판과 반대의 면이 되는 표면의 일부에 외부 단자를 형성하는 공정과,
제 1 반도체 소자와 복수의 이너 배선을 전기적으로 접속하는 공정과,
제 1 수지에 의해, 상기 복수의 이너 배선, 상기 외부 단자 및 상기 제 1 반도체 소자가 배치된 상기 기판의 일방의 주면측을 수지 봉지하는 공정과,
상기 제 1 수지가 상기 기판과 접하는 면과는 반대의 면을 연마하여, 상기 외부 단자의 이면 및 상기 제 1 반도체 소자의 소자측과 반대의 면을 노출시키는 공정과,
상기 기판의 타방의 주면의 외주 부분 이외를 개구하여, 상기 복수의 이너 배선과 상기 제 1 수지를 노출시키는 공정과,
제 2 반도체 소자와, 상기 복수의 이너 배선을 금속체에 의해 전기적으로 접속하는 공정과,
제 2 수지에 의해, 상기 제 2 반도체 소자, 상기 금속체 및 복수의 이너 배선을 수지 봉지하여, 상기 제 1 수지와 상기 제 2 수지를 일체적으로 밀착 성형시켜 수지 봉지체를 형성하는 공정과,
상기 수지 봉지체를 각각의 수지 봉지형 반도체 장치로 개편화하는 공정으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법으로 하였다.
이상에 기술한 수단에 의해, 종래의 복수의 반도체 소자가 탑재되는 멀티칩형의 반도체 장치보다, 탑재되는 반도체 소자 혹은 전자 부품의 수가 증가해도, 보다 저렴하고, 또, 반도체 장치의 사이즈를 보다 작게 할 수 있으므로, 반도체 장치를 사용한 전자 기기를 보다 저렴하게, 보다 작게, 보다 얇게, 보다 고집적화하는 것에 공헌한다.
도 1 은, 본 발명의 제 1 실시예의 수지 봉지형 반도체 장치의 구조를 설명하는 도면으로, (1) 은 외부 단자측으로부터 반도체 장치를 투시한 도면이고, (2)는, (1) 의 절단선 A-A 를 따른 단면도이다.
도 2 는, 본 발명의 제 2 실시예의 수지 봉지형 반도체 장치의 구조를 설명하는 단면도이다.
도 3 은, 본 발명의 제 3 실시예의 수지 봉지형 반도체 장치의 구조를 설명하는 단면도이다.
도 4 는, 본 발명의 제 4 실시예의 수지 봉지형 반도체 장치의 구조를 설명하는 단면도이다.
도 5 는, 본 발명의 제 1 실시예의 수지 봉지형 반도체 장치의 제조 방법을 설명하는 공정 플로 단면도이다.
도 6 은, 도 5 에 계속되는, 본 발명의 제 1 실시예의 수지 봉지형 반도체 장치의 제조 방법을 설명하는 공정 플로 단면도이다.
도 7 은, 종래의 수지 봉지형 반도체 장치를 설명하는 단면도로, (1) 은 싱글칩을 탑재한 형태를 설명한 단면도이고, (2) 및 (3) 은 멀티칩을 탑재한 형태를 설명하는 단면도이다.
도 8 은, 본 발명의 제 ５ 실시예의 수지 봉지형 반도체 장치의 구조를 설명하는 도면으로, (1) 은 외부 단자측으로부터 반도체 장치를 투시한 도면이고, (2) 는, (1) 의 절단선 A-A 를 따른 단면도이다.
도 9 는, 본 발명의 제 6 실시예의 수지 봉지형 반도체 장치의 구조를 설명하는 단면도이다.
도 10 은, 본 발명의 제 7 실시예의 수지 봉지형 반도체 장치의 구조를 설명하는 단면도이다.
도 11 은, 본 발명의 제 ５ 실시예의 수지 봉지형 반도체 장치의 제조 방법을 설명하는 공정 플로 단면도이다.
도 12 는, 도 11 에 계속되는, 본 발명의 제 ５ 실시예의 수지 봉지형 반도체 장치의 제조 방법을 설명하는 공정 플로 단면도이다.
이하, 본 발명의 제 1 실시예의 수지 봉지형 반도체 장치를 설명한다.
도 1 은, 본 발명의 제 1 실시예인 수지 봉지형 반도체 장치를 나타내는 도면으로, (1) 은 외부 단자의 이면으로부터 반도체 장치를 투시한 도면이고, 도 1(2) 는, 도 1(1) 의 절단선 A-A 를 따른 단면도이다.
도 1 에 나타내는 바와 같이, 제 1 실시예의 수지 봉지형 반도체 장치는, 6개의 외부 단자 (5) 를 갖는 6 핀 타입의 멀티칩 패키지이다. 그 구성은, 다음과 같다.
제 1 반도체 소자 (2) 와, 제 1 반도체 소자 (2) 에 형성한 복수의 전극 패드 (도시 생략) 에 형성된 범프 전극 (3A) 이 플립칩 접속하고 있는 복수의 이너 배선 (4) 과, 복수의 이너 배선 (4) 의 일방의 주면 (이면) 에 일체적으로 연결하도록 형성한 외부 단자 (5) 를 갖고, 이너 배선 (4) 의 타방의 주면 (표면) 및 외부 단자 (5) 의 이면인 실장되는 면만을 노출하도록 제 1 수지 (6) 에 의해 수지 봉지된 제 1 수지 봉지체 (25) 와, 도 1(1) 에 있어서는 파선으로 나타낸 제 2 반도체 소자 (7) 와, 제 2 반도체 소자 (7) 에 형성한 복수의 전극 패드 (도시 생략) 에 형성되고, 이너 배선 (4) 의 타방의 주면 (표면) 과 플립칩 접속되는 금속체인 범프 전극 (3B) 을 갖고, 제 2 반도체 소자 (7) 와 범프 전극 (3B) 이 제 2 수지 (8) 에 의해 수지 봉지된 제 2 수지 봉지체 (26) 로 이루어지고, 제 2 수지 봉지체 (26) 로부터 금속체인 범프 전극 (3B) 이 노출되어 있는 면과 제 1 수지 봉지체 (25) 로부터 이너 배선 (4) 이 노출되어 있는 면이 일체적으로 밀착 성형된 구조를 갖는다.
제 1 수지 봉지체 (25) 는, 범프 전극 (3A) 이 형성된 제 1 반도체 소자 (2) 와, 제 1 반도체 소자 (2) 의 주위에 이간되어 배치된 외부 단자 (5) 와, 범프 전극 (3A) 및 외부 단자 (5) 에 접속된 이너 배선 (4) 이, 제 1 수지 (6) 에 의해 봉함 (封緘) 된 구성이다. 그리고, 제 1 반도체 소자 (2) 및 외부 단자의 이면은 제 1 수지 (6) 로부터 노출되어, 제 1 반도체 소자 (2) 의 이면과 외부 단자 (5) 의 이면과 제 1 수지 (6) 의 표면에 의해 하나의 평면이 형성되어, 반도체 장치의 제 1 면이 되고 있다.
또, 제 2 수지 봉지체 (26) 는, 범프 전극 (3B) 을 형성한 제 2 반도체 소자 (7) 가 제 2 수지 (8) 에 의해 피복되고, 범프 전극 (3B) 의 표면이 제 2 수지 (8) 로부터 노출되는 구성이다. 그리고, 제 1 수지 봉지체 (25) 로부터 노출되는 이너 배선 (4) 과 제 2 수지 봉지체 (26) 로부터 노출되는 범프 전극 (3B) 이 접속하여 본 발명의 수지 봉지형 반도체 장치를 이루고 있다. 또한, 제 1 수지 봉지체 (25) 와 제 2 수지 봉지체 (26) 는 단면에서 볼 때 사각형으로서, 제 1 수지 봉지체 (25) 및 제 2 수지 봉지체 (26) 로 이루어지는 수지 봉지형 반도체 장치도 사각형의 단면을 갖고 있다.
도 1(1), 도 1(2) 에 나타내는 바와 같이, 제 1 실시예의 수지 봉지형 반도체 장치는, 제 1 반도체 소자 (2) 와 제 2 반도체 소자 (7) 가, 각각 범프 전극 (3A, 3B) 을 개재하여, 이너 배선 (4) 과 플립칩 접속되고, 반도체 장치 내에서 대면 (對面) 에 탑재된다. 이와 같이, 대면 탑재로 함으로써, 종래보다 반도체 소자 간의 배선 거리가 짧아져, 보다 배선 손실 (스페이스, 전기 저항 외) 이 작은 효율 설계가 가능해진다.
제 1 실시예에 있어서는, 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 가 각각 MOSFET 의 스위칭을 컨트롤하는 컨트롤 소자 및 MOSFET 로 구성된다. 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 의 전극부에는, 구리재의 범프 전극 (3A, 3B) 이 각각 형성되고, 구리를 베이스재로 한 이너 배선 (4) 의 범프 전극 (3A, 3B) 과의 접속 표면에는, 니켈, 팔라듐, 금의 적층막이 순서대로 형성된다. 제 1 수지 (6) 및 제 2 수지 (8) 는, 반도체 소자의 봉지에 사용하는 일반적인 차광 성분을 함유한 열 경화형의 에폭시 수지가 사용되고 있다. 제품 사양, 형태에 따라서는, 광 투과성의 봉지 수지가 제 1 수지 (6) 또는 제 2 수지 (8) 에 사용된다.
또, 제 1 반도체 소자 (2) 는, 소자 형성측과 반대의 면이, 외부 단자 (5) 의 이면인 실장면과 동일한 주면으로 되어 있고, 제 1 수지 (6) 로부터 외부로 노출되도록 형성되고, 당해 노출 프로세스는, 수지를 연마함으로써 실현된다. 예를 들어, 플립칩 접속시에는, 제 1 반도체 소자 (2) 의 두께를 250 ㎛ 로 설정하여, 소자의 강성이 높은 상태에서 플립칩 접속을 실시하고, 그 후의 수지 연마 프로세스에서, 외부 단자 (5) 와 동일 평면이 될 때까지 제 1 반도체 소자 (2) 를 얇게 할 수 있다.
특히 반도체 소자의 크기가 커질수록, 예를 들어 50 ㎛ 까지 박형화되면, 반도체 소자의 강성이 저하되고, 플립칩 접속이 곤란해져, 품질의 저하 또는 생산 수율의 저하를 초래해 버린다. 제 1 실시예에 있어서의, 수지 봉지형 반도체 장치는, 보다 큰 반도체 소자를 복수 개 탑재한 경우에 있어서도, 상기 서술한 프로세스로 플립칩 접속이 실시되므로, 보다 박형화한 반도체 장치를 안정적인 수율로 제공할 수 있다.
이하, 본 발명의 제 2 실시예의 수지 봉지형 반도체 장치를 설명한다.
도 2 는, 본 발명의 제 2 실시예인 수지 봉지형 반도체 장치의 단면도이다. 제 2 실시예는, 제 1 실시예와 동등한 구조를 나타낸 것이지만, 제 2 반도체 소자 (7) 를 페이스 업으로 제 1 수지 (6) 의 주면에 접착재를 사용하여 고정시킨 점, 및 제 2 반도체 소자 (7) 에 형성한 복수의 전극 패드와 복수의 이너 배선 (4) 이, 본 실시예에 있어서의 금속체인 금속선 (9) 을 사용한 와이어 본딩 접속인 점이 상이한 것이다. 제 2 실시예에서 사용한 금속선 (9) 은 구리선을 사용하였다. 또, 제 1 실시예에서 예시한 반도체 소자의 구성 대신에, 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 를 각각 MOSFET, MOSFET 의 스위칭을 컨트롤하는 컨트롤 소자로 한 구성으로 해도 된다.
여기서, 제 1 수지 (6) 와 제 2 수지 (8) 의 조성은 각각 결정하는 것이 가능하다. 동일 조성이어도 되고, 상이한 조성이어도 된다. 예를 들어, 제 2 반도체 소자 (7) 가 광학 소자로서, 제 1 반도체 소자 (2) 가 그 제어 소자이면, 제 2 수지 (8) 를 투명 수지로 하고, 제 1 수지 (6) 를 차광성의 수지로 할 수도 있다.
이하, 본 발명의 제 3 실시예의 수지 봉지형 반도체 장치를 설명한다.
도 3 은, 본 발명의 제 3 실시예인 수지 봉지형 반도체 장치의 단면도이다. 제 3 실시예는, 제 1 실시예와 동등한 구조를 나타내는 것이지만, 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 가 각각 복수 개의 반도체 소자로 치환된 구성인 점에서 상이한 것이다.
도 3(1) 에 나타내는 바와 같이, 복수의 제 1 반도체 소자 (2) 및 복수의 제 2 반도체 소자 (7) 와, 복수의 이너 배선 (4) 이 모두 플립칩 접속에 의해 구성되어 있다. 또, 도 3(2) 에 나타내는 바와 같이, 복수의 제 1 반도체 소자 (2) 와 복수의 이너 배선 (4) 이 플립칩 접속에 의해 구성되고, 한편, 복수의 제 2 반도체 소자 (7) 와 복수의 이너 배선 (4) 이 와이어 본딩 접속하는 구성으로 해도 된다. 복수의 제 1 반도체 소자 (2), 복수의 제 2 반도체 소자 (7) 와 복수의 이너 배선 (4) 의 접속 형태는, 대상이 되는 제품의 목적에 따라, 와이어 본딩 접속 또는 플립칩 접속의 어느 조합이 채용된다.
상기 서술한 바와 같이, 제 3 실시예의 수지 봉지형 반도체 장치는, 복수의 반도체 소자 또는 복수의 부품에 의해 달성되는 고도화된 제품 사양 또는 어플리케이션에 대해서도, 반도체 장치의 크기를 크게 하지 않고, 한정된 스페이스를 최대한으로 활용하는 실장 옵션을 제공하고, 보다 작게, 보다 얇게, 보다 고집적화가 요망되는 전자 기기의 개발에 공헌할 수 있다.
이하, 본 발명의 제 4 실시예의 수지 봉지형 반도체 장치를 설명한다.
도 4 는, 본 발명의 제 4 실시예인 수지 봉지형 반도체 장치의 단면도이다. 제 4 실시예는, 제 1 실시예와 동등한 구조를 나타낸다. 단, 제 1 반도체 소자 (2) 는, 소자 형성측과 반대의 면이, 외부 단자 (5) 의 이면인 실장면과 동일한 주면에는 없고, 제 1 수지 (6) 로부터 외부로 노출되지 않도록 형성되어 있다. 도 4(1) 에서는 제 1 반도체 소자 (2) 가 플립칩 접속하고, 그 소자 형성면이 제 2 반도체 소자 (7) 에 대향하여 형성되어 있다. 또, 도 4(2) 에서는 제 1 반도체 소자 (2) 가 와이어 본딩 접속하고, 그 소자 형성면이 제 2 반도체 소자 (7) 의 소자 형성면과 동일 방향으로 형성되어 있다. 제품 사양상, 제 1 반도체 소자 (2) 를 외부로 노출시킬 수 없는 경우에는, 도 4(1), 도 4(2) 에 나타내는 바와 같은, 제 1 반도체 소자 (2) 가, 제 1 수지 (6) 에 매립된 구성을 사용하는 것이 유효하다.
다음으로, 본 발명의 제 1 실시예인 수지 봉지형 반도체 장치의 제조 방법을, 공정마다 나타낸 단면도를 사용하여 설명한다.
도 5(1) 에 나타내는 바와 같이, 먼저 처음에, 기판 (10) 을 준비한다. 기판 (10) 은, 길이 250 ㎜, 폭 80 ㎜, 두께 250 ㎛ 의 철계의 강판으로 하였다. 그 밖에 구리를 베이스로 한 합금 소재, 또는, 니켈을 베이스로 한 합금 소재를 사용해도 된다. 나아가서는, 절연체인 세라믹스 혹은 섬유 강화 플라스틱 (FRP) 의 판이나 폴리이미드 등의 유기 소재의 판이어도 된다. 도 5(2) 에 나타내는 바와 같이, 기판 (10) 의 일방의 주면에, 구리의 이너 배선 (4) 을 전해 도금 또는 인쇄법으로 두께 15 ㎛ 의 배선 패턴을 형성한다. 그 후, 도 5(3) 에 나타내는 바와 같이, 외부 단자 (5) 를 형성하고자 하는 이너 배선 (4) 의 기판 (10) 과 반대의 면이 되는 표면의 일부에 전해 도금으로 두께 80 ㎛ 의 외부 단자 (5) 를 패턴 형성한다. 외부 단자의 재질은, 땜납, 금, 은, 구리, 알루미늄, 팔라듐, 혹은 니켈의 단층 재료, 혹은 이것들 금속을 적층한 다층 금속 재료로 이루어진다.
계속해서, 도 5(4) 에 나타내는 바와 같이, 250 ㎛ 의 두께로 백 그라인드 된 제 1 반도체 소자 (2) 를, 범프 전극 (3A) 을 개재하여 이너 배선 (4) 의 일부의 표면에 플립칩 접속한다.
다음으로, 도 5(5) 에 나타내는 바와 같이, 이너 배선 (4) 과 외부 단자 (5) 및 제 1 반도체 소자 (2) 를 제 1 수지 (6) 로, 기판 (10) 의 일방의 주면측을 트랜스퍼 몰드로 수지 봉지하고, 수지 두께 200 ㎛ 정도의 수지 봉지체를 형성한다. 제 1 수지 (6) 는, 반도체 소자의 봉지에 사용하는 일반적인 차광 성분을 함유한 열 경화형의 에폭시 수지를 사용한다.
다음으로, 도 6(1) 에 나타내는 바와 같이, 제 1 수지 (6) 의 일방의 주면 전체를 연마하여, 외부 단자 (5) 의 실장면 및 제 1 반도체 소자 (2) 의 소자측과 반대의 면을 노출시킨다. 다음으로, 도 6(2) 에 나타내는 바와 같이, 기판 (10) 의 타방의 주면의 외주 부분 이외를 에칭에 의해 개구시켜, 이너 배선 (4) 과 제 1 수지 (6) 를 노출시킨다. 다음으로, 도 6(3) 에 나타내는 바와 같이, 제 2 반도체 소자 (7) 에 형성한 범프 전극 (3B) 을 개재하여, 제 2 반도체 장치 (7) 와 이너 배선 (4) 을 플립칩 접속한다.
다음으로, 도 6(4) 에 나타내는 바와 같이, 제 2 수지 (8) 에 의해, 제 2 반도체 소자 (7) 및 이너 배선 (4) 을 트랜스퍼 몰드법으로 수지 봉지하여, 제 1 수지 (6) 와 제 2 수지 (8) 가, 일체적으로 밀착 성형되도록 하여 수지 봉지체를 형성한다. 제 2 수지 (8) 에 대해서도, 제 1 수지 (6) 와 동일하게, 일반적인 차광 성분을 함유한 열 경화형의 에폭시 수지를 사용한다. 또, 제 2 수지 (8) 로 일체 성형을 실시하기 전에, 에칭에 의해 개구시킨 이너 배선 (4) 과 제 1 수지 (6) 의 표면을 플라즈마 처리 등으로 세정해 두면, 계면의 수지 밀착성이 높아져, 신뢰성이 높은 수지 봉지체를 얻을 수 있다. 제 2 수지 (8) 의 형성에 있어서는 트랜스퍼 몰드법 대신에 포팅법이나 프레싱법을 사용해도 된다.
마지막으로, 도 6(5) 에 나타내는 바와 같이, 블레이드 다이싱으로 수지 봉지체를 개편화하여, 각각의 수지 봉지형 반도체 장치가 완성된다. 블레이드 다이싱 대신에 브레이킹법이나 레이저 컷법을 사용해도 상관없다.
계속해서, 이하에서는 본 발명의 제 ５ 실시예의 수지 봉지형 반도체 장치를 설명한다.
도 8 은, 본 발명의 제 ５ 실시예인 수지 봉지형 반도체 장치를 나타내는 도면으로, (1) 은 외부 단자의 이면으로부터 반도체 장치를 투시한 도면이고, 도 8(2) 는, 도 8(1) 절단선 A-A 를 따른 단면도이다.
도 8 에 나타내는 바와 같이, 제 ５ 실시예의 수지 봉지형 반도체 장치는, 6개의 외부 단자 (5) 를 갖는 6 핀 타입의 멀티칩 패키지이다. 그 구성은, 제 1 반도체 소자 (2) 와, 제 1 반도체 소자 (2) 에 형성한 복수의 전극 패드 (도시 생략) 에 형성된 범프 전극 (3A) 이 플립칩 접속되어 있는 복수의 이너 배선 (4) 과, 복수의 이너 배선 (4) 의 일방의 주면 (이면) 에 일체적으로 연결되도록 형성한 외부 단자 (5) 를 갖고, 이너 배선 (4) 의 타방의 주면 (표면) 및 외부 단자 (5) 의 이면인 실장되는 면만을 노출하도록 제 1 수지 (6) 에 의해 수지 봉지된 제 1 수지 봉지체 (25) 와, 제 2 반도체 소자 (7) 와, 제 2 반도체 소자 (7) 에 형성한 복수의 전극 패드 (도시 생략) 에 형성되고, 이너 배선 (4) 의 타방의 주면 (표면) 과 플립칩 접속되는 금속체인 범프 전극 (3B) 을 갖고, 제 2 반도체 소자 (7) 와 범프 전극 (3B) 이 제 2 수지 (8) 에 의해 수지 봉지된 제 2 수지 봉지체 (26) 로 이루어지고, 제 2 수지 봉지체 (26) 로부터 금속체인 범프 전극 (3B) 이 노출되어 있는 면과 제 1 수지 봉지체 (25) 로부터 이너 배선 (4) 이 노출되어 있는 면이 일체적으로 밀착 성형된 구조를 갖는다.
제 1 수지 봉지체 (25) 는, 범프 전극 (3A) 이 형성된 제 1 반도체 소자 (2) 와, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 형성된 피복층 (12) 과, 제 1 반도체 소자 (2) 의 주위에 이간되어 배치된 외부 단자 (5) 와, 범프 전극 (3A) 및 외부 단자 (5) 에 접속된 이너 배선 (4) 이, 제 1 수지 (6) 에 의해 봉함 된 구성이다. 그리고, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 형성된 피복층 (12) 및 외부 단자의 이면은 제 1 수지 (6) 로부터 노출되고, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 형성된 피복층 (12) 과 외부 단자 (5) 의 이면과 제 1 수지 (6) 의 표면에 의해 하나의 평면이 형성되어, 반도체 장치의 제 1 면으로 되어 있다.
또, 제 2 수지 봉지체 (26) 는, 범프 전극 (3B) 을 형성한 제 2 반도체 소자 (7) 가 제 2 수지 (8) 에 의해 피복되고, 범프 전극 (3B) 의 표면이 제 2 수지 (8) 로부터 노출되는 구성이다. 그리고, 제 1 수지 봉지체 (25) 로부터 노출되는 이너 배선 (4) 과 제 2 수지 봉지체 (26) 로부터 노출되는 범프 전극 (3B) 이 접속하여 본 발명의 수지 봉지형 반도체 장치를 이루고 있다. 또한, 제 1 수지 봉지체 (25) 와 제 2 수지 봉지체 (26) 는 단면에서 볼 때 사각형으로서, 제 1 수지 봉지체 (25) 및 제 2 수지 봉지체 (26) 로 이루어지는 수지 봉지형 반도체 장치도 사각형의 단면을 갖고 있다.
도 8(1), 도 8(2) 에 나타내는 바와 같이, 제 ５ 실시예의 수지 봉지형 반도체 장치는, 제 1 반도체 소자 (2) 와 제 2 반도체 소자 (7) 가 각각 범프 전극 (3A, 3B) 을 개재하여, 이너 배선 (4) 과 플립칩 접속되어, 반도체 장치 내에서 대면에 탑재된다. 이와 같이, 대면 탑재로 함으로써, 종래보다 반도체 소자 간의 배선 거리가 짧아져, 보다 배선 손실 (스페이스, 전기 저항 외) 이 작은 효율 설계가 가능하게 된다. 또, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 형성된 피복층 (12) 에 의해, 제 1 반도체 소자 (2) 가 외부 환경으로부터 보호된다.
제 ５ 실시예에 있어서도, 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 가 각각 MOSFET 의 스위칭을 컨트롤하는 컨트롤 소자, MOSFET 로 구성된다. 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 의 전극부에는, 구리재의 범프 전극 (3A, 3B) 이 각각 형성되고, 구리를 베이스재로 한 이너 배선 (4) 의 범프 전극 (3A, 3B) 과의 접속 표면에는, 니켈, 팔라듐, 금의 적층막이 순서대로 형성된다. 제 1 수지 (6) 및 제 2 수지 (8) 는, 반도체 소자의 봉지에 사용하는 일반적인 차광 성분을 함유한 열 경화형의 에폭시 수지가 사용되고 있다. 제품 사양, 형태에 따라서는, 광 투과성의 봉지 수지가, 제 1 수지 (6) 또는 제 2 수지 (8) 에 사용된다. 제 1 반도체 소자 (2) 가 외부 광의 영향을 센시티브하게 받는 경우에는, 제 1 반도체 소자 (2) 의 소자와 반대면에 형성된 피복층 (12) 에 차광재를 채용함으로써, 외부 광으로부터의 영향을 작게 할 수 있다.
또, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 형성된 피복층 (12) 의 표면이, 외부 단자 (5) 의 이면인 실장면과 동일한 주면으로 되어 있고, 제 1 수지 (6) 로부터 외부로 노출되도록 형성되고, 당해 노출 프로세스는, 수지를 연마함으로써 실현된다. 예를 들어, 플립칩 접속시에는, 제 1 반도체 소자 (2) 의 두께를 50 ㎛ 로 설정하고, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 형성된 피복층 (12) 을 80 ㎛ 두께의 수지를 코팅함으로써, 소자의 강성이 높은 상태에서 플립칩 접속을 실시하고, 그 후의 수지 연마 프로세스에서, 외부 단자 (5) 와 동일한 평면이 될 때까지, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 형성된 수지의 피복층 (12) 을 연마함으로써, 피복층 (12) 을 얇게 할 수 있다.
특히 수지 연마 프로세스에 있어서, 외부 단자 (5) (예를 들어 구리) 와 제 1 반도체 소자 (2) (예를 들어 실리콘) 와 제 1 수지 (6) (에폭시 수지) 의 3 종의 이종 재료를 연마하는 것은 곤란해져, 품질의 저하 또는 생산 수율의 저하를 초래해 버릴 가능성도 있다. 그 때문에, 제 ５ 실시예에 있어서의, 수지 봉지형 반도체 장치는, 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면에 수지의 피복층 (12) 을 형성함으로써, 연마 프로세스에 있어서, 외부 단자 (5) (예를 들어 구리) 와 제 1 수지 (6) (예를 들어 에폭시 수지) 와 피복층 (12) (예를 들어 에폭시 수지) 의 2 종의 재료 (예를 들어 구리와 에폭시 수지) 만의 연마가 된다. 보다 큰 반도체 소자를 복수 개 탑재한 경우에 있어서, 상기 서술한 연마 프로세스는 보다 간이하게 실시할 수 있으므로, 보다 고집적으로, 보다 박형화한 멀티칩 반도체 장치를 안정적인 수율로 제공할 수 있다. 특히 제 1 반도체 소자 (2) 의 모재인 실리콘은, 난삭재 (難削材) 이기 때문에, 피복층 (12) 을 형성하여 쾌삭성을 높이는 것은 품질의 향상 또는 생산 수율을 높이는 데에 효과가 있다.
이하, 본 발명의 제 6 실시예의 수지 봉지형 반도체 장치를 설명한다.
도 9 는, 본 발명의 제 6 실시예인 수지 봉지형 반도체 장치의 단면도이다. 제 6 실시예는, 제 ５ 실시예와 동등한 구조를 나타내는 것이지만, 제 2 반도체 소자 (7) 를 페이스 업으로 제 1 수지 (6) 의 주면에 접착재를 사용하여 고정시킨 점, 및 제 2 반도체 소자 (7) 에 형성한 복수의 전극 패드와 복수의 이너 배선 (4) 이, 본 실시예에 있어서의 금속체인 금속선 (9) 을 사용한 와이어 본딩 접속인 점이 상이한 것이다. 제 6 실시예에서 사용한 금속선 (9) 에는, 구리선을 사용하였다. 또, 제 ５ 실시예에서 예시한 반도체 소자의 구성 대신에, 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 를 각각 MOSFET, MOSFET 의 스위칭을 컨트롤하는 컨트롤 소자로 한 구성으로 해도 된다.
여기서, 제 1 수지 (6) 와 제 2 수지 (8) 의 조성은 개개로 결정하는 것이 가능하다. 동일 조성이어도 되고, 상이한 조성이어도 된다. 예를 들어, 제 2 반도체 소자 (7) 가 광학 소자로서, 제 1 반도체 소자 (2) 가 그 제어 소자이면, 제 2 수지 (8) 를 투명 수지로 하고, 제 1 수지 (6) 를 차광성의 수지로 할 수도 있다.
이하, 본 발명의 제 7 실시예의 수지 봉지형 반도체 장치를 설명한다.
도 10 은, 본 발명의 제 7 실시예인 수지 봉지형 반도체 장치의 단면도이다. 제 7 실시예는, 제 ５ 실시예와 동등한 구조를 나타내는 것이지만, 제 1 반도체 소자 (2) 및 제 2 반도체 소자 (7) 가 각각 복수 개의 반도체 소자로 치환된 구성인 점에서 상이한 것이다.
도 10(1) 에 나타내는 바와 같이, 복수의 제 1 반도체 소자 (2) 및 복수의 제 2 반도체 장치 (7) 와, 복수의 이너 배선 (4) 이 모두 플립칩 접속에 의해 구성되어 있다. 또, 도 10(2) 에 나타내는 바와 같이, 복수의 제 1 반도체 소자 (2) 와 복수의 이너 배선 (4) 이, 플립칩 접속에 의해 구성되고, 한편, 복수의 제 2 반도체 장치 (7) 와 복수의 이너 배선 (4) 이 와이어 본딩 접속하는 구성으로 해도 된다. 복수의 제 1 반도체 소자 (2), 복수의 제 2 반도체 장치 (7) 와, 복수의 이너 배선 (4) 의 접속 형태는, 대상이 되는 제품의 목적에 따라, 와이어 본딩 접속 또는 플립칩 접속의 어느 조합이 채용된다.
상기 서술한 바와 같이, 제 7 실시예의 수지 봉지형 반도체 장치는, 복수의 반도체 소자 또는 복수의 부품에 의해 달성되는 고도화된 제품 사양 또는 어플리케이션에 대해서도, 반도체 장치의 크기를 크게 하지 않고, 한정된 스페이스를 최대한으로 활용하는 실장 옵션을 제공하여, 보다 작게, 보다 얇게, 보다 고집적화, 보다 고품질이 요망되는 전자 기기의 개발에 공헌할 수 있다.
다음으로, 본 발명의 제 ５ 실시예인 수지 봉지형 반도체 장치의 제조 방법을, 공정마다 나타낸 단면도를 사용하여 설명한다.
도 11(1) 에 나타내는 바와 같이, 먼저 처음에, 기판 (10) 을 준비한다. 기판 (10) 은, 길이 250 ㎜, 폭 80 ㎜, 두께 250 ㎛ 의 철계의 강판으로 하였다. 그 밖에 구리를 베이스로 한 합금 소재, 또는, 니켈을 베이스로 한 합금 소재를 사용해도 된다. 나아가서는, 절연체인 세라믹스 혹은 섬유 강화 플라스틱 (FRP) 의 판이나 폴리이미드 등의 유기 소재의 판이어도 된다. 도 11(2) 에 나타내는 바와 같이, 기판 (10) 의 일방의 주면에, 구리의 이너 배선 (4) 을 전해 도금 또는 인쇄법으로 두께 15 ㎛ 의 배선 패턴을 형성한다. 그 후, 도 11(3) 에 나타내는 바와 같이, 외부 단자 (5) 를 형성하고자 하는 이너 배선 (4) 의 기판 (10) 과 반대의 면이 되는 표면의 일부에 전해 도금으로 두께 80 ㎛ 의 외부 단자 (5) 를 패턴 형성한다. 외부 단자의 재질은, 땜납, 금, 은, 구리, 알루미늄, 팔라듐, 혹은 니켈의 단층 재료, 혹은 이들의 금속을 적층한 다층 금속 재료로 이루어진다.
계속해서, 도 11(4) 에 나타내는 바와 같이, 50 ㎛ 의 두께로 백 그라인드 한 후, 백 그라인드면에 두께 80 ㎛ 의 수지의 피복층 (12) 을 코팅한 웨이퍼를 다이싱에 의해 개편화한 제 1 반도체 소자 (2) 를, 범프 전극 (3A) 을 개재하여 이너 배선 (4) 의 일부의 표면에 플립칩 접속한다. 다음으로, 도 11(5) 에 나타내는 바와 같이, 이너 배선 (4) 과 외부 단자 (5) 및 제 1 반도체 소자 (2) 를 제 1 수지 (6) 에 의해 기판 (10) 의 일방의 주면측을 트랜스퍼 몰드로 수지 봉지하여, 수지 두께 200 ㎛ 정도의 수지 봉지체를 형성한다. 제 1 수지 (6) 는, 반도체 소자의 봉지에 사용하는 일반적인 차광 성분을 함유한 열 경화형의 에폭시 수지를 사용한다.
다음으로, 도 12(1) 에 나타내는 바와 같이, 제 1 수지 (6) 의 일방의 주면 전체를 연마하여, 외부 단자 (5) 의 실장면 및 제 1 반도체 소자 (2) 의 소자 형성측과 반대의 면의 피복층 (12) 을 노출시킨다. 다음으로, 도 12(2) 에 나타내는 바와 같이, 기판 (10) 의 타방의 주면의 외주 부분 이외를 에칭에 의해 개구시켜, 이너 배선 (4) 과 제 1 수지 (6) 를 노출시킨다. 다음으로, 도 12(3) 에 나타내는 바와 같이, 제 2 반도체 소자 (7) 에 형성한 범프 전극 (3B) 을 개재하여, 제 2 반도체 장치 (7) 와 이너 배선 (4) 을 플립칩 접속한다.
다음으로, 도 12(4) 에 나타내는 바와 같이, 제 2 수지 (8) 에 의해, 제 2 반도체 소자 (7) 및 이너 배선 (4) 을 트랜스퍼 몰드법으로 수지 봉지하여, 제 1 수지 (6) 와 제 2 수지 (8) 가, 일체적으로 밀착 성형되도록 하여 수지 봉지체를 형성한다. 제 2 수지 (8) 에 대해서도, 제 1 수지 (6) 와 동일하게, 일반적인 차광 성분을 함유한 열 경화형의 에폭시 수지를 사용한다. 또, 제 2 수지 (8) 로 일체 성형을 실시하기 전에, 에칭에 의해 개구시킨 이너 배선 (4) 과 제 1 수지 (6) 의 표면을 플라즈마 처리 등으로 세정해 두면, 계면의 수지 밀착성이 높아져, 신뢰성이 높은 수지 봉지체를 얻을 수 있다. 제 2 수지 (8) 의 형성에 있어서는 트랜스퍼 몰드법 대신에 포팅법이나 프레싱법을 사용해도 된다.
마지막으로, 도 12(5) 에 나타내는 바와 같이, 블레이드 다이싱으로 수지 봉지체를 개편화하여, 각각의 수지 봉지형 반도체 장치가 완성된다. 블레이드 다이싱 대신에 브레이킹법이나 레이저 컷법을 사용해도 상관없다.
1 : 반도체 소자
2 : 제 1 반도체 소자
3A, 3B : 범프 전극
4 : 이너 배선
5 : 외부 단자
6 : 제 1 수지
7 : 제 2 반도체 소자
8 : 제 2 수지
9 : 금속선
10 : 기판
11 : 봉지 수지
12 : 피복층
20 : 배선
21 : 외부 접속부
22 : 땜납 볼
23 : 다이 패드
24 : 스루홀
25 : 제 1 수지 봉지체
26 : 제 2 수지 봉지체

Claims (32)

  1. 제 1 수지 봉지체와 제 2 수지 봉지체로 이루어지는 수지 봉지형 반도체 장치로서,
    상기 제 1 수지 봉지체는,
    제 1 반도체 소자와,
    상기 제 1 반도체 소자의 주위에 이간되어 형성된 외부 단자와,
    상기 제 1 반도체 소자와 상기 외부 단자의 표면을 접속하는 이너 배선과,
    상기 제 1 반도체 소자와 상기 외부 단자와 상기 이너 배선을 덮는 제 1 수지로 이루어지고,
    상기 외부 단자의 이면과 상기 제 1 반도체 소자의 이면과 상기 이너 배선의 표면이 상기 제 1 수지로부터 노출되고,
    상기 제 2 수지 봉지체는,
    제 2 반도체 소자와,
    상기 제 2 반도체 소자를 덮는 제 2 수지와,
    상기 제 2 반도체 소자에 접속되고, 또한, 일부가 상기 제 2 수지로부터 노출된 금속체로 이루어지고,
    상기 제 1 수지 봉지체로부터 상기 이너 배선이 노출되어 있는 면과 상기 제 2 수지 봉지체로부터 상기 금속체가 노출되어 있는 면이 밀착 성형되어 있고, 상기 이너 배선과 상기 금속체가 전기적으로 접속하고 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  2. 제 1 항에 있어서,
    상기 금속체가 범프 전극으로서, 상기 제 2 반도체 소자는 상기 이너 배선에 플립칩 접속되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  3. 제 1 항에 있어서,
    상기 금속체가 금속선으로서, 상기 제 2 반도체 소자는 상기 이너 배선에 와이어 본딩 접속되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 수지와 상기 제 2 수지가 상이한 조성인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 수지 봉지체를 이루는 상기 제 1 반도체 소자는 복수 개인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 수지 봉지체를 이루는 상기 제 2 반도체 소자는 복수 개인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  7. 제 1 수지 봉지체와 제 2 수지 봉지체로 이루어지는 수지 봉지형 반도체 장치로서,
    상기 제 1 수지 봉지체는,
    제 1 반도체 소자와,
    상기 제 1 반도체 소자의 주위에 이간되어 형성된 외부 단자와,
    상기 제 1 반도체 소자와 상기 외부 단자의 표면을 접속하는 이너 배선과,
    상기 제 1 반도체 소자와 상기 외부 단자와 상기 이너 배선을 덮는 제 1 수지로 이루어지고,
    상기 외부 단자의 이면과 상기 제 1 반도체 소자의 이면에 형성된 피복층과 상기 이너 배선의 표면이 상기 제 1 수지로부터 노출되고,
    상기 제 2 수지 봉지체는,
    제 2 반도체 소자와,
    상기 제 2 반도체 소자를 덮는 제 2 수지와,
    상기 제 2 반도체 소자에 접속되고, 또한, 일부가 상기 제 2 수지로부터 노출된 금속체로 이루어지고,
    상기 제 1 수지 봉지체로부터 상기 이너 배선이 노출되어 있는 면과 상기 제 2 수지 봉지체로부터 상기 금속체가 노출되어 있는 면이 밀착 성형되어 있고, 상기 이너 배선과 상기 금속체가 전기적으로 접속하고 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  8. 제 7 항에 있어서,
    상기 금속체가 범프 전극으로서, 상기 제 2 반도체 소자는 상기 이너 배선에 플립칩 접속되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  9. 제 7 항에 있어서,
    상기 금속체가 금속선으로서, 상기 제 2 반도체 소자는 상기 이너 배선에 와이어 본딩 접속되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 수지와 상기 제 2 수지가 상이한 조성인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  11. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 수지 봉지체를 이루는 상기 제 1 반도체 소자는 복수 개인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  12. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 수지 봉지체를 이루는 상기 제 2 반도체 소자는 복수 개인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  13. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 반도체 소자의 이면에 형성된 피복층의 재질이, 합금재인 땜납, 금, 은, 구리, 알루미늄, 팔라듐, 니켈 및 유기재인 에폭시 수지의 어느 하나로 이루어지는 단층 재료, 혹은 이 중의 복수의 재료를 적층한 다층 재료로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  14. 제 1 수지 봉지체와 제 2 수지 봉지체로 이루어지는 수지 봉지형 반도체 장치의 제조 방법으로서,
    기판의 일방의 주면에 복수의 이너 배선을 형성하는 공정과,
    상기 복수의 이너 배선의 적어도 하나 이상의 이너 배선의 상기 기판과 반대의 면이 되는 표면의 일부에 외부 단자를 형성하는 공정과,
    제 1 반도체 소자와 복수의 이너 배선을 전기적으로 접속하는 공정과,
    제 1 수지에 의해, 상기 복수의 이너 배선, 상기 외부 단자 및 상기 제 1 반도체 소자가 배치된 상기 기판의 일방의 주면측을 수지 봉지하는 공정과,
    상기 제 1 수지가 상기 기판과 접하는 면과는 반대의 면을 연마하여, 상기 외부 단자의 이면 및 상기 제 1 반도체 소자의 소자측과 반대의 면을 노출시키는 공정과,
    상기 기판의 타방의 주면의 외주 부분 이외를 개구하여, 상기 복수의 이너 배선과 상기 제 1 수지를 노출시키는 공정과,
    제 2 반도체 소자와, 상기 복수의 이너 배선을 금속체에 의해 전기적으로 접속하는 공정과,
    제 2 수지에 의해, 상기 제 2 반도체 소자, 상기 금속체 및 복수의 이너 배선을 수지 봉지하여, 상기 제 1 수지와 상기 제 2 수지를 일체적으로 밀착 성형시켜 수지 봉지체를 형성하는 공정과,
    상기 수지 봉지체를 각각의 수지 봉지형 반도체 장치로 개편화하는 공정으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 기판이, 철을 베이스로 한 합금 소재, 구리를 베이스로 한 합금 소재, 니켈을 베이스로 한 합금 소재, 및 유기 소재의 어느 하나인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  16. 제 14 항에 있어서,
    상기 기판 상에 형성되는 상기 복수의 이너 배선, 또는 외부 단자가, 전해 도금법, 무전해 도금법 및 인쇄법의 어느 하나에 의해 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  17. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 외부 단자의 재질이, 땜납, 금, 은, 구리, 알루미늄, 팔라듐, 및 니켈의 어느 하나로 이루어지는 단층 재료, 혹은 이 중의 복수의 금속을 적층한 다층 금속 재료로 이루어지는 것을 특징으로 수지 봉지형 반도체 장치의 제조 방법.
  18. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 기판의 타방의 주면의 외주 부분 이외를 개구하여, 상기 복수의 이너 배선과 상기 제 1 수지를 노출시키는 공정이, 웨트 에칭 혹은 드라이 에칭법으로 실시되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  19. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 반도체 소자 및 상기 제 2 반도체 소자가, 상기 제 1 반도체 소자 및 상기 제 2 반도체 소자 상에 각각 형성된 범프 전극을 개재하여, 플립칩법에 의해, 상기 이너 배선과 전기적으로 접속되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  20. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 반도체 소자 혹은 상기 제 2 반도체 소자가, 대응하는 상기 제 1 반도체 소자 혹은 상기 제 2 반도체 소자 상에 형성된 전극 패드를 개재하여, 와이어 본딩법에 의해, 상기 이너 배선과 전기적으로 접속되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  21. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 수지에 의해 수지 봉지하는 공정이, 트랜스퍼 몰드법, 포팅법, 혹은 프레싱법으로 실시되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  22. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 수지 봉지체를 개편화하는 공정이, 다이싱법 또는 브레이킹법인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  23. 제 1 수지 봉지체와 제 2 수지 봉지체로 이루어지는 수지 봉지형 반도체 장치의 제조 방법으로서,
    기판의 일방의 주면에 복수의 이너 배선을 형성하는 공정과,
    상기 복수의 이너 배선의 적어도 하나 이상의 이너 배선의 상기 기판과 반대의 면이 되는 표면의 일부에 외부 단자를 형성하는 공정과,
    소자측과 반대의 면에 피복층을 형성한 제 1 반도체 소자와 복수의 이너 배선을 전기적으로 접속하는 공정과,
    제 1 수지에 의해, 상기 복수의 이너 배선, 상기 외부 단자, 상기 소자측의 반대의 면에 피복층을 형성한 제 1 반도체 소자가 배치된 상기 기판의 일방의 주면측을 수지 봉지하는 공정과,
    상기 제 1 수지가 상기 기판과 접하는 면과는 반대의 면을 연마하여, 상기 외부 단자의 이면 및 상기 제 1 반도체 소자의 소자측과 반대의 면에 형성한 피복층을 노출시키는 공정과,
    상기 기판의 타방의 주면의 외주 부분 이외를 개구하여, 상기 복수의 이너 배선과 상기 제 1 수지를 노출시키는 공정과,
    제 2 반도체 소자와, 상기 복수의 이너 배선을 금속체에 의해 전기적으로 접속하는 공정과,
    제 2 수지에 의해, 상기 제 2 반도체 소자, 상기 금속체 및 복수의 이너 배선을 수지 봉지하여, 상기 제 1 수지와 상기 제 2 수지를 일체적으로 밀착 성형시켜 수지 봉지체를 형성하는 공정과,
    상기 수지 봉지체를 각각의 수지 봉지형 반도체 장치로 개편화하는 공정으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  24. 제 23 항에 있어서,
    상기 기판이, 철을 베이스로 한 합금 소재, 구리를 베이스로 한 합금 소재, 니켈을 베이스로 한 합금 소재, 및 유기 소재의 어느 하나인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  25. 제 23 항에 있어서,
    상기 기판 상에 형성되는 상기 복수의 이너 배선, 또는 외부 단자가, 전해 도금법, 무전해 도금법 및 인쇄법의 어느 하나로 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  26. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 외부 단자의 재질이, 땜납, 금, 은, 구리, 알루미늄, 팔라듐, 및 니켈의 어느 하나로 이루어지는 단층 재료, 혹은 이 중의 복수의 금속을 적층한 다층 금속 재료로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  27. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 기판의 타방의 주면의 외주 부분 이외를 개구하여, 상기 복수의 이너 배선과 상기 제 1 수지를 노출시키는 공정이, 웨트 에칭 혹은 드라이 에칭법에 의해 실시되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  28. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 제 1 반도체 소자의 소자측과 반대의 면에 형성한 피복층의 재질이, 합금재인 땜납, 금, 은, 구리, 알루미늄, 팔라듐, 니켈 및 유기재인 에폭시 수지의 어느 하나로 이루어지는 단층 재료, 혹은 이 중의 복수의 재료를 적층한 다층 재료로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  29. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 제 1 반도체 소자 및 상기 제 2 반도체 소자가, 상기 제 1 반도체 소자 및 상기 제 2 반도체 소자 상에 각각 형성된 범프 전극을 개재하여, 플립칩법에 의해, 상기 이너 배선과 전기적으로 접속되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  30. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 제 1 반도체 소자 혹은 상기 제 2 반도체 소자가, 대응하는 상기 제 1 반도체 소자 혹은 상기 제 2 반도체 소자 상에 형성된 전극 패드를 개재하여, 와이어 본딩법에 의해, 상기 이너 배선과 전기적으로 접속되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  31. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 수지에 의해 수지 봉지하는 공정이, 트랜스퍼 몰드법, 포팅법, 혹은 프레싱법으로 실시되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  32. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 수지 봉지체를 개편화하는 공정이, 다이싱법 또는 브레이킹법인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
KR1020160025675A 2015-03-05 2016-03-03 수지 봉지형 반도체 장치 및 그 제조 방법 KR20160108200A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2015-043911 2015-03-05
JP2015043911 2015-03-05
JPJP-P-2016-007339 2016-01-18
JP2016007339A JP6637769B2 (ja) 2015-03-05 2016-01-18 樹脂封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20160108200A true KR20160108200A (ko) 2016-09-19

Family

ID=56897767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025675A KR20160108200A (ko) 2015-03-05 2016-03-03 수지 봉지형 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
JP (1) JP6637769B2 (ko)
KR (1) KR20160108200A (ko)
CN (1) CN105938802B (ko)
TW (1) TWI681529B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727197B2 (en) * 2017-03-21 2020-07-28 Intel IP Corporation Embedded-bridge substrate connectors and methods of assembling same
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
WO2021002296A1 (ja) * 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
CN114698235A (zh) * 2020-12-31 2022-07-01 广州金升阳科技有限公司 一种双面塑封电源产品及其连接方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193162A (ja) 1993-12-27 1995-07-28 Hitachi Ltd ボールグリッドアレイ半導体装置及びその実装基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
KR101494414B1 (ko) * 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193162A (ja) 1993-12-27 1995-07-28 Hitachi Ltd ボールグリッドアレイ半導体装置及びその実装基板

Also Published As

Publication number Publication date
JP2016167577A (ja) 2016-09-15
TWI681529B (zh) 2020-01-01
TW201705426A (zh) 2017-02-01
CN105938802B (zh) 2020-09-25
CN105938802A (zh) 2016-09-14
JP6637769B2 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
US7626277B2 (en) Integrated circuit package with open substrate
US7019406B2 (en) Thermally enhanced semiconductor package
KR101706470B1 (ko) 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US8330267B2 (en) Semiconductor package
KR20020012901A (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JP2012099648A (ja) 半導体装置とその製造方法
KR20090031315A (ko) 휨 발생이 없는 칩을 구비한 집적회로 패키지 시스템
JP6637769B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20190088503A1 (en) Thermosonically bonded connection for flip chip packages
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
KR20170138604A (ko) 반도체 패키지 및 이의 제조 방법
US8810047B2 (en) Semiconductor device and method of manufacturing the same
JP2011044654A (ja) 半導体装置
US9935030B2 (en) Resin-encapsulated semiconductor device
KR101807457B1 (ko) 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US8531022B2 (en) Routable array metal integrated circuit package
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
US20130316496A1 (en) Method of manufacturing semiconductor package having no chip pad
JP2001127227A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法