JP7353770B2 - バックメタルを備えた半導体装置及び関連する方法 - Google Patents
バックメタルを備えた半導体装置及び関連する方法 Download PDFInfo
- Publication number
- JP7353770B2 JP7353770B2 JP2019029368A JP2019029368A JP7353770B2 JP 7353770 B2 JP7353770 B2 JP 7353770B2 JP 2019029368 A JP2019029368 A JP 2019029368A JP 2019029368 A JP2019029368 A JP 2019029368A JP 7353770 B2 JP7353770 B2 JP 7353770B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wafer
- semiconductor device
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 204
- 239000002184 metal Substances 0.000 title claims description 204
- 239000004065 semiconductor Substances 0.000 title claims description 166
- 238000000034 method Methods 0.000 title claims description 134
- 238000002161 passivation Methods 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 6
- 239000012778 molding material Substances 0.000 claims 8
- 239000010410 layer Substances 0.000 description 284
- 235000012431 wafers Nutrition 0.000 description 122
- 150000001875 compounds Chemical group 0.000 description 68
- 238000000465 moulding Methods 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- UHNRLQRZRNKOKU-UHFFFAOYSA-N CCN(CC1=NC2=C(N1)C1=CC=C(C=C1N=C2N)C1=NNC=C1)C(C)=O Chemical compound CCN(CC1=NC2=C(N1)C1=CC=C(C=C1N=C2N)C1=NNC=C1)C(C)=O UHNRLQRZRNKOKU-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229910001092 metal group alloy Inorganic materials 0.000 description 10
- PAYROHWFGZADBR-UHFFFAOYSA-N 2-[[4-amino-5-(5-iodo-4-methoxy-2-propan-2-ylphenoxy)pyrimidin-2-yl]amino]propane-1,3-diol Chemical compound C1=C(I)C(OC)=CC(C(C)C)=C1OC1=CN=C(NC(CO)CO)N=C1N PAYROHWFGZADBR-UHFFFAOYSA-N 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000011253 protective coating Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229940125810 compound 20 Drugs 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- JAXFJECJQZDFJS-XHEPKHHKSA-N gtpl8555 Chemical compound OC(=O)C[C@H](N)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1CCC[C@@H]1C(=O)N[C@H](B1O[C@@]2(C)[C@H]3C[C@H](C3(C)C)C[C@H]2O1)CCC1=CC=C(F)C=C1 JAXFJECJQZDFJS-XHEPKHHKSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- UAOUIVVJBYDFKD-XKCDOFEDSA-N (1R,9R,10S,11R,12R,15S,18S,21R)-10,11,21-trihydroxy-8,8-dimethyl-14-methylidene-4-(prop-2-enylamino)-20-oxa-5-thia-3-azahexacyclo[9.7.2.112,15.01,9.02,6.012,18]henicosa-2(6),3-dien-13-one Chemical compound C([C@@H]1[C@@H](O)[C@@]23C(C1=C)=O)C[C@H]2[C@]12C(N=C(NCC=C)S4)=C4CC(C)(C)[C@H]1[C@H](O)[C@]3(O)OC2 UAOUIVVJBYDFKD-XKCDOFEDSA-N 0.000 description 3
- 229910007637 SnAg Inorganic materials 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- STBLNCCBQMHSRC-BATDWUPUSA-N (2s)-n-[(3s,4s)-5-acetyl-7-cyano-4-methyl-1-[(2-methylnaphthalen-1-yl)methyl]-2-oxo-3,4-dihydro-1,5-benzodiazepin-3-yl]-2-(methylamino)propanamide Chemical group O=C1[C@@H](NC(=O)[C@H](C)NC)[C@H](C)N(C(C)=O)C2=CC(C#N)=CC=C2N1CC1=C(C)C=CC2=CC=CC=C12 STBLNCCBQMHSRC-BATDWUPUSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- JQUCWIWWWKZNCS-LESHARBVSA-N C(C1=CC=CC=C1)(=O)NC=1SC[C@H]2[C@@](N1)(CO[C@H](C2)C)C=2SC=C(N2)NC(=O)C2=NC=C(C=C2)OC(F)F Chemical group C(C1=CC=CC=C1)(=O)NC=1SC[C@H]2[C@@](N1)(CO[C@H](C2)C)C=2SC=C(N2)NC(=O)C2=NC=C(C=C2)OC(F)F JQUCWIWWWKZNCS-LESHARBVSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010165 TiCu Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229940125878 compound 36 Drugs 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 241001050985 Disco Species 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05179—Niobium [Nb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Peptides Or Proteins (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
- Die Bonding (AREA)
Description
本文書の態様は、概して、半導体装置と半導体ウエハー及び装置の処理方法とに関する。
半導体製造工程は、多くのステップを含み得る。いくつかの工程では、ウエハーは、導電層などの１つ又は２つ以上の層を保持する。導電層を用いて、ウエハーから個片化された個々の半導体装置の電気的接触領域を設けることができる。導電層は、スパッタリング、蒸着又は電気めっきの操作を用いて形成されることが多い。
半導体装置の実装形態は、第１の側及び第２の側を有するダイと、ダイの第１の側に結合されたコンタクトパッドと、ダイの第２の側に結合された金属層とを含むことができる。ダイの厚さは、金属層の厚さの４倍以下であってもよい。
半導体装置の実装形態は、以下のうちの１つ、全て又はいずれかを含むことができる。
ダイは３０マイクロメートル（ｎｍ）未満であってもよい。
ダイの厚さは、金属層の厚さと実質的に同じであってもよい。
装置は、金属層に直接結合されたモールド化合物を含むことができる。
装置は、金属層の上に直接結合されたモールド化合物を含むことができる。
半導体装置の実装形態は、第１の側及び第２の側を有するダイと、ダイの第１の側に結合されたコンタクトパッドと、ダイの第２の側に結合された金属層と、金属層に直接結合されたモールド化合物とを含むことができる。ダイの厚さは、３０ｕｍ未満であってもよい。
半導体装置の実装形態は、以下のうちの１つ、全て又はいずれかを含むことができる。
ダイの厚さは、金属層の厚さと実質的に同じであってもよい。
モールド化合物は、金属層の上に直接結合されてもよい。
半導体ダイを形成する方法の実装形態は、ウエハーの第１の側に結合された複数のコンタクトパッドを形成することと、第１の側の反対側にあるウエハーの第２の側にウエハーをバックグラインドすることによって凹部を形成することと、凹部内に金属層を形成することと、凹部内の金属層をパターン化することと、ウエハーを複数の半導体装置に個片化することとを含むことができる。
半導体装置の実装形態は、以下のうちの１つ、全て又はいずれかを含むことができる。
この方法は、モールド化合物を凹部内の金属層に結合することを含むことができる。
金属層は、モールド化合物を介して露出してもよい。
モールド化合物は、金属層の上に直接結合されてもよい。
この方法は、ウエハーの一部が、モールド化合物の一部によって形成された平面と同一平面上になるまで、ウエハーの一部をバックグラインドすることを含むことができる。
この方法は、凹部を形成することによってウエハーを薄化し、この場合にウエハーの一部を３０ｕｍ未満に薄化することを含むことができる。
この方法は、凹部をシード層で被覆することを含むことができる。
この方法は、金属層の上に複数のバンプを形成することを含むことができる。
この方法は、ウエハーを個片化する前に、金属層、モールド化合物及び複数のバンプのうちの１つを裏面保護層に結合することを含むことができる。
半導体ダイを形成する方法の実装形態は、ウエハーの第１の側に結合された複数のコンタクトパッドを形成することと、第１の側の反対側にあるウエハーの第２の側にウエハーの第２の側をバックグラインドすることによって凹部を形成することと、凹部内に金属層を形成することと、金属層内に複数の開口部を形成することと、金属層の開口部内にモールド化合物を形成することと、ウエハーを複数の半導体装置に個片化することとを含み得る。
半導体装置の実装形態は、以下のうちの１つ、全て又はいずれかを含むことができる。
この方法はまた、コンタクトパッドとウエハーの第１の側との間に金属層を形成することを含むことができる。
金属層の厚さは、ウエハーの厚さと実質的に同じであってもよい。
金属層の厚さは、ウエハーの厚さの実質的に３倍であってもよい。
この方法は、金属層の上に第２の金属層を結合することを含むことができる。
モールド化合物は金属層を封止してもよい。
以上の及び他の態様、特徴、及び利点は、「発明を実施するための形態」及び「図面」から、及び「特許請求の範囲」から当業者には明らかであろう。
以下に、添付図面を併用して実装形態について説明する。当該図面では、同様の符号は同様の要素を示す。
本開示、その態様及び実装形態は、本明細書に開示された特定の構成部品、組立手順又は方法要素に限定されない。本開示からの特定の実装形態と共に使用するための、意図した半導体装置と整合性のある当該技術において既知である多くの追加の構成部品、組立手順及び／又は方法要素が、明らかになるであろう。したがって、例えば、特定の実装形態が開示されているが、かかる実装形態及び実装構成部品は、意図した動作及び方法と整合性の取れた、かかる半導体装置、並びに実装構成部品及び方法に関して当該技術分野で既知であるような任意の形状、サイズ、スタイル、タイプ、モデル、バージョン、寸法、濃度、材料、量、方法要素、ステップ、その他、を含むことができる。
半導体装置の特定の実装形態と実装構成部品及び方法とは、それぞれの開示が参照によって全体が本明細書に組み込まれる、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｐｐｅｒ Ｍｅｔａｌｌｉｚａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍｅｔｈｏｄｓ」と題する、２０１８年２月２７日に発行された（下記‘５２２特許）、２０１６年９月１日出願の出願番号第１５２５４６４０号であるＹｕｓｈｅｎｇ Ｌｉｎに対する米国特許第９９０５５２２号と、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｂａｃｋｍｅｔａｌ （ＢＭ） ａｎｄ Ｏｖｅｒ Ｐａｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ （ＯＰＭ） Ｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｒｅｌａｔｅｄ Ｍｅｔｈｏｄｓ」と題する、２０１６年６月３０日に出願され、２０１７年５月２日に発行された（下記‘４９７特許）、出願番号第１５１９８８５９号である、Ｙｕｓｈｅｎｇ Ｌｉｎに対する米国特許第９６４０４９７号とに開示された半導体装置と実装構成部品及び方法とに類似し得る。
様々な実装形態において、本明細書に開示される半導体装置を、非限定的な例として、金属酸化物半導体電界効果トランジスタ（metal oxide semiconductor field effect transistor、ＭＯＳＦＥＴ）又は絶縁ゲートバイポーラトランジスタ（insulated-gate bipolar transistor、ＩＧＢＴ）などのパワー半導体装置とすることができる。他の実装形態において、この装置は、他のタイプのパワー半導体装置であってもよく、パワー半導体装置ではない半導体装置であってもよい。図１を参照し、半導体装置の第１の実装形態の側断面図を示す。半導体装置２は、第１の側６及び第２の側８を有するダイ４を含む。ダイ４は、シリコンを含むことができ、様々な実装形態においてエピタキシャル部１０を含むことができる。本開示がシリコンダイに言及する場合に、シリコンダイを、非限定的な例として、エピタキシャルシリコンダイ、シリコンオンインシュレータ、ポリシリコン、それらの任意の組み合わせ、又は任意の他のシリコン含有ダイ材料を含む任意のタイプのシリコンダイとし得ることを理解されたい。また、種々の実装形態において、ガリウム砒素又は金属含有ダイなどの、シリコン含有ダイ以外のダイを使用してもよいことを理解されたい。図１に示す実装形態において、半導体装置を、トレンチの位置を示すダイ４のエピタキシャル部１０におけるパターン化部２４によって示されるトレンチＭＯＳＦＥＴ装置とすることができるが、他の実装形態は、トレンチＭＯＳＦＥＴ構造を含まなくてもよく、一方でパワー半導体装置であってもなくてもよい異なる半導体装置を含んでもよい。様々な実装形態において、ダイ４は、約２５マイクロメートル（μｍ）厚、約４０μｍ厚、約７５μｍ厚、約７５μｍより大きい厚さ、約２５～約７５μｍの厚さ、約３０μｍ未満の厚さ、約２５μｍ未満の厚さであってもよい。
様々な実装形態において、半導体装置２は、ダイ４の第１の側６に結合された導電層１２を含むことができる。導電層は、金属又は金属合金であってもよく、このような実装形態では、非限定的な例として、アルミニウム、銅、金、銀、チタン、ニッケル、任意の他の金属、及びそれらの任意の組み合わせを含むことができる。様々な実装形態において、導電層１２はダイ４と同じ長さ、かつ同じ幅であってもよいが、図１に示すような他の実装形態において、導電層はダイ４の長さより短くてもよいし、ダイ４の幅より細くてもよい。
様々な実装形態において、半導体装置２は、導電層に結合されたコンタクトパッド１４を含むことができる。コンタクトパッド１４は、本明細書に開示される任意のタイプの金属又は金属合金であってよい。特定の実装形態において、コンタクトパッドは、ＳｎＡｇ又はＮｉＡｕであってもよい。コンタクトパッド１４は、導電層１２と同じ長さ、かつ同じ幅であってもよいが、図１に示すような他の実装形態において、コンタクトパッドは導電層１２の長さより長くてもよいし、導電層１２の幅より細くてもよい。様々な実装形態において、半導体装置２は、導電層１２の他にコンタクトパッド１４を含まなくてもよく、一方で導電層をコンタクトパッドとして使用してもよい。同様に、特定の実装形態において、半導体装置２は、導電層１２を含まなくてもよく、一方でダイ４の第１の側６に直接結合されたコンタクトパッド１４を含むことができる。
様々な実装形態において、導電層１２とコンタクトパッド１４との間に中間パッドが結合され得る。中間パッドは、電気めっきを用いて堆積された金属であってもよく、特定の実装形態において、電気めっきされた銅であってもよい。特定の実装形態において、中間パッドは、金属合金を含んでもよく、非限定的な例として、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕ又はこれらの任意の組み合わせを含んでもよい。様々な実装形態において、中間パッドは変化する幅を有してもよく、中間パッドの第１の部分は、導電層１２に直接結合され、コンタクトパッド１４に直接結合された中間パッドの第２の部分より断面の幅が小さい。他の実装形態において、中間パッドの第１の部分は、中間パッドの第２の部分と断面の幅が同じであってもよい。
様々な実装形態において、図１に示すように、半導体装置は、ダイ４の上に結合されたパッシベーション材料７２を含むことができる。パッシベーション材料の表面７４は、コンタクトパッド１４の露出した表面によって形成される平面と同一平面上にあってもよい。中間パッドを含む実装形態において、パッシベーション層は、中間パッドの一部のみを覆い、コンタクトパッド１４の全体をパッシベーション層に直接結合されないようにしてもよい。特定の実装形態において、パッシベーション材料は導電層１２を少なくとも部分的に封止してもよい。パッシベーション材料は、非限定的な例として、ＳｉＮ、ＳｉＯ２又は任意の他のタイプのパッシベーション材料であってもよい。
図１を更に参照すると、半導体装置２は、ダイ４の第２の側８に結合された金属層／バックメタル層１６を含む。様々な実装形態において、金属層は、非限定的な例として、銅、金、銀、アルミニウム、チタン、ニッケル、任意の他の金属及びこれらの任意の組み合わせを含むことができる。特定の実装形態において、金属層１６は、両方とも本明細書に参照によって組み込み済みである‘５２２特許及び‘４９７特許に開示されたバックメタル層と同一又は類似であってもよい。様々な実装形態において、金属層１６は、単体の金属又は金属合金を含むことができる一方、他の実装形態において、金属層は、同一又は異なる金属及び／又は金属合金の複数の金属層を含むことができる。様々な実装形態において、金属層１６は、約１０μｍ厚、約２５μｍ厚、約４０μｍ厚、約１０μｍ未満の厚さ、約１０～４０μｍの厚さ、及び約２００μｍ厚までの厚さを含む約４０μｍよりも大きい厚さであってもよい。ダイ４と比較して、様々な実装形態では、ダイの厚さは、金属層１６の厚さの約４倍以下であってもよい。さらなる特定の実装形態において、ダイ４の厚さは、金属層１６の厚さの約３倍、金属層の厚さの約２．５倍、金属層の厚さの約２倍、又は金属層１６と略同じ厚さであってもよい。他の実装形態において、ダイ４の厚さは、金属層１６の厚さの約４倍より大きくてもよいし、金属層１６の厚さ未満であってもよい。
様々な実装形態において、半導体装置２は、ダイ４の第２の側８と金属層１６との間にシード層１８を含むことができる。シード層１８は、金属層１６とダイ４との間の結合を促進にするように構成してもよく、及び／又は電気めっき操作中に電着が開始する箇所を生じてもよい。シード層１８は、金属又は金属合金を含むことができ、特定の実装形態において、ＴｉＣｕ又はＴｉＷＣｕを含むことができる。他の実装形態において、シード層１８は、本明細書に既に開示した任意の金属を含んでもよい。
様々な実装形態において、半導体装置２は、金属層１６に結合されたモールド化合物／樹脂／保護被覆（以下、「モールド化合物」２０と称する）を含むことができる。「モールド化合物」との用語は、本明細書では金属材料を覆う材料を記述するのに使用されるが、本明細書で使用される際には、本用語は多くのタイプの樹脂、エポキシ及び他の保護被覆を含むことを理解されたい。特定の実装形態において、モールド化合物２０は、金属層１６に直接結合されてもよく、更に他の特定の実装形態において、モールド化合物は、金属層の上に直接結合されてもよい。図１に示すように、モールド化合物２０は、金属層１６を封止してもよい。他の実装形態において、図示のように、また本明細書で後述するように、金属層１６がモールド化合物２０を介して露出してもよい。モールド化合物２０の側壁２２は段差を有してもよい一方、他の実施態様において、側壁２２は段差を含まなくてもよい。
図１の半導体装置は、本明細書に開示される他の半導体装置と共に、同じタイプでも異なるタイプでもよい他の半導体装置に結合されてもよいし、対になっていてもよい。様々な実装形態において、半導体装置は、対をなし、及び／又は金属層１６を介して電気的／熱的に一体に結合されてもよい。非限定的な例として、半導体装置はまた、ワイヤボンド、導電トレース又は任意の他の結合手段を用いて一体に対をなすようにされてもよい。
図２を参照し、半導体装置の第２の実装形態の断面図を示す。半導体装置２６は、モールド化合物２８が図１のモールド化合物２０よりも厚いことを除いて、図１の半導体装置２と同様である。しかし、様々な実装形態において、モールド化合物を、図１に示すモールド化合物の厚さよりも薄化し得る。更に、様々な実装形態において、モールド化合物２８の側壁３０は段差を有さない。
図３を参照し、半導体装置の第３の実装形態の側断面図を説明する。半導体装置３２は、金属層３４がダイ４の長さ及び幅と同じ長さ及び幅であることを除いて、図１の半導体装置２と同様である。ダイの長さ及び幅が同じであることにより、半導体デバイスの側壁に金属層が露出する。半導体装置３２は、金属層３４に結合されたモールド化合物３６を含んでもよい。図３に示すように、モールド化合物は、金属層３４のいずれの側壁３８にも直接結合されずに金属層に直接結合され得る。様々な実装形態において、図３の半導体装置は、任意の数の他の半導体装置と対をなしてもよい。他の半導体装置は、図３に示す装置と同じであってもよい。このような実装形態では、金属層１６が他の半導体装置の金属層に直接コンタクトするように装置を並べて配置することができ、したがって半導体装置の裏面上の金属層を介して半導体装置を電気的に対にすることができる。
他の実装形態において、半導体装置は、モールド化合物３６に代えて、金属層３４の上に結合された導電層を有してもよい。導電層は、本明細書に開示される任意のタイプの導電層であってよい。このような実装形態は本明細書において図５に示す実装形態と類似し、導電層と金属層との側壁がダイの側壁と同一の拡がりを有し得るという相違点を有する。
図４を参照し、半導体装置の第４の実装形態の側断面図を示す。半導体装置４０は、金属層４２に結合されたモールド化合物が存在しないことを除いて、図１の半導体装置と同様で有り得る。このような実装形態では、図３の金属層に示すように、金属層の周縁はダイ４４の側面と同一の拡がりを有することができ、又は図４に示すように、金属層４２の周縁はダイの側面より内側へ設定されてもよい。
図５を参照し、半導体装置の第５の実装形態の断面図を示す。半導体装置４６は、金属層５０上に形成された導電層４８が存在していることを除いて、図４の半導体装置と同様であってもよい。この層は、様々な実装形態において熱伝導性及び／又は導電性であってもよい。様々な実装形態において、導電層は、第２の金属層であってもよく、非限定的な例として、Ｎｉ、ＳｎＡｇ及びＮｉＡｕを含む、本明細書に開示するいずれかの金属又は金属合金を含んでもよい。特定の実装形態において、導電層４８はバンプ又はパッドであってもよい。導電層、バンプ又はパッドは、金属層５０の側面５２と同一の拡がりを有しても有さなくてもよい。
図６を参照し、半導体装置の第６の実装形態の断面図を示す。半導体装置５４は、金属層６０の側壁５８に結合されたモールド化合物５６が存在することを除いて、図４の半導体装置と同様であってもよい。モールド化合物５６は、金属層６０の側壁にのみ結合しているため、ダイの最大の面がなす平面に平行な金属層の表面は、モールド層５６を介して露出している。
図７を参照し、半導体装置の第７の実装形態の断面図を示す。半導体装置６２は、金属層６６と金属層上に結合された導電層６８との両方の側壁に直接結合されたモールド化合物６４が存在することを除いて、図５の半導体装置と同様であってもよい。図７に示す実装形態において、モールド化合物は、導電層６８の上になくてもよく、これにより導電層は、モールド化合物６４を介して露出し得る。導電層は、図５の導電層と同じか、同様であってもよい。
本開示全体にわたって、用語「の上に（over）」は様々な層及び素子に対して使用される。本用語は、図面において上方又は下方への位置を伝えることを意図されておらず、相対的な外方への位置を伝えることを意図されている。例えば、図７の上（上方）及び下（下方）の方向を用いると、ダイ７０の上方に配置された層であれば当該ダイ「の上に」あり、金属層６６の下方に配置された層であれば、同様に、当該金属層「の上に」ある。
図８を参照し、半導体装置の様々な実装形態のオン抵抗を示すグラフを示す。図のＹ軸は、オン抵抗をミリオーム（ｍΩ）で示している。図のＸ軸は、シリコンダイの厚さをマイクロメータで示している。バックメタルの厚さを変化させたダイの抵抗を、グラフ上の４つの線によって示す。グラフに示すように、シリコン層の厚さが減少するにつれてオン抵抗が減少するとともに、バックメタルの厚さが増加するにつれても同様である。１番目の星印は、１２５μｍ厚のシリコンダイと６μｍ厚のバックメタル層とを有する第１の半導体装置を表す。第１の半導体装置は２．６ｍΩのオン抵抗を有する。２番目の星印は、７５μｍ厚のシリコンダイと１５μｍ厚のバックメタル層とを有する第２の半導体装置を表す。第２の半導体装置のオン抵抗は１．９ｍΩである。３番目の星印は、２５μｍ厚のシリコンンダイと１５μｍ厚のバックメタル層とを有する第３の半導体装置を表す。第３の半導体装置は、１．６ｍΩのオン抵抗を有する。グラフに示すように、シリコン層の厚さが減少するにつれてオン抵抗が減少するとともに、バックメタルの厚さが増加するにつれても同様である。低いオン抵抗は、急速充電システムを含む多様な用途に半導体装置を用いる上で有益であり得る。更に、ダイの厚さを著しく減少させることによって、半導体パッケージ全体のサイズを減少させることができる。
図９～図２４を参照し、図１～図７に示す様々な半導体装置を形成する様々な方法を示す。特に図９を参照し、ウエハーの断面図を示す。様々な実装形態において、半導体装置を形成する方法は、第１の側７８及び第２の側８０を有するウエハー７６設けることを含む。様々な実装形態において、ウエハー７６はシリコンであってもよい。本開示がシリコン層に言及する場合に、シリコン層を、非限定的な例として、エピタキシャルシリコン層、シリコンオンインシュレータ、ポリシリコン、それらの任意の組み合わせ、又は任意の他のシリコン含有基板材料を含む任意のタイプのシリコン層とし得ることを理解されたい。図９に示すように、ウエハー７６は、エピタキシャルシリコン部８２を含むことができる。また、様々な実装形態において、非限定的な例として、ガリウム砒素又は金属含有基板などの、シリコン含有基板以外の基板を使用してもよいことを理解されたい。様々な実装形態において、本方法は、ウエハー７６内に複数の半導体装置を部分的に／完全に形成することを含むことができる。特定の実装形態において、エピタキシャルシリコン部８２内に、非限定的な例として、ＭＯＳＦＥＴ、ＩＧＢＴ又は任意の他のパワー半導体装置を含む複数のパワー半導体装置が、部分的に／完全に形成されてもよい。図９に示す実装形態において、エピタキシャルシリコン部８２内に複数のトレンチＭＯＳＦＥＴ８４が部分的に形成されている。ウエハー７６内に形成されたパワー半導体装置の部分は、使用時に半導体装置を他のパッケージ部品及び／又は回路に接続することを可能とする配線／ルーティングを含むことができる。このような実装形態において、配線は、アルミニウム、又は本明細書で開示される任意の他の導電材料であってもよい。
様々な実装形態において、半導体装置を形成する方法は、ウエハー７６の第１の側７８の上に導電層８６を形成することを含むことができる。様々な実装形態において、図９に示すように、導電層はパターン化されてもよく、一方で他の実装形態において、導電層はパターン化されていなくてもよい。導電層は、金属又は金属合金であってもよく、このような実装形態では、非限定的な例として、アルミニウム、銅、金、銀、チタン、ニッケル、任意の他の金属及び本明細書に開示されたものを含むこれらのいずれかの組み合わせを含むことができる。
様々な実装形態において、半導体装置を形成する方法は、ウエハー７６の第１の側７８に結合された複数のコンタクト・パッド８８を形成することを含むことができる。図９に示すように、導電層８６はコンタクトパッド８８をウエハー７６から分離してもよい。他の実装形態において、この方法は、コンタクトパッドを直接ウエハーに形成し、半導体装置を形成する工程から導電層を省略することを含むことができる。様々な実装形態において、複数のコンタクトパッド８８は、半田トップメタル（ＳＴＭ）を形成してもよく、任意の金属又は金属合金から作製されていてもよい。特定の実装形態において、複数のコンタクトパッドはＮｉＡｕであってもよい。このような実装形態において、ＮｉＡｕコンタクトパッドは、導電性層８６又はウエハー７６上に無電解メッキによって形成されてもよい。複数のコンタクトパッド８８は、ウエハー７６のソース側とみなすことができる。
更に図９を参照し、半導体装置を形成する方法は、ウエハー７６、導電層８６及び／又は複数のコンタクトパッド８８にパッシベーション層９０を被着させることを含むことができる。パッシベーション層９０は、本明細書で既に開示した任意のタイプのパッシベーション層であってもよい。パッシベーション層９０は、導電層８６を少なくとも部分的に封止してもよい。更に、複数のコンタクトパッド８８は、パッシベーション層９０を介して露出してもよい。特定の実装形態において、パッシベーション層９０は、複数のコンタクトパッド８８を最初に覆ってもよく、また複数のコンタクトパッド８８は、パッシベーション層をバックグラインド又は化学的機械的研磨（chemical-mechanical-polishing、ＣＭＰ）することによりパッシベーション層を介して露出してもよい。更に、図９に示すように、パッシベーション層９０の表面９２は、複数のコンタクトパッド８８の露出部分によって形成される平面と同一平面上にあってもよい。パッシベーション９０層及び複数のコンタクトパッド８８は、非限定的な例として、ＣＭＰ技術を使用して平坦化されてもよい。
他の実装形態において、半導体パッケージを形成する方法は、導電層８６とコンタクトパッド８８との間に中間層を形成することを含むことができる。中間層は、電解金属メッキ層であってもよく、特定の実装形態において電解めっき銅であってもよい。中間層は、非限定的な例として、Ｎｉ、Ａｕ、Ｐｄ、Ｃｕ及びそれらの任意の組み合わせを含む合金を含むことができる。他の実装形態では、中間層は、導電層８６上にスパッタされてもよい。様々な実装形態において、中間層を形成する方法は、中間層内に複数の層を形成することを含むことができる。このような実装形態において、複数の層のうちの１つは、Ｔｉ又はＣｕを含み得るシード層であってもよい。特定の実装形態において、半導体パッケージを形成する方法は、中間層を複数の中間パッドにパターン化することを含むことができる。中間層を形成する方法が中間層内に複数の層を形成することを含む場合、中間層内の各層は、段差を有する側壁を有する中間パッドを形成する変動パターンを有することができる。中間層を形成するプロセス中に、パッド８８を形成する材料の形成に続いてシード層をエッチングすることができる。一例として、中間層をパターン化して、コンタクトパッド８８に直接結合された複数の中間パッドの第２の部分より断面の幅が小さい導電層に直接結合された第１の部分を有する複数の中間パッドを形成してもよい。中間パッドが形成される実装形態において、パッシベーション層は、中間パッドの側壁を完全に、又は部分的に覆ってもよい。
図１０を参照し、図９のウエハーの側断面図を、その内部に凹部を形成した状態に示す。様々な実装形態において、半導体装置を形成する方法は、ウエハー７６の第２の側８０に凹部９４を形成することを含む。凹部９４を形成することにより、ウエハー７６を薄化することができる。様々な実装形態において、ウエハー７６の第２の側８０をバックグラインドすることによって凹部９４を形成してもよい。このような実装形態において、バックグラインドテープ１００は、コンタクトパッドに結合され得る。特定の実装形態において、日本、東京のＤＩＳＣＯにより商標名ＴＡＩＫＯで市販されているプロセスを用いるバックグラインディングによって、凹部９４を形成してもよい。当該バックグラインディングは、除去されない材料のリング９６（ＴＡＩＫＯリング）を残し、このリング９６がプロセス中のウエハーを、巻き、反り又は他の湾曲から保護するのに役立つと同時に、第２の側８０の厚さ及び材料、又はウエハー７６の裏側の大部分を除去する。半導体装置を形成する方法の他の実装形態において、ＴＡＩＫＯプロセスを用いなくてもよく、ウェットエッチングによって材料を除去するなど、何らかの他のバックグラインディング又は他の材料除去技術を用いてもよい。様々な実装形態において、ウエハー７６の薄化部分９８を、約２５μｍ厚、約４０μｍ厚、約７５μｍ厚、約７５μｍより大きい厚さ、約２５μｍ～約７５μｍの厚さ、約３０μｍ未満の厚さ、約２５μｍ未満の厚さまで薄化してもよい。
図１１を参照し、図１０のウエハーの側断面図を、凹部内にマスクを形成した状態に示す。マスクは、非限定的な例として、例えばフォトリソグラフィ法、フィルム付着法、及び凹部内にパターンを形成する他の方法を含む様々なプロセスによって形成され得る。この方法はまた、凹部９４内にパターン化されたフォトレジスト層１０４を形成することを含むことができる。様々な実装形態において、半導体装置を形成する方法は、マスクを形成する前又は後に、凹部９４をシード層１０２で被覆することを含む。シード層１０２は、金属又は金属合金であってもよい。特定の実装形態において、シード層はＴｉＣｕ又はＴｉＷＣｕであってもよい。様々な実装形態において、凹部の内部は、スパッタリングによってシード層１０２で被覆されてもよい。図１２を参照し、図１０のウエハーの側断面図を、凹部内に金属層を形成した状態に示す。様々な実装形態において、半導体装置を形成する方法は、凹部９４内に金属層１０６又はバックメタルを形成することを含むことができる。金属層１０６は、銅、アルミニウム、金、銀、ニッケル、チタン、任意の他の金属及びそれらの任意の組み合わせを含むことができる。凹部９４内でウエハー７６に結合されたシード層１０２を備える実装形態において、金属層１０６はシード層１０２を介してウエハー７６に結合されてもよい。金属層は、いくつかの実装形態において、銅めっき又は他の金属めっきプロセスによって被着されてもよい。他の実装形態において、金属層は、スパッタリング又は蒸着プロセスを用いて被着されてもよい。
様々な実装形態において、金属層１０６は同一又は異なる金属の複数の層を含んでもよく、一方で他の実装形態において、金属層は金属の単一層のみを含んでもよい。様々な実装形態において、金属層１０６は、約１０μｍ厚、約２５μｍ厚、約４０μｍ厚、約１０μｍ未満の厚さ、約１０～４０μｍの厚さ、及び約２００μｍ厚までの厚さを含む４０μｍ より大きい厚さであってもよい。ウエハー７６の薄化部分９８と比較して、様々な実装形態では、ウエハーの薄化部分の厚さは金属層１０６の厚さの約４倍以下である。さらなる特定の実装形態において、ウエハー７６の薄化部分９８の厚さは、実質的に、金属層１０６の厚さの３倍、金属層の厚さの２．５倍、金属層の厚さの２倍、又は金属層１０６と略同じ厚さであってもよい。他の実装形態において、ウエハー７６の薄化部分９８の厚さは、金属層１０６の厚さの約４倍より大きくてもよく、金属層１０６の厚さ未満であってもよい。
特定の実装形態において、図１２に示すように、この方法は金属層１０６をパターン化する、又は金属層１０６内に開口部１０８を形成することを含むことができる。図１１のフォトレジスト層１０４を用いて、金属層１０６の開口部１０８又はパターンを形成することができる。フォトレジスト層１０４とシード層１０２の部分とは、金属層１０６を凹部９４内に形成した後に剥離されてもよい。様々な実装形態において、金属層１０６は、ウエハーを個片化する時点になったときにウエハー７６（結果的には個片化されたダイ）のチッピングを低減し得るダイシングストリートを含まなくてもよい。
図１３を参照し、図１２のウエハーの断面図を、金属層の上にモールド化合物を形成した状態に示す。半導体装置を形成する方法は、凹部９４内でモールド化合物１１２を金属層１０６に結合することを含むことができる。モールド化合物１１２は、金属層１０６の酸化を防止するためと、更には金属層を物理的損傷から保護するために被着され得る。様々な実装形態において、図１３に示すように、モールド化合物１１２は金属層１０６上に直接結合されてもよい。金属層１０６がパターン化される実装形態において、モールド化合部１１２は、金属層１０６内の開口部１０８内にあってもよい。様々な実装形態において、モールド化合物１１２は実質的に一定の厚さを有することができ、したがって開口部１０８はモールド化合物１１２で完全には充填されない。モールド化合物１１２は、非限定的な例として、液体分注技術、転写成形技術、プリンタ成形技術、圧縮成形技術又は貼り合わせ技術を用いて金属層１０６に被着されてもよい。様々な実装形態において、モールド化合物１１２は、非限定的な例として、エポキシモールド化合物、アクリル系モールド化合物又は任意の他のタイプのモールド化合物又は保護被覆であってもよい。
図１４を参照し、図１３のウエハーの側断面図を、ウエハーのリングの一部を除去した状態に示す。様々な実装形態において、半導体装置を形成する方法は、リング９６の一部を除去することを含むことができる。特定の実装形態において、リング９６をバックグラインドすることによって、リング９６の当該一部を除去してもよい。他の実装形態において、リングは、ウエハーのエッジの周りでリングを円形に切断するなど、他の除去技術又は方法を使用して少なくとも部分的に除去されてもよい。様々な実装形態において、リング９６すなわちウエハー７６の表面１１４がモールド化合物１１２の表面１１６と同一平面上にあるように、リング９６の十分な除去が行われる。他の実装形態において、リング部分を部分的に除去してもよいが、リング９６の表面１１４がモールド化合物１１２の表面１１６と面一になるほどには除去しない。様々な実装形態において、この方法は、ウエハー７６のソース側からバックグラインドテープ９０を除去し、図１４に示すように新しいバックグラインド／シンギュレーションテープ１１８をコンタクトパッドに貼り付けることを含むことができる。
図１５を参照し、図１４のウエハーの側断面図を、モールド化合物に貼り付けたテープによって回転させた状態に示す。半導体装置を形成する方法は、ウエハー７６の裏面又はモールド化合物１１２にテープを貼り付けることを含むことができる。様々な実装形態において、図１５に示すように、ウエハー７６を、図１４に示すようにバックグラインド／シンギュレーションテープ１１８から除去してもよく、図１５に示すように、当該ウエハーを、ウエハーの裏面及び／又はモールド化合物１１２をバックグラインドテープに再度貼り付けて（又は最初にシンギュレーション用に切断テープを貼り付けて）１１８、回転させてもよい。
図１６を参照し、図１５のウエハーの側断面図を示す。半導体装置を形成する方法は、ウエハー７６を複数の半導体装置１２０に個片化することを含む。ウエハー７６は、非限定的な例として、ブレードダイシング、レーザダイシング、ウォータージェット切断、エッチング又は任意の他のシンギュレーション方法によって個片化されてもよい。図１６に示すように、半導体装置１２０の各々は、図１に示す半導体装置２と同じである。
図１７～図１８を参照し、図１の半導体装置を形成する代替方法を示す。特に図１７を参照し、図１３のウエハーの側断面図を、モールド化合物にテープを貼り付けた状態に示す。図１７は、図１４に示すようにリング９６をバックグラインドするのではなく、この方法がモールド化合物１１２とウエハー７６のリング９６とにテープ１２２を貼り付けることを含むことができることを示す。リング９６は、次いで、カット１２４によって示すように、パッシベーション層９０、ウエハー７６及びモールド化合物１１２を貫いて切断することにより、金属層から除去されてもよい。図１８を参照し、シンギュレーション後の、図１７のウエハーの側断面図を示す。この方法は、ウエハー７６を複数の半導体装置１２６に個片化することを含むことができる。ウエハーは、本明細書に開示される任意のシンギュレーション方法を使用して個片化されてもよい。図１８に示す複数の半導体装置１２６は、図１に示す半導体装置２と同じであってもよい。
図１９を参照し、図１２のウエハーの側断面図を、凹部にモールド化合物を充填した状態に示す。図１９は、半導体装置を形成する代替方法を示す。図１９に示す方法は、図１３に示すように金属層１０６を被覆する保護被膜の長さにわたって安定した厚さを有するモールド化合物１１２を形成するのではなく、凹部９４をモールド化合物１２８で完全に充填することを含むことができる。モールド化合物１２８は、本明細書に開示された任意の技術を用いて凹部に被着されてもよく、本明細書に開示されている任意のタイプのモールド化合物又は他の保護被覆であってもよい。図１９に示すように、モールド化合物１２８の外表面１３０は、図１３とは対照的に、パターン化された金属層１０６の輪郭に追従しない均一な表面を有しており、これによりモールド化合物１２８の厚さは変化し得る。換言すると、モールド化合物１２８は、金属層１０６内の開口部１０８を完全に充填することができる。モールド化合物１２８は、チップ強度を増大させることができ、ウエハー７６の薄化部分９８が約３０μｍ未満の厚さである場合の実装形態において特に有益であり得る。
他の実装形態において、凹部９４をモールド化合物１２８で完全に充填するのではなく、モールド化合物が凹部を部分的にのみ充填してもよい。このような実装形態において、モールド化合物１２８の外面１３０は、パターン化された金属層１０６の輪郭に追従しない均一な表面をやはり有するが、外面１３０は、リング９６の端部と同一平面上になくてよい。
更に図１９を参照し、様々な実装形態において、半導体装置を形成する方法は、リング９６、モールド化合物１２８又は当該リングとモールド化合物との両方をバックグラインドすることを含むことができる。次に、本明細書に既に開示した任意のシンギュレーション方法を用いて、ウエハー７６を複数の半導体装置に個片化することができる。複数の個片化された半導体装置は、図２に示す半導体装置２６と同じであってもよい。モールド化合物１２８が金属層１０６内の開口部１０８を完全に充填するため、図２に示すように、個片化された半導体装置は、段差を有しない側壁３０を備えたモールド化合物２８を有し得る。
図２０を参照し、図１０のウエハーの側断面図を、凹部内にパターン化されない金属層を形成した状態に示す。図２０は、半導体装置を形成する代替方法を提供する。この方法は、図１１～図１２に示すようにパターン化された金属層１０６を形成するのではなく、ウエハー７６に結合された固体金属層１３２を形成することを含むことができる。様々な実装形態において、シード層１０２は、金属層１３２とウエハー７６との間にあってもよい。この方法は、モールド化合物１３４であってもよい保護被膜で金属層１３２を被覆することを含むことができる。モールド化合物１３４は、凹部９４を部分的に充填してもよく、一方で他の実施形態では、凹部９４を完全に充填してもよい。様々な実装形態において、半導体装置を形成する方法は、リング９６、モールド化合物１３４又は当該リングとモールド化合物との両方をバックグラインドすることを含むことができる。次に、本明細書に既に開示した任意のシンギュレーション方法を用いて、ウエハー７６を複数の半導体装置に個片化することができる。複数の個片化された半導体装置は、図３に示す半導体装置３２と同じであってもよい。この方法は、金属層１３２をパターン化しないことによって、図１１～図１２に示す方法と比較して潜在的にコストを節減し得る。
他の実装形態において、半導体装置を形成する方法は、金属層１３２をモールド化合物１３４で被覆するのではなく、金属層１３２に導電層を形成することを含むことができる。導電層は、Ｎｉ、ＮｉＡｕ、ＳｎＡｇを含む、本明細書で開示される任意のタイプの導電性層であってもよい。様々な実装形態において、この方法は、金属層上に導電層をめっきすることを含み得、一方で他の実装形態において、導電層は、スパッタリング、蒸着又は他の堆積技術によって金属層に被着される。半導体装置を形成する方法は、リング９６をバックグラインドすることを含むことができる。次に、本明細書に既に開示した任意のシンギュレーション方法を用いて、ウエハー７６を複数の半導体装置に個片化することができる。複数の個片化された半導体装置は、図３に示す半導体装置３２と類似していてもよく、金属層の上のモールド化合物に代えて、金属層の上に導電層を有する点が異なる。
図２１を参照し、図１２のウエハーの側断面図を、ウエハーのリングの一部を除去した状態に示す。図２１は、半導体装置を形成する代替方法を示す。この方法は、図１３及び図１９に示すように金属層１０６の上にモールド化合物を形成するのではなく、任意の種類のモールド化合物又は保護被覆を用いて金属層１０６を被覆しないことを含むことができる。様々な実装形態において、半導体装置を形成する方法は、リング９６をバックグラインドすることを含むことができる。次に、本明細書に既に開示した任意のシンギュレーション方法を用いて、ウエハー７６を複数の半導体装置に個片化することができる。複数の個片化された半導体装置は、図４に示す半導体装置４０と同じであってもよい。
図２２を参照し、図２１のウエハーの側断面図を、金属層の上にバンプを形成した状態に示す。図２２は、半導体装置を形成する代替方法を示す。この方法は、図２１に示すように金属層１０６を被覆しないままとせずに、金属層１０６の上に複数のバンプ／パッド１３６を形成することを含むことができる。様々な実装形態において、複数のバンプ１３６は、金属層１０６の上の第２の金属層とみなすことができる。複数のバンプ１３６は、本明細書に開示される任意のタイプの材料であってよい。様々な実装形態において、半導体装置を形成する方法は、リング９６をバックグラインドすることを含むことができる。次に、本明細書に既に開示した任意のシンギュレーション方法を用いて、ウエハー７６を複数の半導体装置に個片化することができる。複数の個片化された半導体装置は、図５に示す半導体装置４６と同じであってもよい。
図２３を参照し、図２１のウエハーの側断面図を、金属層内の開口部間にモールド化合物を形成した状態に示す。図２３は、半導体装置を形成する代替方法を示す。図２３に示す方法は、図２１に示すものとは対照的に、金属層１０６の開口部１０８内にモールド化合物１３８を結合し、モールド化合物１３８を介して露出した金属層を残すことを含む。モールド化合物１３８の外表面は、金属層１０６の外表面と同一平面又は実質的に同一平面上にあってもよい。様々な実装形態において、モールド化合物１３８は、図１９に示すように最初に金属層１０６を覆ってもよく、次いで、モールド化合物１３８を介して金属層１０６を露出させるようにバックグラインドされてもよい。様々な実装形態において、半導体装置を形成する方法は、リング９６、モールド化合物１３８又は当該リングとモールド化合物との両方をバックグラインドすることを含むことができる。次に、本明細書に既に開示した任意のシンギュレーション方法を用いて、ウエハー７６を複数の半導体装置に個片化することができる。複数の個片化された半導体装置は、図６に示す半導体装置５４と同じであってもよい。
図２４を参照し、図２２のウエハーの側断面図を、金属層内の開口部間にモールド化合物を形成した状態に示す。図２４は、半導体装置を形成する代替方法を示す。図２４に示す方法は、図２２に示すものとは対照的に、金属層１０６の開口部１０８内にモールド化合物１４０を結合する一方で、モールド化合物１４０を介して露出した、複数のバンプ１３６又は第２の金属層を残すことを含む。モールド化合物１４０の外表面は、複数の金属層１３６の外表面と同一平面上にあってもよい。様々な実装形態において、モールド化合物１４０は、最初に複数のバンプ１３６を覆ってもよいが、次いで、モールド化合物１４０を介して複数のバンプを露出させるようにバックグラインドされてもよい。様々な実装形態において、半導体装置を形成する方法は、リング９６、モールド化合物１４０又は当該リングとモールド化合物との両方をバックグラインドすることを含むことができる。次に、本明細書に既に開示した任意のシンギュレーション方法を用いて、ウエハー７６を複数の半導体装置に個片化することができる。複数の個片化された半導体装置は、図７に示す半導体装置６２と同じであってもよい。
図２５Ａ～２５Ｂを参照し、裏面保護（backside protection、ＢＳＰ）層を被着させたウエハーを個片化する工程を示す。図２５Ａ～図２５Ｂに示す方法を、本明細書に既に開示した任意の方法に組み込んでもよい。図２５Ａに示すように、ウエハー１４２は、金属層１４４に結合されてもよい。様々な実装形態において、金属層はＢＳＰ層１４６に結合されてもよい。様々な実装形態において、ＢＳＰ層は、エポキシ樹脂を含むテープであってもよく、ガラス充填材を含んでもよい。特定の実装形態において、ＢＳＰ層は、日本、東京のＬＩＮＴＥＣ社により商標名ＡＤＷＩＬＬ（登録商標）の下に市販されているウエハー裏面被覆テープであってもよい。ＢＳＰ層は、ウエハーのシンギュレーション中にウエハーを保持するように使用されるテープ１４８に結合されてもよい。
図２５Ｂは、半導体装置１５０を形成するために個片化された後の、ウエハー１４２、金属層１４４及びＢＳＰ層１４６を示す。図２５Ｂに示すように、ウエハー、金属層及びＢＳＰが個片化された場合の側壁１５２は清浄なカットを形成し、変動する層が、テープ１４８を含む、隣接する層内に延在しないことを意味する。図２６Ａ～図２６Ｂとは対照的に、ＢＳＰ層を被着させないウエハーを個片化する工程を示す。図２６Ａは、シンギュレーション中にウエハーを保持するように使用されるテープ１５８に直接結合された金属層１５６に結合されたウエハー１５４を示す。半導体装置１６０に個片化された図２６Ａのウエハー及び金属層を図示する図２６Ｂに示すように、金属層１５６をダイシングすることから生じた材料１６２のバリは、テープ１５８内へ延在し得る。様々な実装形態において、非ＢＳＰテープに直接結合された金属層を個片化することは、ダイピッキング操作中にテープ１５８からの半導体装置１６０の除去を阻害し得るバリ１６２と同様のバリを生じ得る。
本明細書で開示される半導体装置の様々な実装形態において、ダイは３０マイクロメートル未満の厚さであってもよい。
他の実装形態において、ダイは、金属層の厚さと実質的に同じ厚さである。
モールド化合物は、様々な実装形態における装置の金属層に直接結合され得る。
モールド化合物は、様々な実装形態における装置の金属層の上に直接結合され得る。
本明細書に開示されるものと同様の半導体装置を形成する方法の様々な実装形態において、方法は、コンタクトパッドとウエハーの第１の側との間に導電層を形成することを含んでもよい。
様々な方法の実装形態において、金属層の層さはウエハーの厚さと実質的に同じである。
様々な方法の実装形態において、金属層の層さはウエハーの厚さの実質的に３倍である。
方法の様々な実装形態において、モールド化合物は金属層を封止してもよい。
様々な方法の実装形態において、方法は、凹部をシード層で被覆することを更に含む。
様々な方法の実装形態において、方法は、金属層の上に複数のバンプを形成することを含む。
様々な方法の実装形態において、方法は、ウエハーを個片化する前に、金属層、モールド化合物又は複数のバンプを裏面保護層に結合することを含むことができる。
様々な方法の実装形態において、モールド化合物は、凹部内の金属層に結合され得る。いくつかの実装形態において、金属層は、モールド化合物を介して露出してもよい。いくつかの実装形態において、モールド化合物は、金属層の上に直接結合されてもよい。
様々な方法の実装形態において、方法は、ウエハーの一部を、当該ウエハーの一部がモールド化合物の一部によって形成される平面と同一平面上になるまでバックグラインドすることを含むことはできる。
様々な方法の実装形態において、方法は、金属層の上に第２の金属層を結合することを含むことができる。
以上の説明が半導体装置の特定の実装形態及び実装構成部品、サブ構成部品、方法及びサブ方法に言及する箇所では、それらの趣旨から逸脱することなくいくつかの修正がなされてもよいこと、及びこれらの実装形態、実装構成部品、サブ構成部品の、方法及びサブ方法が他の半導体装置に適用されてもよいことがすぐに分かるであろう。
Claims (5)
- 半導体装置であって、
第１の側及び第２の側を含むダイと、
前記ダイの前記第１の側に結合されたコンタクトパッドと、
前記ダイの前記第２の側に結合された金属層と、
前記金属層に直接結合されたモールド成形材料と、
を備え、
前記モールド成形材料の外側の側壁が段差を備え、
前記ダイの厚さが３０マイクロメートル未満であり、
前記コンタクトパッドが、前記ダイの上に結合されたパッシベーション層を介して露出される、半導体装置。 - 半導体装置であって、
第１の側及び第２の側を含むダイと、
前記ダイの前記第１の側に結合されたコンタクトパッドと、
前記ダイの前記第２の側に結合された金属層と、
前記ダイの前記第２の側に面する前記金属層の第２の表面の反対側にある前記金属層の第１の表面全体に直接結合されたモールド成形材料と、
を備え、
前記モールド成形材料の外側の側壁が段差を備える、半導体装置。 - 半導体装置を形成する方法であって、
ウエハーの第１の側に結合された複数のコンタクトパッドを形成することと、
前記ウエハーをバックグラインドすることによって、前記ウエハーの前記第１の側の反対側にある前記ウエハーの第２の側に凹部を形成することと、
前記凹部内に金属層を形成することと、
前記凹部内の前記金属層をパターン化することと、
前記凹部内の前記金属層にモールド成形材料を結合することと、
前記ウエハーの一部を、前記モールド成形材料の一部によって形成された平面と面一になるまで除去することと、
前記ウエハーを複数の半導体装置に個片化することと、
を含む、方法。 - 前記凹部を形成することによって前記ウエハーを薄化することを更に含み、前記ウエハーの一部が３０マイクロメートル未満に薄化される、請求項３に記載の方法。
- 半導体装置を形成する方法であって、
ウエハーの第１の側に結合された複数のコンタクトパッドを形成することと、
前記第１の側の反対側にある前記ウエハーの第２の側に、前記ウエハーの前記第２の側をバックグラインドすることによって凹部を形成することと、
前記凹部内に金属層を形成することと、
前記金属層内に複数の開口部を形成することと、
前記金属層の前記複数の開口部内にモールド成形材料を形成することと、
前記ウエハーの一部を、前記モールド成形材料の一部によって形成された平面と面一になるまで除去することと、
前記ウエハーを複数の半導体装置に個片化することと、
を含む、方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023152093A JP2023179516A (ja) | 2018-02-23 | 2023-09-20 | バックメタルを備えた半導体装置及び関連する方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/903,677 US11114402B2 (en) | 2018-02-23 | 2018-02-23 | Semiconductor device with backmetal and related methods |
| US15/903,677 | 2018-02-23 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023152093A Division JP2023179516A (ja) | 2018-02-23 | 2023-09-20 | バックメタルを備えた半導体装置及び関連する方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019169704A JP2019169704A (ja) | 2019-10-03 |
| JP2019169704A5 JP2019169704A5 (ja) | 2022-03-02 |
| JP7353770B2 true JP7353770B2 (ja) | 2023-10-02 |
Family
ID=67686161
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019029368A Active JP7353770B2 (ja) | 2018-02-23 | 2019-02-21 | バックメタルを備えた半導体装置及び関連する方法 |
| JP2023152093A Pending JP2023179516A (ja) | 2018-02-23 | 2023-09-20 | バックメタルを備えた半導体装置及び関連する方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023152093A Pending JP2023179516A (ja) | 2018-02-23 | 2023-09-20 | バックメタルを備えた半導体装置及び関連する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11114402B2 (ja) |
| JP (2) | JP7353770B2 (ja) |
| CN (1) | CN110190041A (ja) |
| TW (2) | TW202331974A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10825725B2 (en) | 2019-01-25 | 2020-11-03 | Semiconductor Components Industries, Llc | Backside metal patterning die singulation systems and related methods |
| US20210013176A1 (en) * | 2019-07-09 | 2021-01-14 | Semiconductor Components Industries, Llc | Pre-stacking mechanical strength enhancement of power device structures |
| KR20220043519A (ko) | 2020-09-29 | 2022-04-05 | 삼성전자주식회사 | 열 발산층을 구비한 반도체 패키지 |
| US11728424B2 (en) | 2020-10-26 | 2023-08-15 | Semiconductor Components Industries, Llc | Isolation in a semiconductor device |
| US11257759B1 (en) * | 2020-10-26 | 2022-02-22 | Semiconductor Components Industries, Llc | Isolation in a semiconductor device |
| JP2023169771A (ja) | 2022-05-17 | 2023-11-30 | 日東電工株式会社 | 半導体加工用粘着テープ |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153279A (ja) | 2006-12-14 | 2008-07-03 | Mitsui Chemicals Inc | ダイシング兼ダイボンディング用フィルム及び半導体チップの製造方法 |
| JP2010016188A (ja) | 2008-07-03 | 2010-01-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2011029439A (ja) | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | 金属層付きチップの製造方法 |
| JP2012182239A (ja) | 2011-02-28 | 2012-09-20 | Panasonic Corp | 半導体装置の製造方法 |
| US20140315350A1 (en) | 2012-09-01 | 2014-10-23 | Alpha And Omega Semiconductor Incorporated | Wafer process for molded chip scale package (mcsp) with thick backside metallization |
| JP2017055013A (ja) | 2015-09-11 | 2017-03-16 | 株式会社東芝 | デバイスの製造方法 |
| JP2017085122A (ja) | 2016-12-06 | 2017-05-18 | リンテック株式会社 | 表面保護シート |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| JP4544876B2 (ja) * | 2003-02-25 | 2010-09-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2008098529A (ja) | 2006-10-13 | 2008-04-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20080242052A1 (en) * | 2007-03-30 | 2008-10-02 | Tao Feng | Method of forming ultra thin chips of power devices |
| JP2010103300A (ja) * | 2008-10-23 | 2010-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2010118573A (ja) | 2008-11-14 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US9324659B2 (en) * | 2011-08-01 | 2016-04-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die |
| US9196534B2 (en) * | 2013-02-24 | 2015-11-24 | Alpha And Omega Semiconductor Incorporated | Method for preparing semiconductor devices applied in flip chip technology |
| US20160071788A1 (en) * | 2014-03-17 | 2016-03-10 | Texas Instruments Incorporated | Packaged semiconductor devices having solderable lead surfaces exposed by grooves in package compound |
| US9640497B1 (en) * | 2016-06-30 | 2017-05-02 | Semiconductor Components Industries, Llc | Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods |
-
2018
- 2018-02-23 US US15/903,677 patent/US11114402B2/en active Active
-
2019
- 2019-02-21 JP JP2019029368A patent/JP7353770B2/ja active Active
- 2019-02-22 TW TW112103574A patent/TW202331974A/zh unknown
- 2019-02-22 TW TW108105997A patent/TWI791775B/zh active
- 2019-02-25 CN CN201910137647.1A patent/CN110190041A/zh active Pending
-
2021
- 2021-05-14 US US17/320,495 patent/US20210272920A1/en active Pending
-
2023
- 2023-09-20 JP JP2023152093A patent/JP2023179516A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153279A (ja) | 2006-12-14 | 2008-07-03 | Mitsui Chemicals Inc | ダイシング兼ダイボンディング用フィルム及び半導体チップの製造方法 |
| JP2010016188A (ja) | 2008-07-03 | 2010-01-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2011029439A (ja) | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | 金属層付きチップの製造方法 |
| JP2012182239A (ja) | 2011-02-28 | 2012-09-20 | Panasonic Corp | 半導体装置の製造方法 |
| US20140315350A1 (en) | 2012-09-01 | 2014-10-23 | Alpha And Omega Semiconductor Incorporated | Wafer process for molded chip scale package (mcsp) with thick backside metallization |
| JP2017055013A (ja) | 2015-09-11 | 2017-03-16 | 株式会社東芝 | デバイスの製造方法 |
| JP2017085122A (ja) | 2016-12-06 | 2017-05-18 | リンテック株式会社 | 表面保護シート |
Also Published As
| Publication number | Publication date |
|---|---|
| US11114402B2 (en) | 2021-09-07 |
| US20190267344A1 (en) | 2019-08-29 |
| TWI791775B (zh) | 2023-02-11 |
| US20210272920A1 (en) | 2021-09-02 |
| CN110190041A (zh) | 2019-08-30 |
| JP2023179516A (ja) | 2023-12-19 |
| TW201937674A (zh) | 2019-09-16 |
| JP2019169704A (ja) | 2019-10-03 |
| TW202331974A (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7353770B2 (ja) | バックメタルを備えた半導体装置及び関連する方法 | |
| JP6745323B2 (ja) | メタライゼーション層の下に応力緩和層を有するｌｅｄ | |
| US8222078B2 (en) | Chip scale surface mounted semiconductor device package and process of manufacture | |
| US10700027B2 (en) | Semiconductor copper metallization structure and related methods | |
| CN108538732B (zh) | 半导体器件以及制造半导体器件的方法 | |
| US20220246475A1 (en) | Component and Method of Manufacturing a Component Using an Ultrathin Carrier | |
| JP4966348B2 (ja) | 半導体装置の製造方法 | |
| US9520380B2 (en) | Wafer process for molded chip scale package (MCSP) with thick backside metallization | |
| US20230238327A1 (en) | Thinned semiconductor package and related methods | |
| US20220384204A1 (en) | Semiconductor package electrical contact structures and related methods | |
| TWI567889B (zh) | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 | |
| TW201727778A (zh) | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220221 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7353770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |