JP6745323B2 - メタライゼーション層の下に応力緩和層を有するled - Google Patents

メタライゼーション層の下に応力緩和層を有するled Download PDF

Info

Publication number
JP6745323B2
JP6745323B2 JP2018229848A JP2018229848A JP6745323B2 JP 6745323 B2 JP6745323 B2 JP 6745323B2 JP 2018229848 A JP2018229848 A JP 2018229848A JP 2018229848 A JP2018229848 A JP 2018229848A JP 6745323 B2 JP6745323 B2 JP 6745323B2
Authority
JP
Japan
Prior art keywords
layer
metal
type
contact
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018229848A
Other languages
English (en)
Other versions
JP2019062224A (ja
Inventor
アクラム,サルマン
ゾウ,チュアンボ
Original Assignee
ルミレッズ ホールディング ベーフェー
ルミレッズ ホールディング ベーフェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ ホールディング ベーフェー, ルミレッズ ホールディング ベーフェー filed Critical ルミレッズ ホールディング ベーフェー
Publication of JP2019062224A publication Critical patent/JP2019062224A/ja
Application granted granted Critical
Publication of JP6745323B2 publication Critical patent/JP6745323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光ダイオード(LED)をパッケージングすることに関し、特に、LED半導体層とはんだパッドメタライゼーション層との間の応力緩和層に関する。
薄膜フリップチップ(Thin-Film Flip-Chip;TFFC)LEDは、発光面とは反対側の底面にアノード及びカソードのコンタクトを有する。故に、このようなTFFC LEDは、ワイヤボンドのための頂面側(光出力側)メタライゼーションが必要ないので、頂部ダイ領域表面の全体を光出力に利用する。しかしながら、TFFC LEDでは、サファイア基板リフトオフ(GaN系LEDに関する)及びエピタキシャル層(EPI)粗面化(光取り出しを向上させるため)を含め、ダイレベルプロセスが典型的に使用されており、それがパッケージングコストを有意に高めている。良好な光出力取り出しをなおも達成しながら、サファイア基板を除去することを必要としないことが有益となろう。
伝統的なTFFC LEDは、LED半導体層の上に、p型及びn型の半導体層の一部を露出させる固い誘電体層が形成される。そして、この誘電体層を覆って、p型及びn型の半導体層と直に接触するように、比較的薄いパターニングされた1つ又は複数の金属層が堆積されて、この金属とp型及びn型の半導体層との間にオーミックコンタクトが作り出される。次いで、LEDを印刷回路基板又はその他の基板にマウントするためのLEDのはんだパッドとして使用するため、薄いオーミックコンタクト金属層を覆って、例えばめっきによって、遥かに厚い金属パッド(複数の様々な金属層をも有する)が形成される。そして、はんだパッドの上に、はんだバンプが堆積され得る。
このような伝統的なTFFC LED及びプロセスに伴う1つの問題は、半導体層と、薄い1つ又は複数の金属層と、厚いパッド層との間に、例えば合致しない熱膨張係数(CTE)に起因して、応力が存在することである。故に、例えば動作中又はプロセス中などのLEDの熱サイクルが、金属層を互いから又は半導体層から剥離させたり応力集中箇所で脆い層のクラック形成を生じさせたりし得る応力を生み出し、それが障害を発生させ得る。このような応力を抑制してLEDの信頼性を高める技術を提供することが有益となろう。
伝統的なTFFC LED及びプロセスに伴う別の1つの問題は、厚いはんだパッドが上に形成される表面が平面でないことである。故に、均一な厚さの平坦なはんだパッドを得ることが困難である。均一な厚さを持つ平坦なはんだパッドは、LEDと印刷回路基板又はその他の基板との間の電気伝導及び熱伝導に有益である。はんだパッドを堆積する(例えば、めっきする)ことに先立ってLED構造の“底”面を平坦化する技術を提供することが有益となろう。
本発明の一実施形態は、改善された光取り出しのためにサファイア基板をパターン加工するとともに、厚い金属はんだパッド層と、半導体層とオーミックコンタクトする薄い金属と、の間に応力緩和(バッファ)層を形成する、ウェハレベルチップスケールパッケージ(wafer-level-chip-scale-package;WLCSP)プロセスを用いることによって、上述の問題を解決する。応力緩和層はまた、厚いはんだパッドが形成されるのに先立ってLEDの底面を平坦化する。これにより、改善された電気的及び熱的な伝導性のための、いっそう平坦でいっそう均一なはんだパッドが作製される。サファイア基板をパッケージングされたLEDの一部として保持することにより、最終的なパッケージ内に、薄いLED層に有益な固い機械的支持が存在する。基板を除去するコストも回避される。
ここに記載されるウェハレベルプロセスは、デバイスの総製造コストを低減し、信頼性を向上させ、且つ、電気的、熱的及び光学的に非常に良好な全体性能を維持する。
パターン加工面の上にLED層がエピタキシャル成長されたパターン加工サファイア基板の一部の断面図である。 p型及びn型のLED層にオーミックコンタクトする分布された金属コンタクトを例示している。 分布された金属コンタクトを覆って堆積され、且つ分布された金属コンタクトの一部を露出させるようにパターニングされた、平面状の応力緩和層を例示している。封止を作り出すとともに後に形成される金属はんだパッドからの金属原子のマイグレーションを阻止するための、オプションのパッシベーション層も、分布された金属コンタクトと応力緩和層との間に示されている。 分布された金属コンタクトの露出部と平面状の応力緩和層との上にめっきされた、比較的厚い金属はんだパッドを例示している。 金属はんだパッド上に堆積されたはんだバンプを例示している。 レーザスクライビング・ブレイキングによって基板が個片化されることを例示している。 図6の個片化手法を用いて個片化された後の単一のLEDを例示している。図7では、オプションのパッシベーション層は省かれている。 機械的ソーイング(サファイア基板のため)とスクライビング・ブレイキング(LED層のため)との組み合わせを用いて個片化された後の単一のLEDを、金属層を簡略化して例示しており、結果として、基板のエッジが粗面化されるとともに基板が狭小化されている。 同じ又は同様である要素には同じ参照符号を付している。
図1−8は、本発明の一実施形態に従ったウェハレベルプロセスフローを例示している。単純化のため、遥かに大きいウェハ上の単一のLEDの領域のみを示している。図示のLED領域に関して示される各工程が、より大きいウェハ上の全てのLED領域に適用される。
図1を参照するに、LEDのウェハを作製するプロセスフローは、パターン加工サファイア基板(patterned sapphire substrate;PSS)10で開始する。基板10は典型的に、ディスク形状を有し、LEDによって発せられる光に対して実質的に透明である。一方の表面12が、例えばグラインディング、“サンド”ブラスティング、化学エッチング、プラズマエッチング、又はその他の粗面化プロセスなどによって、粗面化(パターン加工)される。粗面化は、全反射(TIR)を抑制することによって光取り出しを向上させる。基板10の表面12は、光取り出しを向上させるために規則的又はランダム的にパターン加工され得る。
従来のフリップチップLEDの半導体層発光面を、サファイア基板の除去後に粗面化することは、一般的に行われていることである。対照的に、本プロセスは、サファイア基板を持ち続け、その成長面を粗面化する。
一実施形態において、次いで、基板10の粗面化された表面12の上に、従来からのGaN系半導体LED層がエピタキシャル成長される。一実施形態において、表面12の上にn型層14が成長され、活性層16及びp型層18が続く。一実施形態において、活性層16は、LEDがエネルギー供給されるときに青色光を生成する。
単純化のため、残りの図では、様々な半導体LED層を単一のLED層20として示す。
図2にて、薄い金属オーミックコンタクトを形成する標準的なプロセスフローが実行される。例えば銀、ニッケル、若しくは合金、又は複数層などの、薄い反射金属層22が、例えばスパッタリングなどによって、p型層の表面上に堆積されてパターニングされる。金属層22は、アニール後に、p型層とのオーミックコンタクトを作り出す。
そして、金属層22を覆って、チタン、タングステン、又は何らかの合金の金属層24が堆積されてパターニングされる。金属層24は、後続の金属層に対する密着性を向上させる。層24はまた、層をまたいでの原子のマイグレーションを阻止するためのバリア層としての役割を果たし得る。金属層24は、インタフェース(仲立ち)層として参照され得る。金属層22と24との組み合わせの厚さは典型的に1ミクロンよりも小さくなる。
n型層を露出させるために、LED層20が位置26で、p型層及び活性層の一部を除去するようにエッチングされる。
そして、表面を覆って及び位置26の開口の中に、誘電体層28が堆積される。次いで、金属層24の一部を露出させるように、また、位置26でn型層を露出させるように、誘電体層28がパターニングされる。
そして、p型層及びn型層とオーミックコンタクトするよう、誘電体層28を覆って及び上記開口の中に、例えばアルミニウム、ニッケル、チタン−タングステン合金、銅、金、又は複数の合金などの、より厚い金属層30が堆積される。金属層30は、積層された複数の層であってもよい。次いで、pメタルコンタクト32をnメタルコンタクト33から分離するように、金属層30がパターニングされる。金属層30は数ミクロン厚とし得る。
以上のメタライゼーションプロセスは従来通りとすることができ、当業者には更なる詳細は不要である。
p型層及びn型層への金属接続は、LEDにわたって電流をいっそう均一に分配するために、LED領域全体にわたって分布され得る。これは、LEDの頂面からの実質的に均一な発光を供することになる。
金属層30が開口を埋めていること及びエッチングされていることに起因して、得られる金属層30は平面状ではない。仮に金属層30が金属はんだパッドを形成するようにめっきされるとすると、そのはんだパッドは、平面状で均一に厚いものにはならないことになる。良好な電気的及び熱的な伝導性のために、平面状で均一に厚いはんだパッドを提供することが望ましい。
図3にて、例えばPECVDによるSiNxなどのオプションの薄いパッシベーション層34が、後に形成されるはんだパッドから半導体層内へのアルミニウム原子のマイグレーションを阻止するために堆積される。層22、24及び30、並びにはんだパッドに使用される金属に応じて、パッシベーション層34は必要とされないこともある。パッシベーション層34はまた、水分又は厳しい/腐食性の環境に対する気密封止のために使用されてもよい。パッシベーション層34の典型的な厚さは、0.5−1.5μm、好ましくは0.8−1.2μmとし得る。SiNxが水分に対する知られたバリア層であるが、SiOx(若しくはSiO2)又はSiOx/SiNx混合物も使用され得る。
パッシベーション層34はPECVDプロセスによって形成されるので、それは非平面状の表面を覆ってかなり均一であり、故に、その表面は平面状ではないことになる。
次に、図3にて、例えばベンゾシクロブテン(BCB)などの応力緩和層(stress-buffer-layer;SBL)36が、(例えば、スピンオンコーティングによって)表面上にコートされる。SBL36は、液体として堆積される誘電体ポリマーである。故に、この堆積プロセスは、平面状のSBL36の層を形成する。蒸着による堆積も使用され得る。一実施形態において、SBL36の厚さは1−3μmである。
加熱によってSBL36が硬化(キュア)される前に、SBL36は、1つ以上のビア開口38を形成するようにマスクされ、露光され、現像され、それにより、パッシベーション層34が露出される。フォトBCBは、商業的に入手可能であり、フォトレジストの特性を持つ。その後、SBL36が硬化される。SBL36をマスク層として用いることにより、パッシベーション層34のエッチングが実行される。これにより、pメタルコンタクト32及びnメタルコンタクト33が露出される。
例えばBCB、PBO(ポリベンゾオキサゾール)、又はPI(ポリイミド)など、好適なSBL36材料の典型的な熱伝導率は約0.3W/mKである。SBL36は薄いので、これは、1mmのダイサイズでの非常に良好な熱伝導性に十分である。硬化及びパッシベーションエッチングの後の典型的なSBL36厚さは、電気的な絶縁破壊強度に十分なものである適切なステップカバレッジを提供するために、最低で〜1μmであるべきである。
なお、LED層20内までエッチングするエッチング工程はまた、各LED領域を取り囲むトレンチを作り出し、それが、SBL36及びパッシベーション層34で少なくとも部分的に充填されてLEDの更なる保護/封止となる。
図4にて、メタル再配線層(RDL)が堆積され、それがパターニングされて、p型及びn型のLED層20に電気的に接続されたはんだパッド44及び45を形成する。これは、めっき・スルー・フォトレジスト手法によって以下のように行われ得る。先ず、シード金属層スタック(例えば、1000/2000Å厚さのTiW/Cu)が、例えばスパッタリング又は蒸着などによって堆積され、続いて、それらのめっきすべき領域のみを露出させるリソグラフィ(フォトレジストコーティング、露光、及びフォトレジストの現像)が行われる。そして、露出されたRDLスタックが、例えばCu/Ni/Auで2−20μm/2μm/0.3μmの厚さまで、電気めっきされる。フォトレジストが剥離され、続いて、露出されたシード金属スタックがエッチングされて、図4の構造が得られる。Niははんだバリア層として使用され、Auははんだ濡れ層として使用される。めっきは、厚いはんだパッドを形成するための周知のプロセスである。
他の例では、材料/プロセスコストの追加を伴うが、パターニングエッチング又はリフトオフを用いて、RDLの堆積及びパターニングを行い得る。
SBL36を配設することにより表面が平坦化され、それ故に、得られるはんだパッド44/45は、かなり平坦で均一に厚く、熱を均等に拡げるようにされる。平坦で均一に厚いはんだパッド44/45を提供することは、LED層20から、動作のためにLEDが最終的にマウントされることになるヒートシンク/基板への、電気的及び熱的な伝導性を向上させる。この段階で、ウェハを試験することができる。
応力緩和層(SBL)36の使用は、材料の相異なるCTEによって発生するはんだパッド44/45とその下に位置する層との間の応力を和らげ、障害を発生させ得るものである剥がれ及び応力集中箇所での脆弱層(例えば、層20)のクラック形成について、それらの可能性を低減する。例えば、はんだパッド44/45は、下に位置する材料とは異なる率で膨張することがあり、SBL36に対してずれるか、SBL36を変形させるかの何れかとなり得る。しかしながら、そのような相異なるCTEを有していても、応力がSBL36によって緩和されているので、はんだパッド44/45とpメタルコンタクト32及びnメタルコンタクト33との間の接触箇所は破壊されない。仮にSBL36が平面状(平坦で平滑)でなかった場合には、SBL36に対するはんだパッド44/45の横接着が遥かに大きくなり、SBL36の有効性を低減させることになる。例えばBCBなどの一部のSBL36材料では、SBL36は、材料間で異なる膨張が発生してもはんだパッド44/45から剥がれることなく変形するよう、狙いとする弾力性を保持するようにハードキュア又はソフトキュアされ得る。ポリマーSBL36は典型的に、誘電体として一般的に使用される非ポリマーの二酸化シリコン酸化物層又は窒化シリコン層よりも弾力性がある。
先述のように、SBL36はまた、平坦化された表面を供することによってはんだパッド44/45の品質を向上させ、SBL36はまた、汚染を抑制するバリア層を付加する。SBL36は、非常に薄くてかなり良好な熱の導体であり、故に、LEDとヒートシンクとの間の熱伝導がSBL36によって有意には低減されることはない。
最適化された設計又はレイアウトが、最適化された熱性能を提供する。例えば、1mmのダイに関して、金属/半導体ジャンクションからはんだバンプ48A及び48B(図5)まで2K/Wという非常に良好な熱抵抗Rthが達成されている。
図5に示すように、その後、はんだパッド44及び45の上に、従来からの技術を用いて、はんだバンプ48A及び48Bが堆積され得る。ウェハレベルはんだバンプ形成が、パターニングエッチングとともにPVDプロセス又は電気めっきによって実行され、あるいは堆積及びリフトオフ技術を用いて実行され、あるいはスクリーン印刷を用いて実行され、あるいははんだボール及びピックアンドプレース技術を用いて実行され、あるいはその他の標準的なバンプ形成プロセスを用いて実行され得る。このような技術は周知であり、詳細に説明される必要はない。故に、はんだバンプ48A及び48Bは、平坦なもの又は丸みを帯びたものとなり得る。ダイ取付け高さを低くするため、熱伝導率を高めるため、及びより低いコストを達成するため、AuSn又はその他の高価な共晶はんだ材料が使用される場合、はんだバンプ48A及び48Bは薄くあるべきであり且つはんだパッド44/45を均一に被覆すべきである。はんだバンプ48A及び48Bの厚さ範囲は、1−100μmとすることができ、好ましくは5−10μmとすることができる。はんだバンプ48A及び48Bは、Au、AuSn、又はその他の好適な金属若しくは合金とし得る。
サファイア基板10が、LED高さを低減するとともに光出力を向上させるため、この段階で薄化され、例えばグラインディング及び/又はブラスティングなどによって、所望の表面テクスチャを設けられ得る。狙いとする基板10厚さは、ダイサイズに応じて異なり得るが、例えば10−1000μm、好ましくは200−400μmとし得る。100−400μmの厚さの適合性が、ウェハ支持システムを必要とせずに、従来からの背面グラインディング手順(テープフィルム又はフレーム上にマウントされたウェハ)を用いて、首尾よく実証されている。しかしながら、100μm未満の目標サファイア厚さでは、グラインディング中の破損/クラック形成を回避するために、ウェハ支持システムが必要とされ得る。
最後に、図6に示すように、ウェハが個々のLED(ダイ)へと個片化される。これは、辺の長さで0.7−1.4mmのダイサイズの80−300μmのサファイア厚さに関して、レーザスクライビング(切り込み)及びブレイキング(分断)によって、≪0.5%の優れたスクライビング・ブレイキング歩留り損失で行われている。基板10のレーザスクライビングがブレード52によって表され、分断ラインが破線54によって表されている。個片化されたLEDのエッジは、比較的正確であり且つ垂直である。
サファイア基板10を最終的なLED上に保持することにより、基板10を除去する必要がないことによって処理コストが節減される。歩留りも高められる。
もっと厚い(例えば、>400μm)サファイア基板10が必要な場合、機械的ソーイングとスクライビング及びブレイキングとの組み合わせがうまく機能するが、低いソーイング速度(典型的に、チッピングの最小化のために、〜1mm/s)に起因して、低下したスループットとなる。
図7は、個片化されたLEDを、オプションのパッシベーション層34なしで例示している(図3と比較されたい)。
図8は、基板10の機械的ソーイングとLED層20のレーザスクライビング及びブレイキングとの組み合わせによって個片化された後のLEDを簡略化して示している。結果として、ダイのサファイア側が各辺で(ソーブレードの幅の半分だけ)狭くなっており、LED層20が基板10の外側まで延在している。これは、基板10(発光面)が後に蛍光体で被覆される場合に有利となり得る。何故なら、側面が被覆されることになるからである。また、基板10の粗いエッジが光取り出しを向上させ得る。
一実施形態において、個片化されたLEDは、LEDはんだパッドをサブマウントウェハの頂面に接合することによって、サブマウントウェハ上にマウントされる。ピックアンドプレース機がLEDをサブマウント上に位置付け、続いて、LEDはんだパッドをサブマウントパッドに接合するための加熱工程又は超音波ボンディング工程が行われる。その後、例えば成形シリコーンレンズによって個々に封入され且つ/或いは(レンズによる封入の前又は後に)蛍光体で被覆されるなど、ウェハスケールでLEDが更に処理される。レンズ材料それ自体も蛍光体粉末を注入されてもよい。蛍光体は例えば、青色LED光を白色光に変換し得る。その後、サブマウントウェハが個片化される。サブマウントは、その底面に、ビアを用いてLEDはんだパッドに電気接続された堅牢なはんだパッドを有する。他の例では、LEDが直接的に印刷回路基板上にマウントされ得る。
ダイ取付け、蛍光体堆積、及びドームレンズ構築の後の最終的な累積歩留りは、>99%であった。
本発明の特定の実施形態を図示して説明したが、当業者に明らかなように、より広い観点での本発明を逸脱することなく変形及び変更が為され得るのであり、故に、添付の請求項は、その範囲内に、本発明の真の精神及び範囲に入るそのような変形及び変更の全てを包含するものである。

Claims (13)

  1. p型層、活性層、及びn型層を、該活性層が該p型層と該n型層との間にあるように有する発光構造と、
    前記n型層を露出させる、前記p型層及び前記活性層の中のエッチング部であり、当該エッチング部は、前記発光構造の中心部内にある1つ以上の開口と、前記発光構造を取り囲むトレンチとを有する、エッチング部と、
    前記発光構造上の誘電体層と、
    前記p型層に電気的に結合された、前記誘電体層上の第1の非平坦な金属層と、
    前記1つ以上の開口内及び前記トレンチ内で前記n型層に電気的に結合された、前記誘電体層上の第2の非平坦な金属層と、
    誘電体ポリマーを有する応力緩和層であり、該応力緩和層は、前記第1の金属層上及び前記第2の金属層上にあり、且つ、前記トレンチを少なくとも部分的に充填するように構成されている、応力緩和層と、
    前記応力緩和層上の複数の金属はんだパッドであり、該金属はんだパッドの各々が、前記第1の金属層及び前記第2の金属層のうちの一方に電気的に接続されている、金属はんだパッドと、
    を有するデバイス。
  2. 前記応力緩和層は、弾力性を持ち、熱が与えられて前記金属はんだパッドがその下に位置する材料とは異なる熱膨張率で膨張するときに変形する、請求項1に記載のデバイス。
  3. 前記応力緩和層はベンゾシクロブテン(BCB)を有する、請求項1に記載のデバイス。
  4. 前記応力緩和層は、1−3μmの厚さを有する、請求項1に記載のデバイス。
  5. 当該デバイスは更に、前記p型層と電気的に接触した金属コンタクト層を有し、
    前記誘電体層は、前記金属コンタクト層を露出させる第1の開口と、前記エッチング部の前記1つ以上の開口及び前記トレンチとアライメントされて前記n型層を露出させる1つ以上の第2の開口及びトレンチとを含み、
    前記第1の非平坦な金属層は、前記誘電体層内の前記第1の開口を通じて前記金属コンタクト層に結合され、
    前記第2の非平坦な金属層は、前記誘電体層内の前記トレンチ及び前記1つ以上の第2の開口を通じて前記n型層に結合されている、
    請求項1に記載のデバイス。
  6. 前記応力緩和層と前記金属コンタクト層との間パッシベーション層、を更に有する請求項に記載のデバイス。
  7. 前記金属コンタクト層は、前記p型層に結合されたコンタクトサブレイヤと、該コンタクトサブレイヤと前記はんだパッドとの間インタフェースサブレイヤとを含む、請求項に記載のデバイス。
  8. p型層、活性層、及びn型層を、該活性層が該p型層と該n型層との間にあるように有する発光構造と、
    前記n型層を露出させる、前記p型層及び前記活性層の中のエッチング部であり、当該エッチング部は、前記発光構造の中心部内にある開口と、前記発光構造を取り囲むトレンチとを有する、エッチング部と、
    前記p型層と電気的に接触した金属コンタクト層と、
    前記金属コンタクト層上の誘電体層であり、前記金属コンタクト層を露出させる第1の開口と、前記エッチング部の前記開口及び前記トレンチとアライメントされて前記n型層を露出させる第2の開口及びトレンチと、を有する誘電体層と、
    前記誘電体層内の前記第1の開口を通じて前記金属コンタクト層と接触した第1の非平坦な金属層と、
    前記誘電体層内の前記トレンチ及び前記第2の開口を通じて前記n型層と接触した第2の非平坦な金属層と、
    誘電体ポリマーを有する応力緩和層であり、該応力緩和層は、前記第1の金属層上及び前記第2の金属層上にあり、且つ、前記トレンチを少なくとも部分的に充填するように構成されている、応力緩和層と、
    前記応力緩和層上の複数の金属はんだパッドであり、該金属はんだパッドの各々が、前記第1の金属層及び前記第2の金属層のうちの一方に電気的に接続されている、金属はんだパッドと、
    を有するデバイス。
  9. 前記応力緩和層は、弾力性を持ち、熱が与えられて前記金属はんだパッドがその下に位置する材料とは異なる熱膨張率で膨張するときに変形する、請求項に記載のデバイス。
  10. 前記応力緩和層はベンゾシクロブテン(BCB)を有する、請求項に記載のデバイス。
  11. 前記応力緩和層は、1−3μmの厚さを有する、請求項に記載のデバイス。
  12. 前記応力緩和層と前記金属コンタクト層との間パッシベーション層、を更に有する請求項に記載のデバイス。
  13. 前記金属コンタクト層は、前記p型層に結合されたコンタクトサブレイヤと、該コンタクトサブレイヤと前記はんだパッドとの間インタフェースサブレイヤとを含む、請求項に記載のデバイス。
JP2018229848A 2013-07-03 2018-12-07 メタライゼーション層の下に応力緩和層を有するled Active JP6745323B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361842431P 2013-07-03 2013-07-03
US61/842,431 2013-07-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016522922A Division JP2016526797A (ja) 2013-07-03 2014-06-23 メタライゼーション層の下に応力緩和層を有するled

Publications (2)

Publication Number Publication Date
JP2019062224A JP2019062224A (ja) 2019-04-18
JP6745323B2 true JP6745323B2 (ja) 2020-08-26

Family

ID=51211278

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016522922A Pending JP2016526797A (ja) 2013-07-03 2014-06-23 メタライゼーション層の下に応力緩和層を有するled
JP2018229848A Active JP6745323B2 (ja) 2013-07-03 2018-12-07 メタライゼーション層の下に応力緩和層を有するled

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016522922A Pending JP2016526797A (ja) 2013-07-03 2014-06-23 メタライゼーション層の下に応力緩和層を有するled

Country Status (7)

Country Link
US (2) US9640729B2 (ja)
EP (1) EP3017483B1 (ja)
JP (2) JP2016526797A (ja)
KR (1) KR102235020B1 (ja)
CN (1) CN105340089B (ja)
TW (1) TWI629808B (ja)
WO (1) WO2015001446A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102407827B1 (ko) * 2015-01-27 2022-06-13 서울바이오시스 주식회사 발광 소자
US9543488B2 (en) * 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
KR102323536B1 (ko) * 2015-01-19 2021-11-09 서울바이오시스 주식회사 발광 소자
KR102347487B1 (ko) * 2015-03-16 2022-01-07 서울바이오시스 주식회사 금속 벌크를 포함하는 발광 소자
TWI772253B (zh) 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
DE102017104144B9 (de) 2017-02-28 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Leuchtdioden
TWI647835B (zh) 2017-07-05 2019-01-11 英屬開曼群島商錼創科技股份有限公司 顯示面板
CN109216285B (zh) * 2017-07-05 2022-01-25 英属开曼群岛商錼创科技股份有限公司 显示面板
US11024770B2 (en) 2017-09-25 2021-06-01 Nichia Corporation Light emitting element and light emitting device
TWI802708B (zh) * 2018-06-08 2023-05-21 日商日機裝股份有限公司 半導體發光裝置
DE102018118824A1 (de) * 2018-08-02 2020-02-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements
GB2593698B (en) * 2020-03-30 2022-12-07 Plessey Semiconductors Ltd Monolithic electronic device

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190341A (en) * 1981-05-19 1982-11-22 Citizen Watch Co Ltd Circuit borad composition
JPH06349892A (ja) * 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
JP2001217461A (ja) * 2000-02-04 2001-08-10 Matsushita Electric Ind Co Ltd 複合発光素子
JP3328647B2 (ja) * 2000-08-22 2002-09-30 サンユレック株式会社 光電子部品の製造方法
JP2004103975A (ja) * 2002-09-12 2004-04-02 Citizen Watch Co Ltd 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置
KR101132076B1 (ko) * 2003-08-04 2012-04-02 나노시스, 인크. 나노선 복합체 및 나노선 복합체로부터 전자 기판을제조하기 위한 시스템 및 프로세스
KR100595884B1 (ko) * 2004-05-18 2006-07-03 엘지전자 주식회사 질화물 반도체 소자 제조 방법
JP2006228855A (ja) * 2005-02-16 2006-08-31 Rohm Co Ltd 半導体発光素子およびその製法
JP4956902B2 (ja) * 2005-03-18 2012-06-20 三菱化学株式会社 GaN系発光ダイオードおよびそれを用いた発光装置
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
SG149807A1 (en) * 2007-07-30 2009-02-27 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
JP5150367B2 (ja) * 2008-05-27 2013-02-20 東芝ディスクリートテクノロジー株式会社 発光装置及びその製造方法
JP5151758B2 (ja) * 2008-07-18 2013-02-27 豊田合成株式会社 発光素子
US8124999B2 (en) 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
US20100193950A1 (en) * 2009-01-30 2010-08-05 E.I.Du Pont De Nemours And Company Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
US7732231B1 (en) 2009-06-03 2010-06-08 Philips Lumileds Lighting Company, Llc Method of forming a dielectric layer on a semiconductor light emitting device
JP2011040632A (ja) * 2009-08-13 2011-02-24 Sumitomo Electric Ind Ltd 半導体光素子
CN104600167B (zh) * 2009-09-07 2017-12-12 崇高种子公司 半导体发光元件
JP2011091374A (ja) 2009-09-11 2011-05-06 Samco Inc サファイア基板のエッチング方法
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5349260B2 (ja) * 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP2011138913A (ja) * 2009-12-28 2011-07-14 Citizen Holdings Co Ltd 半導体発光素子とその製造方法
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
JP5353809B2 (ja) * 2010-05-10 2013-11-27 豊田合成株式会社 半導体発光素子及び発光装置
JP5325834B2 (ja) * 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
JP5603813B2 (ja) * 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5535114B2 (ja) 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5642623B2 (ja) * 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
KR101262509B1 (ko) * 2011-05-27 2013-05-08 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
US8883634B2 (en) * 2011-06-29 2014-11-11 Globalfoundries Singapore Pte. Ltd. Package interconnects
KR101911580B1 (ko) * 2011-07-15 2018-10-24 루미리즈 홀딩 비.브이. 반도체 장치를 지지 기판에 접착시키는 방법
JP5662277B2 (ja) * 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
WO2013050898A1 (en) * 2011-10-07 2013-04-11 Koninklijke Philips Electronics N.V. Electrically insulating bond for mounting a light emitting device
JP5755102B2 (ja) * 2011-10-14 2015-07-29 シチズンホールディングス株式会社 半導体発光素子
WO2013084103A1 (en) * 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with thick metal layers
CN103959487B (zh) * 2011-12-08 2016-11-16 皇家飞利浦有限公司 半导体发光器件及其制造方法
US9324927B2 (en) * 2011-12-08 2016-04-26 Koninklijke Philips N.V. Semiconductor light emitting device with thick metal layers

Also Published As

Publication number Publication date
EP3017483A1 (en) 2016-05-11
KR20160029104A (ko) 2016-03-14
US9640729B2 (en) 2017-05-02
EP3017483B1 (en) 2020-05-06
TW201511367A (zh) 2015-03-16
WO2015001446A1 (en) 2015-01-08
US20170358715A1 (en) 2017-12-14
JP2019062224A (ja) 2019-04-18
TWI629808B (zh) 2018-07-11
KR102235020B1 (ko) 2021-04-02
US20160329468A1 (en) 2016-11-10
US10050180B2 (en) 2018-08-14
JP2016526797A (ja) 2016-09-05
CN105340089A (zh) 2016-02-17
CN105340089B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
JP6745323B2 (ja) メタライゼーション層の下に応力緩和層を有するled
US10170675B2 (en) P—N separation metal fill for flip chip LEDs
TWI467796B (zh) 在發光二極體形成期間之基板移除
US9722137B2 (en) LED having vertical contacts redistributed for flip chip mounting
JP7353770B2 (ja) バックメタルを備えた半導体装置及び関連する方法
TW201027795A (en) Semiconductor light emitting device including a window layer and a light-directing structure
TW201547053A (zh) 形成發光裝置的方法
JP2011171644A (ja) 半導体装置及びその製造方法
KR20100138501A (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191202

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200803

R150 Certificate of patent or registration of utility model

Ref document number: 6745323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250