DE102018118824A1 - Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements - Google Patents

Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements Download PDF

Info

Publication number
DE102018118824A1
DE102018118824A1 DE102018118824.2A DE102018118824A DE102018118824A1 DE 102018118824 A1 DE102018118824 A1 DE 102018118824A1 DE 102018118824 A DE102018118824 A DE 102018118824A DE 102018118824 A1 DE102018118824 A1 DE 102018118824A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
stress compensation
stress
tension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018118824.2A
Other languages
English (en)
Inventor
André Steiner
Christine Rafael
Paola Altieri-Weimar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102018118824.2A priority Critical patent/DE102018118824A1/de
Priority to US17/264,320 priority patent/US20210328103A1/en
Priority to DE112019003892.3T priority patent/DE112019003892A5/de
Priority to PCT/EP2019/070680 priority patent/WO2020025700A1/de
Publication of DE102018118824A1 publication Critical patent/DE102018118824A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Halbleiterbauelement (10, 15) umfasst eine leitfähige Schicht (130) über einem Halbleiterkörper (100, 125) und eine an die leitfähige Schicht (130, 220, 312) angrenzende erste Stresskompensationsschicht (170). Die Stresskompensationsschicht weist eine definierte erste Verspannung auf.

Description

  • HINTERGRUND
  • Halbleiterbauelemente wie beispielsweise optoelektronische Halbleiterbauelemente enthalten in der Regel Passivierungsschichten, die Komponenten des Halbleiterbauelements elektrisch isolieren und weiterhin einen Schutz, beispielsweise vor Einflüssen in der Umgebung, darstellt. Ein wichtiges Zuverlässigkeitsmerkmal eines Halbleiterbauelements ist die Beständigkeit dieser Passivierungsschicht, die auch einer Weiterverarbeitung und den dabei auftretenden mechanischen, thermischen und elektrischen Beanspruchungen standhält.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Halbleiterbauelement sowie ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements bereit zu stellen.
  • Gemäß der vorliegenden Erfindung wird die Aufgabe durch den Gegenstand oder das Verfahren der unabhängigen Patentansprüche gelöst.
  • ZUSAMMENFASSUNG
  • Ein Halbleiterbauelement umfasst eine leitfähige Schicht über einem Halbleiterkörper, eine an die leitfähige Schicht angrenzende isolierende Schicht sowie eine an die isolierende Schicht angrenzende erste Stresskompensationsschicht. Die Stresskompensationsschicht weist eine definierte erste Verspannung auf. Beispielsweise ist ein Absolutwert der Verspannung größer als vorbestimmter Grenzwert.
  • Gemäß weiteren Ausführungsformen umfasst ein Halbleiterbauelement eine leitfähige Schicht über einem Halbleiterkörper und eine an die leitfähige Schicht angrenzende erste Stresskompensationsschicht. Die Stresskompensationsschicht weist eine definierte erste Verspannung auf. Beispielsweise ist ein Absolutwert der Verspannung größer als vorbestimmter Grenzwert.
  • Beispielsweise enthält die erste Stresskompensationsschicht Siliziumoxid oder besteht aus Siliziumoxid. Die erste Verspannung kann eine Druckspannung sein. Das Halbleiterbauelement kann ferner eine zweite Stresskompensationsschicht mit einer definierten zweiten Verspannung enthalten, die über der ersten Stresskompensationsschicht angeordnet ist.
  • Das Halbleiterbauelement kann darüber hinaus eine dritte Stresskompensationsschicht mit einer definierten dritten Verspannung enthalten, die über der zweiten Stresskompensationsschicht angeordnet ist.
  • Gemäß Ausführungsformen kann die erste Verspannung eine Zugspannung sein. Die zweite Verspannung kann eine Druckspannung oder eine Zugspannung sein. Die dritte Verspannung kann eine Druckspannung sein.
  • Insgesamt kann bei Anwesenheit einer zweiten Stresskompensationsschicht die erste Verspannung der ersten Stresskompensationsschicht danach ausgewählt sein, welche Verspannung die angrenzende isolierende oder leitfähige Schicht hat. Weist die angrenzende isolierende oder leitfähige Schicht eine Druckspannung auf, so weist auch die erste Stresskompensationsschicht eine Druckspannung auf. Weist die angrenzende isolierende oder leitfähige Schicht eine Zugspannung auf, so weist auch die erste Stresskompensationsschicht eine Zugspannung auf. Die zweite Stresskompensationsschicht kann eine der ersten Verspannung entgegengesetzte Verspannung aufweisen.
  • Das Halbleiterbauelement kann darüber hinaus eine erste Entspannungsschicht zwischen der ersten und der zweiten Stresskompensationsschicht enthalten. Bei einer Entspannungsschicht kann ein Absolutwert der Verspannung kleiner als ein vorbestimmter Grenzwert sein. Das Halbleiterbauelement kann ferner eine zweite Entspannungsschicht zwischen der zweiten und dritten Stresskompensationsschicht enthalten, bei der ein Absolutwert einer Verspannung kleiner als der vorbestimmte Grenzwert ist.
  • Beispielsweise kann der Halbleiterkörper ein Halbleiter-Chip sein, und die leitfähige Schicht kann geeignet sein, Komponenten des Halbleiter-Chips mit einem elektrischen Anschluss zu verbinden. Das Halbleiterbauelement kann ferner ein Trägerelement umfassen, bei dem der Halbleiter-Chip über die leitfähige Schicht auf das Trägerelement montiert ist.
  • Beispielsweise kann der Halbleiter-Chip ein LED-Chip mit einer ersten Halbleiterschicht von einem ersten Leitfähigkeitstyp und einer zweiten Halbleiterschicht von einem zweiten Leitfähigkeitstyp sein. Beispielsweise kann die leitfähige Schicht elektrisch mit der ersten oder zweiten Halbleiterschicht verbunden sein. Die isolierende Schicht und die Stresskompensationsschicht können Bestandteile eines Passivierungsschichtstapels sein.
  • Beispielsweise kann der LED-Chip geeignet sein, elektromagnetische Strahlung über eine erste Hauptoberfläche des LED-Chips zu emittieren. Anschlüsse zum Kontaktieren der ersten und der zweiten Halbleiterschicht können auf einer zweiten Hauptoberfläche des LED-Chips angeordnet sein.
  • Gemäß weiteren Ausführungsformen kann der Halbleiter-Chip ein Laserchip mit einer ersten Halbleiterschicht von einem ersten Leitfähigkeitstyp und einer zweiten Halbleiterschicht von einem zweiten Leitfähigkeitstyp sein. Die leitfähige Schicht kann elektrisch mit der ersten Halbleiterschicht verbunden sein. Die isolierende Schicht sowie die Stresskompensationsschichten können zwischen der leitfähigen Schicht und der ersten Halbleiterschicht angeordnet sein.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Ausbilden einer leitfähigen Schicht, das Ausbilden einer isolierenden Schicht angrenzend an die leitfähige Schicht sowie das Ausbilden einer ersten Stresskompensationsschicht, die eine definierte erste Verspannung aufweist, über der isolierenden Schicht.
  • Beispielsweise kann die erste Verspannung durch Einstellen der Abscheideparameter eingestellt werden.
  • Das Verfahren kann ferner das Ausbilden einer ersten Entspannungsschicht angrenzend an die erste Stresskompensationsschicht, wobei ein Absolutwert einer Verspannung der ersten Entspannungsschicht kleiner als ein vorbestimmter Grenzwert ist, und das Ausbilden einer zweiten Stresskompensationsschicht mit einer definierten zweiten Verspannung angrenzend an die erste Entspannungsschicht umfassen.
  • Das Verfahren kann darüber hinaus das Ausbilden einer zweiten Entspannungsschicht angrenzend an die zweite Stresskompensationsschicht, wobei ein Absolutwert der Verspannung der zweiten Entspannungsschicht kleiner als ein vorbestimmter Grenzwert ist, umfassen.
  • Figurenliste
  • Die begleitenden Zeichnungen dienen dem Verständnis von Ausführungsbeispielen der Erfindung. Die Zeichnungen veranschaulichen Ausführungsbeispiele und dienen zusammen mit der Beschreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittelbar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende Elemente und Strukturen.
    • 1A zeigt eine Querschnittsansicht durch Teile eines Halbleiterbauelements gemäß Ausführungsformen.
    • 1B zeigt eine Querschnittsansicht durch Teile eines Halbleiterbauelements gemäß weiteren Ausführungsformen.
    • 1C zeigt eine Querschnittsansicht durch einen Teil eines Halbleiterbauelements gemäß weiteren Ausführungsformen.
    • 1D zeigt eine Querschnittsansicht durch Teile eines Halbleiterbauelements gemäß weiteren Ausführungsformen.
    • 1E zeigt eine Querschnittsansicht durch Teile eines Halbleiterbauelements gemäß weiteren Ausführungsformen.
    • 2A zeigt eine Querschnittsansicht durch Teile eines Halbleiterbauelements bei Anordnung auf ein Trägerelement.
    • 2B zeigt eine Querschnittsansicht durch Teile eines optoelektronischen Halbleiterbauelements gemäß Ausführungsformen in Verbindung mit einem Trägerelement.
    • Die 2C bis 2E zeigen Querschnittsansichten von optoelektronischen Halbleiterbauelementen gemäß weiteren Ausführungsformen.
    • 3A zeigt eine Querschnittsansicht durch Teile eines optoelektronischen Halbleiterbauelements gemäß Ausführungsformen.
    • 3B zeigt eine Querschnittsansicht durch Teile eines optoelektronischen Halbleiterbauelements gemäß weiteren Ausführungsformen.
    • 4A fasst ein Verfahren gemäß Ausführungsformen zusammen.
    • 4B fasst ein Verfahren gemäß weiteren Ausführungsformen zusammen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „über“, „auf“, „vor“, „hinter“, „vorne“, „hinten“ usw. auf die Ausrichtung der gerade beschriebenen Figuren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.
  • Die Beschreibung der Ausführungsbeispiele ist nicht einschränkend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Bereich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
  • Die Begriffe „Wafer“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie dotierte und undotierte Halbleiter, epitaktische Halbleiterschichten, gegebenenfalls getragen durch eine Basisunterlage, und weitere Halbleiterstrukturen einschließen. Beispielsweise kann eine Schicht aus einem ersten Halbleitermaterial auf einem Wachstumssubstrat aus einem zweiten Halbleitermaterial oder aus einem isolierenden Material, beispielsweise Saphir, gewachsen sein. Je nach Verwendungszweck kann der Halbleiter auf einem direkten oder einem indirekten Halbleitermaterial basieren. Beispiele für zur Erzeugung elektromagnetischer Strahlung besonders geeignete Halbleitermaterialien umfassen insbesondere Nitrid-Halbleiterverbindungen, durch die beispielsweise ultraviolettes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, AlN, AlGaN, AlGaInN, Phosphid-Halbleiterverbindungen, durch die beispielsweise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGaInP, GaP, Al-GaP, sowie weitere Halbleitermaterialien wie AlGaAs, SiC, ZnSe, GaAs, ZnO, Ga2O3, Diamant, hexagonales BN und Kombinationen der genannten Materialien. Das stöchiometrische Verhältnis der ternären Verbindungen kann variieren. Weitere Beispiele für Halbleitermaterialien können Silizium, Silizium-Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halbleiter“ auch organische Halbleitermaterialien ein.
  • Der Begriff „Substrat“ umfasst generell isolierende, leitende oder Halbleitersubstrate.
  • Die Begriffe „lateral“ und „horizontal“, wie in dieser Beschreibung verwendet, sollen eine Orientierung oder Ausrichtung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die oder eines Chips sein.
  • Die horizontale Richtung kann beispielsweise in einer Ebene senkrecht zu einer Wachstumsrichtung beim Aufwachsen von Schichten liegen.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Substrats oder Halbleiterkörpers verläuft.
  • Die vertikale Richtung kann beispielsweise einer Wachstumsrichtung beim Aufwachsen von Schichten entsprechen.
  • Soweit hier die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weiteren Elementen oder Merkmalen aber nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Im Kontext dieser Beschreibung bedeutet der Begriff „elektrisch verbunden“ eine niederohmige elektrische Verbindung zwischen den verbundenen Elementen. Die elektrisch verbundenen Elemente müssen nicht notwendigerweise direkt miteinander verbunden sein. Weitere Elemente können zwischen elektrisch verbundenen Elementen angeordnet sein. Der Begriff „elektrisch verbunden“ umfasst auch Tunnelkontakte zwischen den verbundenen Elementen.
  • Im Kontext der vorliegenden Beschreibung werden insbesondere Schichten beschrieben, die eine Verspannung, beispielsweise eine Zug- oder Druckspannung aufweisen. Generell kann eine Verspannung positiv oder negativ sein, d.h. eine Zug- oder eine Druckspannung sein. Eine Verspannung bezeichnet im Rahmen der vorliegenden Beschreibung eine Spannung, die zu einer Verbiegung eines geeigneten Untergrundmaterials, beispielsweise eines Testwafers, führt, wenn eine entsprechende Schicht auf dem Untergrundmaterial aufgebracht ist. Im Fall einer Zugspannung nimmt das Untergrundmaterial mit aufgebrachter Schicht eine schüsselartige oder konkave Form an. Bei einer Druckspannung nimmt das Untergrundmaterial mit aufgebrachter Schicht eine konvexe Form an.
  • Im Kontext der vorliegenden Beschreibung bezeichnet der Begriff „definierte Verspannung“ eine Verspannung, die vorsätzlich eingeführt ist und deren Absolutwert größer als ein vorbestimmter Grenzwert ist. Beispielsweise ist eine definierte Verspannung durch Einstellen von Abscheideparametern gezielt einstellbar.
  • Beispielsweise kann die Verspannung durch Messen der Waferverbiegung auf einem Testwafer gemessen werden. Bei einem Druck in einem Bereich von -25 MPa bis +25 MPa ist der Wafer spannungsfrei. Ist die Verspannung größer als 25 MPa, spricht man von einer Zugspannung, bei einer Spannung kleiner -25 MPa spricht man von einer Druckspannung. Entsprechend führt eine Stresskompensationsschicht mit einer Zugspannung auf einem Testwafer zu einer Verspannung von mehr als 25 MPa. Eine Stresskompensationsschicht mit einer Druckspannung führt auf einem Testwafer zu einer Verspannung von weniger als -25 MPa. Eine Entspannungsschicht führt auf einem Testwafer zu einer Verspannung zwischen -25 MPa und +25 MPa.
  • 1A zeigt eine Querschnittsansicht durch Teile eines Halbleiterbauelements 10. Eine leitfähige Schicht 130 ist über einem Halbleiterkörper 100 angeordnet. Die leitfähige Schicht kann beispielsweise eine metallische Schicht sein, beispielsweise eine Schicht, die Ni, Zn, Al, Ti, W oder andere Metalle enthält, die üblicherweise für Metallisierungen in Halbleiterbauelementen verwendet werden. Der Halbleiterkörper 100, 125 kann beispielsweise ein beliebiger Halbleiterkörper sein, beispielsweise ein Halbleitersubstrat mit darauf abgeschiedenen oder aufgebrachten Halbleiterschichten. Die Schichten müssen nicht notwendigerweise einkristallin sein, sie können ebenso amorph oder polykristallin sein. Der Halbleiterkörper 100, 125 kann auch Halbleiterschichten ohne Halbleitersubstrat oder sonstiges Substrat enthalten. Weitere Nicht-Halbleiterschichten können in dem Halbleiterkörper enthalten sein, beispielsweise isolierende oder leitende Schichten.
  • Der Halbleiterkörper 100 kann insbesondere ein Halbleiter-Chip 125 sein, in dem spezielle funktionale Komponenten wie beispielsweise aktive oder passive Bauelemente, elektronische oder optoelektronische Vorrichtungen enthalten sind. Beispiele umfassen unter anderem Schaltvorrichtungen, Leistungshalbleitervorrichtungen, lichtaufnehmende Vorrichtungen, beispielsweise Sensoren oder Solarzellen sowie lichtemittierende Vorrichtungen wie beispielsweise LEDs oder Laser.
  • Die leitfähige Schicht kann über einer zweiten Hauptoberfläche 120 des Halbleiterkörpers 100, 125 ausgebildet sein und beispielsweise in direktem Kontakt zur zweiten Hauptoberfläche stehen. Gemäß weiteren Ausführungsformen können auch weitere Zwischenschichten zwischen der zweiten Hauptoberfläche des Halbleiterkörpers und der leitfähigen Schicht angeordnet sein. Eine isolierende Schicht 150 grenzt an die leitfähige Schicht 130 an. Die isolierende Schicht kann insbesondere einen Teil einer Passivierungsschicht oder eines Passivierungsschichtstapels bilden. Eine derartige Passivierungsschicht dient neben ihrer Isolatoreigenschaft als Diffusionsbarriere gegenüber Gasen, zum Beispiel korrosiven Gasen wie beispielsweise Wasserdampf. Beispiele für die isolierende Schicht umfassen Siliziumnitrid, Aluminiumoxid, Nioboxid und Siliziumoxinitrid. Beispielsweise kann die isolierende Schicht chemisch inert sein und ein Anhaften der Passivierungsschicht an der leitfähigen Schicht bewirken. Beispielsweise kann die isolierende Schicht eine Zugspannung haben. Dies kann beispielsweise Folge des Herstellungsprozesses der isolierenden Schicht über der leitfähigen Schicht sein.
  • Eine erste Stresskompensationsschicht 170 ist angrenzend an eine erste Hauptoberfläche 160 der isolierenden Schicht 150 angeordnet. Die erste Stresskompensationsschicht 170 weist eine definierte erste Verspannung auf. Beispielsweise kann die erste Stresskompensationsschicht 170 eine Siliziumoxidschicht sein. Beispielsweise kann die Siliziumoxidschicht TEOS-basiert sein, d.h. durch ein Abscheideverfahren, beispielsweise ein PECVD-Verfahren („plasma enhanced chemical vapour deposition“) unter Verwendung von TEOS (Tetraethylorthosilicat) aufgewachsen werden.
  • Die erste Verspannung kann beispielsweise eine Druckspannung sein. Beispielsweise kann eine Druckspannung der ersten Stresskompensationsschicht 170 eine Zugspannung, die herstellungsbedingt und unkontrolliert in der isolierenden Schicht 150 vorherrscht, kompensieren.
  • Im Rahmen der vorliegenden Anmeldung bezieht sich die Bezeichnung „über“ im Zusammenhang mit aufgebrachten Schichten auf einen Abstand zu einer Referenzschicht. Wird beispielsweise ein Stresskompensationsschichtstapel beschrieben, so bedeutet das Merkmal, dass eine erste Schicht „über“ einer zweiten Schicht angeordnet ist, dass die erste Schicht einen größeren Abstand zu der leitfähigen Schicht 130 des Halbleiterbauelements hat als die zweite Schicht. Entsprechend kann der Begriff „über“ nicht geeignet sein, eine Abscheidereihenfolge zu beschreiben.
  • Beispielsweise können gemäß Ausführungsformen die isolierende Schicht 150 und die erste Stresskompensationsschicht 170 zwischen Halbleiterkörper 100, 125 und leitfähiger Schicht 130 angeordnet sein.
  • 1B zeigt einen Querschnitt durch einen Teil eines Halbleiterbauelements gemäß weiteren Ausführungsformen. Abweichend von dem Halbleiterbauelement in 1A ist hier die erste Verspannung der ersten Stresskompensationsschicht 170 eine Zugspannung. Weiterhin umfasst das Halbleiterbauelement 10 oder der Stresskompensationsschichtstapel 165 zusätzlich eine zweite Stresskompensationsschicht 175, die über der ersten Stresskompensationsschicht 170 angeordnet ist.
  • Gemäß Ausführungsformen kann die zweite Stresskompensationsschicht 175 druckverspannt sein. Die Verspannung der zweiten Stresskompensationsschicht 175 kann somit zu der Verspannung der ersten Stresskompensationsschicht 170 entgegengesetzt sein. Die zweite Stresskompensationsschicht 175 kann direkt an die erste Stresskompensationsschicht 170 angrenzen. Gemäß weiteren Ausführungsformen kann eine erste Entspannungsschicht 180 zwischen der ersten und der zweiten Stresskompensationsschicht 170, 175 angeordnet sein. Die Entspannungsschicht kann eine Schicht sein, bei der ein Absolutwert einer Verspannung kleiner als ein vorbestimmter Grenzwert ist. Beispielsweise kann dieser Grenzwert 25 MPa betragen. Der Kompensationsschichtstapel kann weiterhin eine zweite Entspannungsschicht 185 enthalten, die über der zweiten Stresskompensationsschicht 175 angeordnet ist. Durch die Anwesenheit der Entspannungsschicht 180 zwischen der ersten und der zweiten Stresskompensationsschicht 170, 175 kann die Stabilität des Kompensationsschichtstapels 165 weiter erhöht werden. Dadurch, dass die erste Stresskompensationsschicht 170 dieselbe Art der Verspannung hat wie die isolierende Schicht 150, können auftretende mechanische und thermische Belastungen besonders schonend ausgeglichen werden, so dass die Kombination aus Kompensationsschichtstapel und isolierender Schicht stabil ist und das Halbleiterbauelement somit besonders zuverlässig ist.
  • Gemäß den im Rahmen der vorliegenden Beschreibung beschriebenen Ausführungsformen können die Stresskompensationsschicht sowie gegebenenfalls die Entspannungsschichten jeweils Siliziumoxid enthalten oder aus Siliziumoxid bestehen, beispielsweise Siliziumoxid, welches TEOS-basiert ist. Weitere Beispiele für Materialien umfassen Siliziumnitrid, Aluminiumoxid oder Zirkonoxid. Beispielsweise können Aluminiumoxid oder Zirkonoxid über ALD-Verfahren aufgebracht werden. Die Stresskompensationsschichten weisen eine definierte Verspannung auf. Die Stresskompensationsschichten und Entspannungsschichten bilden einen Stresskompensationsschichtstapel 165. Die Kombination aus Stresskompensationsschichtstapel 165 und isolierender Schicht 150 bilden gemeinsam einen Passivierungsschichtstapel 155, der geeignet ist, das darunterliegende Halbleiterbauelement oder die angrenzende leitfähige Schicht mechanisch, elektrisch und chemisch zu schützen. Beispielsweise bildet der Passivierungsschichtstapel 155 eine Diffusionsbarriere gegenüber korrosiven Gasen wie beispielsweise Wasserdampf.
  • 1C zeigt eine Querschnittsansicht eines Teils eines Halbleiterbauelements gemäß weiteren Ausführungsformen. Zusätzlich zu den in 1B gezeigten Schichten umfasst der Stresskompensationsschichtstapel 165 weiterhin eine dritte Stresskompensationsschicht 177, die über der zweiten Entspannungsschicht 185 angeordnet ist. Die dritte Stresskompensationsschicht 177 weist beispielsweise eine Verspannung mit gleichem Vorzeichen wie die zweite Stresskompensationsschicht 175 auf. Die dritte Stresskompensationsschicht ist druckverspannt. Weiterhin weist der Stresskompensationsschichtstapel 165 zusätzlich eine Entspannungsschicht 187 auf, die über der dritten Stresskompensationsschicht 177 angeordnet ist.
  • 1D zeigt einen Teil eines Halbleiterbauelements gemäß weiteren Ausführungsformen. Abweichend von dem Halbleiterbauelement in 1C ist hier die Verspannung der zweiten Stresskompensationsschicht 175 eine Zugspannung.
  • 1E zeigt einen Teil eines Halbleiterbauelements gemäß weiteren Ausführungsformen. Abweichend von in 1A dargestellten Ausführungsformen ist hier die isolierende Schicht 150 weggelassen, und die erste Stresskompensationsschicht 170 grenzt direkt an die leitfähige Schicht 130 an. Die weiteren Komponenten des Bauelements sind wie unter Bezugnahme auf 1A beschrieben. Beispielsweise weist die erste Stresskompensationsschicht 170 dieselbe Art der Verspannung wie die angrenzende leitfähige Schicht auf. Ist die leitfähige Schicht 130 druckverspannt, so ist auch die erste Stresskompensationsschicht 170 druckverspannt. Ist die leitfähige Schicht 130 zugverspannt, so ist auch die erste Stresskompensationsschicht 170 zugverspannt. Gemäß weiteren Ausführungsformen können weitere Stresskompensationsschichten und gegebenenfalls Entspannungsschichten, wie unter Bezugnahme auf die 1B bis 1D beschrieben, über der ersten Stresskompensationsschicht 170 angeordnet sein.
  • Bei den beschriebenen Ausführungsformen beträgt eine Gesamtschichtdicke der Stresskompensationsschicht etwas mehr als 500 nm, beispielsweise 500 bis 1000 nm. Eine Schichtdicke der einzelnen Schichten beträgt ungefähr 120 bis 200 nm, beispielsweise 150 bis 180 nm. Die isolierende Schicht 150 kann beispielsweise eine Schichtdicke von mehr als 200 nm, beispielsweise mehr als 300 nm, beispielsweise 300 bis 400 nm haben. Beispielsweise kann eine Schichtdicke der isolierenden Schicht kleiner als 1000 nm sein.
  • Insgesamt hat sich gezeigt, dass es günstig ist, angrenzend an eine zugverspannte isolierende Schicht 150 eine ebenfalls zugverspannte erste Stresskompensationsschicht 170 anzuordnen. Auf diese Weise kann sich der Druck innerhalb des Stresskompensationsschichtstapels 165 an die Zugverspannung der angrenzenden isolierenden Schicht 150 anpassen. Weiterhin kann bei Verwendung der Entspannungsschichten 180, 185, 187 eine größere Stabilität des aufgebrachten Schichtstapels erzielt und somit die Zuverlässigkeit des Halbleiterbauelements erhöht werden.
  • Durch die unterschiedlich verspannten Schichten des Stresskompensationsschichtstapels 165 kann der erzeugte Passivierungsschichtstapel 155 thermische und mechanische Beanspruchungen mit unterschiedlichem Vorzeichen (Dehnung, Kontraktion) ausgleichen. Derartige thermische und mechanische Beanspruchungen können insbesondere auftreten, wenn beispielsweise Lötprozesse an dem Halbleiterbauelement durchgeführt werden. Genauer gesagt führt die Temperaturerhöhung, die mit einem Lötprozess einhergeht, zur Erzeugung von Spannungen innerhalb des Halbleiterbauelements. Dadurch, dass der Stresskompensationsschichtstapel in der beschriebenen Weise aufgebaut ist, kann die Beanspruchung des Chips verringert werden, wodurch die Zuverlässigkeit des Halbleiterbauelements verbessert wird. In ähnlicher Weise wird die Robustheit gegenüber mechanischen Belastungen erhöht.
  • Beispielsweise kann ein Halbleiterbauelement 10 mit dem beschriebenen Stresskompensationsschichtstapel 165, wie er beispielsweise in den 1A bis 1D gezeigt ist, weiterhin ein Trägerelement 205 enthalten. Das Trägerelement kann auf einer Seite eines Isolationsschichtstapels 221, 226 des Halbleiter-Chips aufgebracht sein. Der Isolationsschichtstapel 221, 226 kann den Stresskompensationsschichtstapel 165 enthalten.
  • 2A zeigt eine schematische Querschnittsansicht eines Halbleiter-Chips 125 mit aufgebrachtem Trägerelement 205. Das in 2A gezeigte Halbleiterbauelement umfasst einen Halbleiter-Chip beispielsweise mit einem Halbleitersubstrat 230. Verschiedene Komponenten des Halbleiterbauelements, beispielsweise Leiterbahnen, dotierte Bereiche, aktive, passive Bauelemente, Widerstandselemente, Transistoren usw. können in dem Halbleiter-Chip 125 ausgebildet sein. Der Halbleiter-Chip 125 umfasst beispielsweise eine erste Anschlussfläche 220, die über ein Kontaktmaterial 228 mit einer ersten Komponente 232 des Halbleiter-Chips 125 verbunden ist. Die erste Anschlussfläche 220 kann mit einem ersten Anschlussbereich 206 des Trägerelements 205 verbunden sein. Der Halbleiter-Chip 125 umfasst darüber hinaus eine zweite Anschlussfläche 225, die beispielsweise über ein Kontaktmaterial 229 mit einem zweiten Anschlussbereich 207 eines Trägerelements 205 verbunden sein kann. Die zweite Anschlussfläche 225 ist beispielsweise mit einer zweiten Komponente des Halbleiter-Chips 125 verbunden.
  • Beispielsweise ist ein erster Isolationsschichtstapel 221 zwischen dem Halbleitersubstrat 230 und der ersten Anschlussfläche 220 angeordnet. Der erste Isolationsschichtstapel 221 kann dabei eine isolierende Schicht 150 wie vorstehend diskutiert sowie den Stresskompensationsschichtstapel 165 enthalten. Beispielsweise kann der erste Isolationsschichtstapel 221 eine Passivierung des Halbleitersubstrats mit den darin angeordneten Komponenten bewirken.
  • Weiterhin kann ein zweiter Isolationsschichtstapel 226 zwischen der zweiten Anschlussfläche 225 und dem Trägerelement 205 angeordnet sein. Der beschriebene Kompensationsschichtstapel 165, der in Bezug auf die 1A bis 1D beschrieben worden ist und Teil des Isolationsschichtstapels 221 bildet, kann somit sowohl zwischen dem Halbleitersubstrat und der metallischen Schicht angeordnet sein. Gemäß weiteren Ausführungsformen kann der beschriebene Kompensationsschichtstapel 165 aber auch zwischen der metallischen Schicht und einem angrenzenden Trägerelement angeordnet sein.
  • Das Trägerelement 205 kann beispielsweise ebenfalls ein Halbleitersubstrat, beispielsweise mit darin angeordneten Halbleiterkomponenten sein. Gemäß weiteren Ausführungsformen kann es aber auch eine Leiterplatte sein, auf die das Halbleitersubstrat 230 mit den darin enthaltenen Komponenten aufgelötet wird. Wird das Halbleitersubstrat 230 mit den darin ausgebildeten Komponenten mit dem Trägerelement 205 in Kontakt gebracht und daraufhin erhitzt, entsteht eine starke thermische und damit einhergehend mechanische Belastung innerhalb des Halbleiterbauelements. Dadurch, dass das Halbleiterbauelement 10 wie beschrieben Stresskompensationsschichten enthält, können diese Belastungen kompensiert werden.
  • Das in 2A gezeigte Halbleiterbauelement 10 kann ein beliebiges Halbleiterbauelement sein, das beispielsweise eine Schaltvorrichtung, beispielsweise für Logikanwendungen oder eine optoelektronische Vorrichtung, beispielsweise eine Solarzelle darstellt. Beispielsweise kann das Halbleiterbauelement 10 kein äußeres Gehäuse aufweisen, sondern es kann derart ausgestaltet sein, dass es direkt auf das Trägerelement 205 aufgelötet wird.
  • 2B zeigt eine schematische Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterbauelements, welches als optoelektronisches Halbleiterbauelement 15 ausgeführt ist. Das optoelektronische Halbleiterbauelement 15 umfasst beispielsweise ein transparentes isolierendes Substrat 200, welches optional ist und je nach Ausführung weggelassen werden kann. Das Substrat 200 kann beispielsweise ein Saphirsubstrat sein. Eine erste Halbleiterschicht 212, beispielsweise von einem ersten Leitfähigkeitstyp, beispielsweise n-Typ, ist über dem Substrat 200 angeordnet. Eine zweite Halbleiterschicht 213, beispielsweise von einem zweiten Leitfähigkeitstyp, beispielsweise p-Typ ist über der ersten Halbleiterschicht 212 angeordnet. Beispielsweise kann ein aktiver Bereich 214 zwischen erster und zweiter Halbleiterschicht 212, 213 angeordnet sein. Der aktive Bereich 214 kann beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopf-Struktur (SQW, single quantum well) oder eine Mehrfach-Quantentopf-Struktur (MQW, multi quantum well) zur Strahlungserzeugung aufweisen. Die Bezeichnung „Quantentopf-Struktur“ entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte sowie jede Kombination dieser Schichten.
  • Von dem Halbleiterbauelement 15 emittierte elektromagnetische Strahlung 20 wird beispielsweise über eine erste Hauptoberfläche 210 des Substrats 200 bzw. der ersten Halbleiterschicht 212 ausgegeben. Das optoelektronische Halbleiterbauelement 20 stellt somit ein Flip-Chip-Bauelement dar, bei dem Kontakte zum Kontaktieren der Halbleiterschichten auf einer Seite des Halbleiterstapels, die von der Lichtemissionsoberfläche 210 abgewandt ist, angeordnet sind. Ein Teil einer metallischen Schicht ist angrenzend an die zweite Halbleiterschicht 213 angeordnet und bildet eine zweite Anschlussfläche 225. Ein Teil einer weiteren metallischen Schicht ist über einem Isolationsschichtstapel 221 angeordnet und über ein elektrisches Kontaktmaterial 218 mit der ersten Halbleiterschicht 212 elektrisch leitend verbunden. Beispielsweise kann die erste Anschlussfläche 220 über ein Kontaktelement 218 mit der ersten Halbleiterschicht 212 verbunden sein. Das erste Kontaktelement 218 ist in einer Kontaktöffnung 219 angeordnet und über eine Seitenwandisolierung 217 sowie den ersten Isolationsschichtstapel 221 von der zweiten Halbleiterschicht 213 isoliert.
  • Das optoelektronische Halbleiterbauelement 15 umfasst ferner ein Trägerelement 205, beispielsweise eine Leiterplatte oder einen Halbleiter-Chip mit darin angeordneten Anschlussbereichen 207, 206.
  • Ein zweiter Isolationsschichtstapel 226 ist über einer freiliegenden Oberfläche der zweiten Anschlussfläche 225 angeordnet. Der erste und der zweite Isolationsschichtstapel 221, 226 kann jeweils eine isolierende Schicht 150 wie vorstehend diskutiert sowie den zuvor beschriebenen Stresskompensationsschichtstapel 165 enthalten. Der zweite Isolationsschichtstapel kann auch weggelassen werden. Bei Aufbringen des Halbleiter-Chips 125 auf dem Trägerelement 205 und anschließendem Erhitzen zur Durchführung eines Verbindungs- bzw. Lötprozesses, treten hohe Temperaturen auf, die zu einer thermischen und mechanischen Belastung des optoelektronischen Halbleiterbauelements 15 führen. Dadurch, dass das optoelektronische Halbleiterbauelement einen Isolationsschichtstapel 221, 226 mit dem beschriebenen Stresskompensationsschichtstapel 165 aufweist, können die auftretenden thermischen und mechanischen Belastungen effizient kompensiert werden. Beispielsweise ist in dem Isolationsschichtstapel 221 die isolierende Schicht 150 angrenzend an die erste Anschlussfläche 220 ausgebildet. In entsprechender Weise kann in dem zweiten Isolationsschichtstapel 226 die isolierende Schicht 150 in Kontakt mit der zweiten Anschlussfläche 225 ausgebildet sein.
  • Die 2C bis 2E zeigen Querschnittsansichten durch weitere Beispiele von optoelektronischen Halbleiterbauelementen 15, bei denen jeweils das Substrat 200 auf einer von einer Lichtemissionsfläche oder Lichteinfallsfläche abgewandten Seite der optoelektronischen Halbleiterbauelemente 15 angeordnet ist. Die Lichtemissionsfläche oder Lichteinfallsfläche entspricht einer ersten Hauptoberfläche 105 des optoelektronischen Halbleiterbauelements 15.
  • Das in 2C dargestellte optoelektronische Halbleiterbauelement umfasst eine erste Halbleiterschicht 212 von einem ersten Leitfähigkeitstyp, beispielsweise n- oder p-Typ, eine zweite Halbleiterschicht 213 von einem zweiten Leitfähigkeitstyp, beispielsweise p- oder n-Typ sowie gegebenenfalls einen aktiven Bereich 214, wie er vorstehend beschrieben worden ist. Der aktive Bereich 214 kann zwischen der ersten Halbleiterschicht 212 und der zweiten Halbleiterschicht 213 angeordnet sein. Ein Konverter 215 kann beispielsweise über der zweiten Halbleiterschicht 213 angeordnet sein. Eine zweite Anschlussfläche 225 aus elektrisch leitendem Material ist mit der zweiten Halbleiterschicht 213 elektrisch leitend verbunden. Beispielsweise kann die zweite Anschlussfläche 225 auf einer von der ersten Halbleiterschicht 212 abgewandten Seite der zweiten Halbleiterschicht 213 angeordnet sein. Die zweite Anschlussfläche kann im Bereich der ersten Hauptoberfläche 105 des optoelektronischen Halbleiterbauelements angeordnet sein. Eine erste Anschlussfläche 220 aus elektrisch leitendem Material ist elektrisch mit der ersten Halbleiterschicht 212 verbunden und auf einer von der zweiten Halbleiterschicht 213 abgewandten Seite der ersten Halbleiterschicht 212 angeordnet. Der Schichtstapel aus erster und zweiter Halbleiterschicht kann beispielsweise über einem Substrat 200 angeordnet sein, das beispielsweise aus einem isolierenden Material, einem leitenden Material oder einem Halbleitermaterial aufgebaut sein kann. Das Substrat 200 kann beispielsweise auf einem Trägerelement 205 montiert sein. Beispielsweise können eine oder mehrere Leiterbahnen 208 in oder über dem Trägerelement 205 angeordnet sein. Die Leiterbahnen 208 können aus einem elektrisch leitfähigen Material hergestellt sein.
  • Gemäß Ausführungsformen kann ein erster Isolationsschichtstapel 221 angrenzend an die erste Anschlussfläche 220 angeordnet sein. Beispielsweise kann er zwischen erster Anschlussfläche 220 und dem Substrat 200 angeordnet sein. Beispielsweise kann der erste Isolationsschichtstapel 221 ungefähr eine ähnliche Größe wie die erste Anschlussfläche 220 haben und sich nicht über die gesamte laterale Ausdehnung des Substrats erstrecken. Gemäß weiteren Ausführungsformen kann er sich über die gesamte laterale Ausdehnung des Substrats 200 erstrecken.
  • Weiterhin kann ein zweiter Isolationsschichtstapel 226 zwischen Substrat 200 und Trägerelement 205 angeordnet sein. Beispielsweise kann der zweite Isolationsschichtstapel 226 mindestens abschnittsweise an die Leiterbahn 226 angrenzen.
  • Der erste und der zweite Isolationsschichtstapel 221, 226 kann jeweils eine isolierende Schicht 150 wie vorstehend diskutiert sowie den zuvor beschriebenen Stresskompensationsschichtstapel 165 enthalten.
  • 2D zeigt eine schematische Querschnittsansicht eines optoelektronischen Halbleiterbauelements 15 gemäß weiteren Ausführungsformen. Viele Komponenten des in 2D gezeigten optoelektronischen Halbleiterbauelements 15 entsprechen denen, die in 2C dargestellt sind. Abweichend von 2C ist das Substrat 200 isolierend. Die Leiterbahn 208 ist über ein Kontaktelement 218 mit der ersten Halbleiterschicht 212 verbunden. Ein erster Isolationsschichtstapel 221 wie zuvor beschrieben kann zwischen Leiterbahn 208 und Substrat 200 angeordnet sein. Ein zweiter Isolationsschichtstapel 226 kann zwischen dem Substrat 200 und der ersten Halbleiterschicht 212 angeordnet sein. Der erste und der zweite Isolationsschichtstapel 221, 226 kann jeweils eine isolierende Schicht 150 wie vorstehend diskutiert sowie den zuvor beschriebenen Stresskompensationsschichtstapel 165 enthalten.
  • 2E zeigt eine schematische Querschnittsansicht eines optoelektronischen Halbleiterbauelements 15 gemäß weiteren Ausführungsformen. Viele Komponenten des in 2E gezeigten optoelektronischen Halbleiterbauelements 15 entsprechen denen, die in den 2C und 2D dargestellt sind. Abweichend von 2C ist das Substrat 200 isolierend. Weiterhin ist die zweite Kontaktfläche 225 auf einer Seite der ersten Halbleiterschicht 212 angeordnet. Die Kontaktfläche 225 ist beispielsweise durch ein Kontaktelement 224, das sich durch die erste Halbleiterschicht 212 und den aktiven Bereich 214 erstreckt, mit der zweiten Halbleiterschicht 213 verbunden. Das Kontaktelement 224 kann durch eine Seitenwandisolierung 217 von der ersten Halbleiterschicht 212 und dem aktiven Bereich 214 isoliert sein. Die Seitenwandisolierung 217 kann beispielsweise durch einen Isolationsschichtstapel realisiert sein. Beispielsweise kann die erste Kontaktfläche an einer von der ersten Halbleiterschicht 212 abgewandten Seite des Substrats 200 angeordnet sein. Weiterhin kann ein zweiter Isolationsschichtstapel 226 zwischen zweiter Kontaktfläche 225 und Substrat 200 angeordnet sein. Die erste Kontaktfläche 220 kann über ein Kontaktelement 218 mit der ersten Halbleiterschicht 212 verbunden sein. Das Kontaktelement 218 kann sich durch das Substrat 200 erstrecken. Beispielsweise kann die erste Kontaktfläche 220 an die Leiterbahn 208 angrenzen. Gemäß Ausführungsformen kann ein erster Isolationsschichtstapel 221 auf einer Seite des Substrats 200, die benachbart zum Trägerelement 205 ist, angeordnet sein.
  • Der erste und der zweite Isolationsschichtstapel 221, 226 sowie gegebenenfalls der die Seitenwandisolierung 217 darstellende Isolationsschichtstapel kann jeweils eine isolierende Schicht 150 wie vorstehend diskutiert sowie den zuvor beschriebenen Stresskompensationsschichtstapel 165 enthalten.
  • 3A zeigt eine schematische Querschnittsansicht eines optoelektronischen Bauelements 15, welches einen Flip-Chip-LED-Chip darstellt. Eine zweite Hauptoberfläche 302 eines transparenten Substrats 300 ist beispielsweise aufgeraut, um die Lichtauskoppeleffizienz des optoelektronischen Halbleiterbauelements zu erhöhen. Eine erste Hauptoberfläche 301 des transparenten Substrats 300 dient als Lichtemissionsoberfläche des optoelektronischen Halbleiterbauelements. Eine zweite Halbleiterschicht 307, beispielsweise vom zweiten Leitfähigkeitstyp, beispielsweise n-Typ ist über der zweiten Hauptoberfläche 302 des Substrats 300 angeordnet. Eine erste Halbleiterschicht 305 von einem ersten Leitfähigkeitstyp, beispielsweise p-Typ ist über der zweiten Halbleiterschicht 307 angeordnet. Ein aktiver Bereich 308 ist zwischen erster und zweiter Halbleiterschicht 305, 307 angeordnet. Die erste Halbleiterschicht 305 ist über die Spiegelschicht 310 sowie eine erste Metallschicht 311 elektrisch mit einer ersten Anschlussfläche 312 verbunden. Die Spiegelschicht 310 kann beispielsweise Silber enthalten. Die erste Metallschicht 311 kann aus einem üblichen Metall zum Kontaktieren der ersten Halbleiterschicht 305 ausgebildet sein, spezifische Beispiele umfassen Au, Ti, Pt oder Ni. Ein Material der ersten Anschlussfläche 312 kann beispielsweise Ti, Cr, Al, Mo, Ni, W, AuSn, Sn, Cu und Pt umfassen.
  • Die zweite Halbleiterschicht 307 wird über eine zweite Metallschicht 320 mit einer zweiten Anschlussfläche 321 verbunden. Die zweite Metallschicht 320 ist in einer Kontaktöffnung 319, die in der ersten Halbleiterschicht 305 ausgebildet ist, angeordnet. Ein elektrisch isolierendes Material ist zwischen der zweiten Metallschicht 320 und der Spiegelschicht 310 sowie der ersten Metallschicht 311 angeordnet. Beispielsweise kann das isolierende Material eine isolierende Schicht 316 sowie einen Stresskompensationsschichtstapel 318 umfassen. Beispielsweise kann die isolierende Schicht 316 analog zu der isolierenden Schicht 150 aufgebaut sein. Die isolierende Schicht 316 kann sowohl an die erste als auch an die zweite Hauptoberfläche der zweiten Metallschicht 320 angrenzen. Gemäß Ausführungsformen kann die isolierende Schicht 316 aber auch auf nur einer Seite der zweiten Metallschicht 320 angeordnet sein. Zusätzlich kann der Stresskompensationsschichtstapel 318 an die isolierende Schicht 316 angrenzen. Der Stresskompensationsschichtstapel 318 kann in ähnlicher Weise wie unter Bezugnahme auf die 1A bis 1D diskutiert ausgebildet sein.
  • Gemäß weiteren Ausführungsformen kann eine weitere isolierende Schicht 314 zwischen der ersten Metallschicht und dem Stresskompensationsschichtstapel 318 angeordnet sein. Beispielsweise kann die weitere isolierende Schicht 314 aus Al2O3 aufgebaut sein. Teile der isolierenden Schicht 314 können auch an weiteren Stellen angrenzend an die erste Metallschicht 311 ausgebildet sein.
  • Dadurch, dass das isolierende Material, das den p-Kontakt von dem n-Kontakt isoliert, den Stresskompensationsschichtstapel 318 enthält, kann eine thermische und mechanische Belastung, die beispielsweise auftritt wenn das optoelektronische Halbleiterbauelement 15 auf einem geeigneten Trägerelement aufgebracht wird, wirkungsvoll kompensiert werden. Als Folge kann die Metallschicht zuverlässig isoliert und geschützt werden und die Zuverlässigkeit des optoelektronischen Halbleiterbauelements erhöht werden.
  • 3B zeigt ein optoelektronisches Halbleiterbauelement 15 gemäß weiteren Ausführungsformen. Das optoelektronische Halbleiterbauelement 15 kann beispielsweise als ein Halbleiterlaser realisiert sein. Der Halbleiterlaser umfasst beispielsweise eine erste Halbleiterschicht 305 von einem ersten Leitfähigkeitstyp, beispielsweise p-Typ und eine zweite Halbleiterschicht 307 von einem zweiten Leitfähigkeitstyp, beispielsweise n-Typ. Ein aktiver Bereich 308 ist zwischen erster und zweiter Halbleiterschicht 305, 307 angeordnet. Die erste und die zweite Halbleiterschicht 305, 307 wirken dabei jeweils als Wellenleiterschichten. Zusätzlich ist eine geeignete erste Mantelschicht 327 vom ersten Leitfähigkeitstyp angrenzend an die erste Halbleiterschicht 305 angeordnet. Weiterhin ist eine zweite Mantelschicht 329 von einem zweiten Leitfähigkeitstyp angrenzend an die zweite Halbleiterschicht 307 angeordnet. Die zweite Mantelschicht 329 ist über einem Substrat 325 angeordnet. Das Substrat 325 kann beispielsweise ein Halbleitersubstrat, beispielsweise aus GaN sein. Weiterhin ist eine leitfähige Schicht 321, die eine zweite Anschlussfläche ausbildet, angrenzend an eine Seite des Substrats 325 angeordnet. Weiterhin ist eine geeignete erste Metallschicht 311 als Kontaktschicht zur Mantelschicht 327 angeordnet. Eine erste Anschlussfläche 312 ist angrenzend an die erste Metallschicht angeordnet.
  • Die Halbleiterschichtenfolge kann als aktiven Bereich beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Strukturen) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukturen) aufweisen. Die Halbleiterschichtenfolge kann neben dem aktiven Bereich weitere funktionale Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte Ladungsträgertransportschichten, p- oder n-dotierte Confinement-, Mantel- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder Elektroden sowie Kombinationen daraus. Die Elektroden können dabei jeweils eine oder mehrere Metallschichten mit Ag, Au, Sn, Ti, Pt, Pd, Rh und/oder Ni aufweisen. Solche Strukturen, der aktive Bereich oder die weiteren funktionalen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.
  • Darüber hinaus können zusätzliche Schichten, etwa Pufferschichten, Barriereschichten und/oder Schutzschichten auch senkrecht zur Aufwachsrichtung der Halbleiterschichtenfolge beispielsweise um die Halbleiterschichtenfolge herum angeordnet sein, also etwa auf den Seitenflächen der Halbleiterschichtenfolge.
  • Der Stapel aus erster Halbleiterschicht 305, erster Mantelschicht 327 sowie erster Metallschicht 311 ist zu einem Steg 30 strukturiert. Genauer gesagt ist der Steg 30 entlang einer Ausbreitungsrichtung der erzeugten Laserstrahlung in horizontaler Richtung ausgebildet. Insbesondere kann eine solche auch als „Ridge-Struktur“ bezeichnete Ausgestaltung der Halbleiterschichtenfolge geeignet sein, in Abhängigkeit von ihrer Breite und Höhe und durch die aufgrund der stegförmigen Struktur und einem damit verbundenen Brechungsindexsprung eine so genannte Indexführung die Ausbildung einer transversalen Grundmode im aktiven Bereich zu ermöglichen. Der Steg kann sich insbesondere von der Strahlungsauskoppelfläche bis zur der Strahlungsauskoppelfläche gegenüberliegenden Seitenfläche der Halbleiterschichtenfolge erstrecken. Die Strahlungsauskoppelfläche verläuft parallel zu dem dargestellten Querschnitt.
  • Gemäß Ausführungsformen ist ein isolierendes Material zwischen der ersten Anschlussfläche 312 und den Halbleiterschichten des Halbleiterlasers angeordnet. Beispielsweise umfasst das isolierende Material eine isolierende Schicht 316 und einen Stresskompensationsschichtstapel 318, der wie in Bezug auf die 1A bis 1D diskutiert ausgebildet sein kann. Durch die Anwesenheit des Stresskompensationsschichtstapels 318 zwischen erster Anschlussfläche 312 und dem Halbleitermaterial kann eine thermische und mechanische Belastung, wie sie beispielsweise entsteht, wenn die erste Anschlussfläche 312 auf ein geeignetes Trägerelement aufgelötet wird, effektiv kompensiert werden.
  • Bei dem gezeigten Halbleiterbauelement kann zusätzlich der Effekt auftreten, dass durch den Stresskompensationsschichtstapel aufgrund des photoelastischen Effekts der effektive Brechungsindex des angrenzenden Halbleitermaterials modifiziert wird. Beispielsweise kann ein durch Stress bedingter Anti-Guidingeffekt kompensiert werden. Als Ergebnis wird die Indexführung der Lasermode in dem Halbleiterlaser verbessert.
  • 4A fasst ein Verfahren gemäß Ausführungsformen zusammen.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Ausbilden (S100) einer leitfähigen Schicht über einem Halbleiterkörper, Ausbilden (S110) einer isolierenden Schicht angrenzend an die leitfähige Schicht sowie Ausbilden (S120) einer ersten Stresskompensationsschicht, die eine definierte erste Verspannung aufweist, angrenzend an die isolierende Schicht.
  • Gemäß weiteren Ausführungsformen kann das Verfahren ferner das Ausbilden (S130) einer ersten Entspannungsschicht angrenzend an die erste Stresskompensationsschicht umfassen. Das Verfahren kann darüber hinaus das Ausbilden (S140) einer zweiten Stresskompensationsschicht mit einer definierten zweiten Verspannung angrenzend an die erste Entspannungsschicht umfassen. Das Verfahren kann weiterhin das Ausbilden (S150) einer zweiten Entspannungsschicht angrenzend an die zweite Stresskompensationsschicht umfassen. Beispielsweise kann die definierte erste Verspannung eine Zugspannung sein. Die definierte zweite Verspannung kann eine Druckspannung sein. Ein Absolutwert der Verspannung der ersten und zweiten Entspannungsschicht kann jeweils kleiner als ein vorbestimmter Grenzwert sein.
  • 4B fasst ein Verfahren gemäß Ausführungsformen zusammen.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Ausbilden (S100) einer leitfähigen Schicht über einem Halbleiterkörper und das Ausbilden (S120) einer ersten Stresskompensationsschicht, die eine definierte erste Verspannung aufweist, angrenzend an die leitfähige Schicht.
  • Gemäß weiteren Ausführungsformen kann das Verfahren ferner das Ausbilden (S130) einer ersten Entspannungsschicht angrenzend an die erste Stresskompensationsschicht umfassen. Das Verfahren kann darüber hinaus das Ausbilden (S140) einer zweiten Stresskompensationsschicht mit einer definierten zweiten Verspannung angrenzend an die erste Entspannungsschicht umfassen. Das Verfahren kann weiterhin das Ausbilden (S150) einer zweiten Entspannungsschicht angrenzend an die zweite Stresskompensationsschicht umfassen. Beispielsweise kann die definierte erste Verspannung eine Zugspannung sein. Die definierte zweite Verspannung kann eine Druckspannung sein. Ein Absolutwert der Verspannung der ersten und zweiten Entspannungsschicht kann jeweils kleiner als ein vorbestimmter Grenzwert sein.
  • Bei den beschriebenen Verfahren kann gemäß Ausführungsformen die Reihenfolge der Schritte zum Ausbilden der leitfähigen Schicht, der isolierenden Schicht und der ersten Stresskompensationsschicht je nach Schichtaufbau variieren, solange die ausgebildeten Schichten an die entsprechenden Schichten angrenzen. Beispielsweise kann zunächst die erste Stresskompensationsschicht über einem Halbleiterkörper ausgebildet werden. Anschließend werden die isolierende Schicht angrenzend an die erste Stresskompensationsschicht und die leitfähige Schicht angrenzend an die isolierende Schicht ausgebildet. Der beschriebene Effekt ist beispielsweise nicht an eine konkrete Reihenfolge der Abscheideverfahren gebunden sondern an angrenzenden Schichten im erzeugten Schichtstapel.
  • In entsprechender Weise ist die Reihenfolge der weiteren Verfahrensschritte nur als Beispiel gegeben und kann beliebig sein.
  • Beispielsweise können die Stresskompensationsschichten und Entspannungsschichten aus Siliziumoxid aufgebaut sein. Gemäß Ausführungsformen können sie mit einem PECVD-Verfahren unter Verwendung von TEOS als Ausgangsmaterial ausgebildet werden.
  • Gemäß Ausführungsformen kann die Art der Verspannung der ersten Stresskompensationsschicht, also ob Druckverspannung oder Zugverspannung, in Abhängigkeit von der Art der Verspannung der angrenzenden leitfähigen oder isolierenden Schicht ausgewählt werden. Beispielsweise kann sie so ausgewählt werden, dass die Art der Verspannung der Art der Verspannung der angrenzenden leitfähigen oder isolierenden Schicht entspricht.
  • Beispielsweise kann die Verspannung der Stresskompensationsschichten und der Entspannungsschichten durch Einstellen der Abscheideparameter eingestellt werden. Beispielsweise kann durch Erhöhen der RF-Leistung sowie des Drucks während der Abscheidung eine Druckspannung erzeugt werden. Durch Verringerung des Drucks während der Abscheidung und Verringerung der RF-Leistung eine Zugspannung erzeugt werden. Insbesondere kann bei Abscheiden durch ein PECVD-Verfahren aufgrund der hohen Temperatur, die bei diesem Verfahren vorliegt (etwa 300°C), eine stabile Verspannung erzielt werden.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.
  • Bezugszeichenliste
    • 10
    Halbleiterbauelement
    15
    optoelektronisches Halbleiterbauelement
    20
    elektromagnetische Strahlung
    100
    Halbleiterkörper
    105
    erste Hauptoberfläche des optoelektronischen Halbleiterbauelements
    110
    erste Hauptoberfläche des Halbleiterkörpers
    120
    zweite Hauptoberfläche des Halbleiterkörpers
    125
    Halbleiter-Chip
    130
    leitfähige Schicht
    140
    erste Hauptoberfläche der leitfähigen Schicht
    150
    isolierende Schicht
    155
    Passivierungsschichtstapel
    160
    erste Hauptoberfläche der isolierenden Schicht
    165
    Stresskompensationsschichtstapel
    170
    erste Stresskompensationsschicht
    175
    zweite Stresskompensationsschicht
    177
    dritte Stresskompensationsschicht
    180
    erste Entspannungsschicht
    185
    zweite Entspannungsschicht
    187
    dritte Entspannungsschicht
    200
    Substrat
    205
    Trägerelement
    206
    erster Anschlussbereich
    207
    zweiter Anschlussbereich
    208
    Leiterbahn
    210
    erste Hauptoberfläche des optoelektronischen Halbleiterbauelements
    212
    erste Halbleiterschicht
    213
    zweite Halbleiterschicht
    214
    aktiver Bereich
    215
    Konverter
    217
    Seitenwandisolierung
    218
    Kontaktelement
    219
    Kontaktöffnung
    220
    erste Anschlussfläche
    221
    erster Isolationsschichtstapel
    224
    Kontaktelement
    225
    zweite Anschlussfläche
    226
    zweiter Isolationsschichtstapel
    228
    Kontaktmaterial
    229
    Kontaktmaterial
    230
    Halbleitersubstrat
    232
    erste Komponente des Halbleiterbauelements
    234
    zweite Komponente des Halbleiterbauelements
    300
    Substrat
    301
    erste Hauptoberfläche des Substrats
    302
    zweite Hauptoberfläche des Substrats
    305
    erste Halbleiterschicht
    307
    zweite Halbleiterschicht
    308
    aktiver Bereich
    310
    Spiegelschicht
    311
    erste Metallschicht
    312
    erste Anschlussfläche
    314
    isolierende Schicht
    316
    isolierende Schicht
    318
    Stresskompensationsschichtstapel
    319
    Kontaktöffnung
    320
    zweite Metallschicht
    321
    zweite Anschlussfläche
    325
    Lasersubstrat
    327
    erste Mantelschicht
    329
    zweite Mantelschicht
    330
    Steg

Claims (22)

  1. Halbleiterbauelement (10, 15) umfassend: eine leitfähige Schicht (130) über einem Halbleiterkörper (100, 125), eine an die leitfähige Schicht (130, 220, 312) angrenzende erste Stresskompensationsschicht (170), die eine definierte erste Verspannung aufweist.
  2. Halbleiterbauelement (10, 15) umfassend: eine leitfähige Schicht (130) über einem Halbleiterkörper (100, 125), eine an die leitfähige Schicht (130, 220, 312) angrenzende isolierende Schicht (150) sowie eine an die isolierende Schicht (150) angrenzende erste Stresskompensationsschicht (170), die eine definierte erste Verspannung aufweist.
  3. Halbleiterbauelement (10, 15) nach Anspruch 1 oder 2, bei dem die erste Stresskompensationsschicht (170) Siliziumoxid enthält.
  4. Halbleiterbauelement (10, 15) nach einem der vorhergehenden Ansprüche, bei dem die erste Verspannung eine Druckspannung ist.
  5. Halbleiterbauelement (10, 15) nach einem der vorhergehenden Ansprüche, ferner mit einer zweiten Stresskompensationsschicht (175) mit einer definierten zweiten Verspannung, die auf einer von der leitfähigen Schicht (130, 220, 312) abgewandten Seite der ersten Stresskompensationsschicht (170) angeordnet ist.
  6. Halbleiterbauelement (10, 15) nach Anspruch 5, ferner mit einer dritten Stresskompensationsschicht (177) mit einer definierten dritten Verspannung, die auf einer von der leitfähigen Schicht (130, 220, 312) abgewandten Seite der zweiten Stresskompensationsschicht (175) angeordnet ist.
  7. Halbleiterbauelement (10, 15) nach Anspruch 5 oder 6, bei dem die erste Verspannung eine Zugspannung ist.
  8. Halbleiterbauelement (10, 15) nach einem der Ansprüche 4 bis 7, bei dem die zweite Verspannung eine Druckspannung ist.
  9. Halbleiterbauelement (10, 15) nach Anspruch 6 oder 7, bei dem die zweite Verspannung eine Zugspannung ist.
  10. Halbleiterbauelement (10, 15) nach einem der Ansprüche 6 bis 9, bei dem die dritte Verspannung eine Druckspannung ist.
  11. Halbleiterbauelement (10, 15) nach einem der Ansprüche 5 bis 10, ferner mit einer ersten Entspannungsschicht (180) zwischen der ersten und der zweiten Stresskompensationsschicht (170, 175), bei der ein Absolutwert einer Verspannung kleiner als ein vorbestimmter Grenzwert ist.
  12. Halbleiterbauelement (10, 15) nach Anspruch 11, ferner mit einer zweiten Entspannungsschicht (185) zwischen der zweiten und dritten Stresskompensationsschicht (175, 177), bei der ein Absolutwert der Verspannung kleiner als der vorbestimmte Grenzwert ist.
  13. Halbleiterbauelement (10, 15) nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (100) ein Halbleiter-Chip (125) ist und die leitfähige Schicht (130, 220, 312) geeignet ist, Komponenten des Halbleiter-Chips (125) mit einem elektrischen Anschluss zu verbinden.
  14. Halbleiterbauelement (10, 15) nach Anspruch 13, ferner umfassend ein Trägerelement (205), bei dem der Halbleiter-Chip (125) über die leitfähige Schicht (130, 220, 312) auf das Trägerelement (205) montiert ist.
  15. Halbleiterbauelement (10, 15) nach Anspruch 13 oder 14, bei dem der Halbleiter-Chip (125) ein LED-Chip mit einer ersten Halbleiterschicht (212, 305) von einem ersten Leitfähigkeitstyp und einer zweiten Halbleiterschicht (213, 307) von einem zweiten Leitfähigkeitstyp ist, die leitfähige Schicht (130, 220, 320) elektrisch mit der ersten oder zweiten Halbleiterschicht verbunden ist, und die Stresskompensationsschicht (170) Bestandteil eines Passivierungsschichtstapels (155) ist.
  16. Halbleiterbauelement (10, 15) nach Anspruch 15, bei dem der LED-Chip geeignet ist, elektromagnetische Strahlung (20) über eine erste Hauptoberfläche (210) des LED-Chips zu emittieren, und Anschlüsse (220, 225) zum Kontaktieren der ersten und der zweiten Halbleiterschicht auf einer zweiten Hauptoberfläche des LED-Chips angeordnet sind.
  17. Halbleiterbauelement (10, 15) nach Anspruch 15, bei dem der Halbleiter-Chip ein Laserchip mit einer ersten Halbleiterschicht von einem ersten Leitfähigkeitstyp (305) und einer zweiten Halbleiterschicht (307) von einem zweiten Leitfähigkeitstyp ist, die leitfähige Schicht (312) elektrisch mit der ersten Halbleiterschicht (305) verbunden ist, und die Stresskompensationsschichten (318) zwischen der leitfähigen Schicht (312) und der ersten Halbleiterschicht (305) angeordnet sind.
  18. Verfahren zur Herstellung eines Halbleiterbauelements umfassend: Ausbilden einer leitfähigen Schicht über einem Halbleiterkörper, Ausbilden einer ersten Stresskompensationsschicht, die eine definierte erste Verspannung aufweist, angrenzend an die leitfähige Schicht.
  19. Verfahren zur Herstellung eines Halbleiterbauelements umfassend: Ausbilden einer leitfähigen Schicht über einem Halbleiterkörper, Ausbilden einer isolierenden Schicht angrenzend an die leitfähige Schicht sowie Ausbilden einer ersten Stresskompensationsschicht, die eine definierte erste Verspannung aufweist, über der isolierenden Schicht.
  20. Verfahren nach Anspruch 18 oder 19, bei dem die erste Verspannung durch Einstellen der Abscheideparameter eingestellt wird.
  21. Verfahren nach einem der Ansprüche 18 bis 20, ferner umfassend: Ausbilden (S130) einer ersten Entspannungsschicht angrenzend an die erste Stresskompensationsschicht, wobei ein Absolutwert einer Verspannung der ersten Entspannungsschicht kleiner als ein vorbestimmter Grenzwert ist; und Ausbilden (S140) einer zweiten Stresskompensationsschicht mit einer definierten zweiten Verspannung angrenzend an die erste Entspannungsschicht.
  22. Verfahren nach Anspruch 21, ferner mit Ausbilden (S150) einer zweiten Entspannungsschicht angrenzend an die zweite Stresskompensationsschicht, wobei ein Absolutwert der Verspannung der zweiten Entspannungsschicht kleiner als ein vorbestimmter Grenzwert ist.
DE102018118824.2A 2018-08-02 2018-08-02 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements Withdrawn DE102018118824A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018118824.2A DE102018118824A1 (de) 2018-08-02 2018-08-02 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements
US17/264,320 US20210328103A1 (en) 2018-08-02 2019-07-31 Semiconductor component with a stress compensation layer and a method for manufacturing a semiconductor component
DE112019003892.3T DE112019003892A5 (de) 2018-08-02 2019-07-31 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements
PCT/EP2019/070680 WO2020025700A1 (de) 2018-08-02 2019-07-31 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018118824.2A DE102018118824A1 (de) 2018-08-02 2018-08-02 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102018118824A1 true DE102018118824A1 (de) 2020-02-06

Family

ID=67587737

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102018118824.2A Withdrawn DE102018118824A1 (de) 2018-08-02 2018-08-02 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements
DE112019003892.3T Pending DE112019003892A5 (de) 2018-08-02 2019-07-31 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112019003892.3T Pending DE112019003892A5 (de) 2018-08-02 2019-07-31 Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements

Country Status (3)

Country Link
US (1) US20210328103A1 (de)
DE (2) DE102018118824A1 (de)
WO (1) WO2020025700A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022106937A1 (de) 2022-03-24 2023-09-28 Ams-Osram International Gmbh Gestapelte laseranordnung und verfahren zum erzeugen derselben
DE102022208440A1 (de) 2022-08-12 2024-02-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Lichtwellenleiters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056269A1 (en) * 2002-07-25 2004-03-25 Kuang-Jung Chen Passivation structure
US20120061823A1 (en) * 2010-09-10 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
US20160329468A1 (en) * 2013-07-03 2016-11-10 Koninklijke Philips N.V. Led with stress-buffer layer under metallization layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426124B2 (ja) * 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
US8895415B1 (en) * 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon
US8941218B1 (en) * 2013-08-13 2015-01-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Passivation for group III-V semiconductor devices having a plated metal layer over an interlayer dielectric layer
US8969109B1 (en) * 2013-09-05 2015-03-03 International Business Machines Corporation Tunable light-emitting diode
US9190467B2 (en) * 2014-01-08 2015-11-17 Macronix International Co., Ltd. Semiconductor structure and manufacturing method of the same
JP7003661B2 (ja) * 2015-08-19 2022-01-20 ソニーグループ株式会社 絶縁材料、電子デバイス及び撮像装置、並びに、電子デバイスの製造方法及び絶縁材料の成膜方法
DE102016103144A1 (de) * 2016-02-23 2017-08-24 Vishay Semiconductor Gmbh Optoelektronische Vorrichtung
DE102017112242B4 (de) * 2016-06-20 2019-10-24 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaser
US10410979B2 (en) * 2017-06-14 2019-09-10 Win Semiconductors Corp. Structure for reducing compound semiconductor wafer distortion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056269A1 (en) * 2002-07-25 2004-03-25 Kuang-Jung Chen Passivation structure
US20120061823A1 (en) * 2010-09-10 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
US20160329468A1 (en) * 2013-07-03 2016-11-10 Koninklijke Philips N.V. Led with stress-buffer layer under metallization layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022106937A1 (de) 2022-03-24 2023-09-28 Ams-Osram International Gmbh Gestapelte laseranordnung und verfahren zum erzeugen derselben
DE102022208440A1 (de) 2022-08-12 2024-02-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Lichtwellenleiters

Also Published As

Publication number Publication date
WO2020025700A1 (de) 2020-02-06
US20210328103A1 (en) 2021-10-21
DE112019003892A5 (de) 2021-04-15

Similar Documents

Publication Publication Date Title
US11417793B2 (en) Method of manufacturing semiconductor optical device and semiconductor optical device
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
WO2007025497A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2018122103A1 (de) Halbleiterlaserdiode
DE112017003572T5 (de) Ultraviolette lichtemittierende diode
DE112019001735T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und eines Zwischengegenstands einer optischen Halbleitervorrichtung
DE102018118824A1 (de) Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements
DE102018119688B4 (de) Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
DE102018123932A1 (de) Optoelektronisches Bauelement mit dielektrischer Spiegelschicht und Verfahren zur Herstellung des optoelektronischen Bauelements
DE112020000795B4 (de) Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht
DE112019003193B4 (de) Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht
DE102018119734A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
EP3841619A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018130562A1 (de) Optoelektronisches halbleiter-bauelement mit stromverteilungsschicht und verfahren zur herstellung des optoelektronischen halbleiter-bauelements
DE102022129759A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102022120161A1 (de) Optoelektronisches halbleiterbauelement mit epitaktisch gewachsener schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018133526A1 (de) Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018122492A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102022125759A1 (de) Lichtemittierende Vorrichtung und Verfahren zur Herstellung derselben
DE112022003001T5 (de) Optoelektronisches bauelement, bauelementeinheit und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority