JP2019091945A - 半田ボール付き半導体チップの製造装置及び作製方法 - Google Patents
半田ボール付き半導体チップの製造装置及び作製方法 Download PDFInfo
- Publication number
- JP2019091945A JP2019091945A JP2019042542A JP2019042542A JP2019091945A JP 2019091945 A JP2019091945 A JP 2019091945A JP 2019042542 A JP2019042542 A JP 2019042542A JP 2019042542 A JP2019042542 A JP 2019042542A JP 2019091945 A JP2019091945 A JP 2019091945A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- silicon substrate
- division
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
<半導体チップおよび貼り合わせ基板>
図1は、本実施の形態において作製の対象とされる半導体チップ10Aの構成を概略的に示す断面図である。半導体チップ10Aは、概略、ガラス基板層1Aとシリコン基板層2Aとが接着層3Aによって接着された構成を有するとともに、シリコン基板層2Aの、接着層3Aとの接着面との反対面に上部層4Aを有してなり、さらに、該上部層4Aの上に半田ボールSBが設けられてなるものである。本実施の形態において、半導体チップ10Aは、貼り合わせ基板10の分割によって作製される。以下、この点について順次に説明する。
次に、上述した構成を有する貼り合わせ基板10を分割予定位置Aにて分割する手順について説明する。図3は、係る分割の手順を示す図である。
図9は、第1のブレイク手法及び装置の要部を示すための図である。第1のブレイク手法は、図8において矢印AR9にて示したようにブレイク刃302を鉛直方向において下降させていくことでやがて生じる、ダイシング溝DGに対するブレイク刃302の当接が、まず最初に図9(a)に示すように刃先302aの先端とダイシング溝DGの底部DG1との間でなされるようにしたうえで、分断を進行させるというものである。
図10は、第2のブレイク手法及び装置の要部を示すための図である。第2のブレイク手法は、図8において矢印AR9にて示したようにブレイク刃302を鉛直方向において下降させていくことでやがて生じる、ダイシング溝DGに対するブレイク刃302の当接が、まず最初に図10(a)に示すように刃先302aの2つの側面302bのそれぞれとダイシング溝DGの対応する開口端部DG2との間でなされるようにしたうえで、分断を進行させるというものである。ここで、ダイシング溝DGの開口端部DG2とは、シリコン基板2の表面におけるダイシング溝DGのエッジ部分である。
上述した第1の実施の形態においては、スクライブラインSLの形成を、スクライビングホイール101などのスクライブツールを用いて行うものとなっていたが、スクライブラインSLの形成態様はこれに限られるものではない。図11は、本実施の形態において行うスクライブラインSLの形成手法について説明するための図である。
1A ガラス基板層
1a (ガラス基板の)主面
2 シリコン基板
2A シリコン基板層
2a (シリコン基板の)主面
3、3A 接着層
4、4A 上部層
10 貼り合わせ基板
10A 半導体チップ
101 スクライビングホイール
201 ダイシングブレード
300 ブレイク装置
301 支持部
301a (支持部の)上面
302 ブレイク刃
302a (ブレイク刃の)刃先
302b (刃先の)側面
401 出射源
A 分割予定位置
B 分断進行予定位置
CR、CR2 垂直クラック
CR1 亀裂
DG ダイシング溝
DG1 (ダイシング溝の)底部
DG2 (ダイシング溝)開口端部
LB レーザー光
SB 半田ボール
SL スクライブライン
Claims (2)
- シリコン基板とガラス基板とを接着層にて貼り合わせられ、複数の分割予定位置が定められてなる貼り合わせ基板の一方主面をなす前記ガラス基板の一主面における前記分割予定位置に、所定のスクライブ手段によってスクライブラインが形成され、
前記貼り合わせ基板の他方主面をなす前記シリコン基板の一主面における前記分割予定位置において、前記シリコン基板の前記一主面から溝部が形成されてなる前記貼り合わせ基板における前記シリコン基板の前記一主面側の上面に対し前記単位領域ごとに半田ボールを形成する、半田ボール形成装置と、
前記半田ボールが形成されてなる前記貼り合わせ基板を、前記スクライブラインと前記溝部との間でブレイクすることによって複数の半田ボール付き半導体チップを得るブレイク装置と、
を備えることを特徴とする、半田ボール付き半導体チップの製造装置。 - 半田ボール付き半導体チップを作製する方法であって、
シリコン基板とガラス基板とを接着層にて貼り合わせてなるとともに、分割がなされることによってそれぞれが別個の半導体チップとなる単位領域が形成されるように複数の分割予定位置が定められてなる貼り合わせ基板の一方主面をなす前記ガラス基板の一主面における前記分割予定位置に、所定のスクライブ手段によってスクライブラインが形成され、
前記貼り合わせ基板の他方主面をなす前記シリコン基板の一主面における前記分割予定位置において、前記シリコン基板の前記一主面から溝部が形成されてなる前記貼り合わせ基板における前記シリコン基板の前記一主面側の上面に対し前記単位領域ごとに半田ボールを形成する、半田ボール形成工程と、
前記半田ボールが形成されてなる前記貼り合わせ基板を、前記スクライブラインと前記溝部との間でブレイクすることによって複数の半田ボール付き半導体チップを得るブレイク工程と、
を備えることを特徴とする、半田ボール付き半導体チップの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019042542A JP2019091945A (ja) | 2019-03-08 | 2019-03-08 | 半田ボール付き半導体チップの製造装置及び作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019042542A JP2019091945A (ja) | 2019-03-08 | 2019-03-08 | 半田ボール付き半導体チップの製造装置及び作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015116281A Division JP6507866B2 (ja) | 2015-06-09 | 2015-06-09 | 半田ボール付き半導体チップの製造装置及び作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019091945A true JP2019091945A (ja) | 2019-06-13 |
Family
ID=66836704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019042542A Pending JP2019091945A (ja) | 2019-03-08 | 2019-03-08 | 半田ボール付き半導体チップの製造装置及び作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019091945A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5368163A (en) * | 1976-11-30 | 1978-06-17 | Mitsubishi Electric Corp | Production of flip chip |
JP2004349461A (ja) * | 2003-05-22 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2005072554A (ja) * | 2003-08-06 | 2005-03-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2012015309A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2015041781A (ja) * | 2014-10-23 | 2015-03-02 | 三星ダイヤモンド工業株式会社 | イメージセンサ用ウエハ積層体の分断方法及び分断装置 |
-
2019
- 2019-03-08 JP JP2019042542A patent/JP2019091945A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5368163A (en) * | 1976-11-30 | 1978-06-17 | Mitsubishi Electric Corp | Production of flip chip |
JP2004349461A (ja) * | 2003-05-22 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2005072554A (ja) * | 2003-08-06 | 2005-03-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2012015309A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2015041781A (ja) * | 2014-10-23 | 2015-03-02 | 三星ダイヤモンド工業株式会社 | イメージセンサ用ウエハ積層体の分断方法及び分断装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6561566B2 (ja) | 貼り合わせ基板の分割方法及び分割装置 | |
CN1645563A (zh) | 半导体晶圆加工方法 | |
JP6336817B2 (ja) | 弾性波デバイス及びその製造方法 | |
JP5170195B2 (ja) | 樹脂付き脆性材料基板の分割方法 | |
JP5170196B2 (ja) | 樹脂付き脆性材料基板の分割方法 | |
TWI620636B (zh) | Fracture device and breaking method | |
JP2010232378A (ja) | 半導体装置の製造方法 | |
TW201515801A (zh) | 彈性支撐板、斷裂裝置及分斷方法 | |
JP6507866B2 (ja) | 半田ボール付き半導体チップの製造装置及び作製方法 | |
TW201515800A (zh) | 擴展器、斷裂裝置及分斷方法 | |
CN108735588A (zh) | 分割方法 | |
JP2019091945A (ja) | 半田ボール付き半導体チップの製造装置及び作製方法 | |
JP6561565B2 (ja) | 貼り合わせ基板の分割方法及び分割装置 | |
WO2020066408A1 (ja) | メタル膜付き基板の分断方法 | |
JP5127669B2 (ja) | 半導体ウェハ | |
JP4857838B2 (ja) | 発光素子の製造方法 | |
JP2020107839A (ja) | SiC基板の分断方法及び分断装置 | |
JP2014165320A (ja) | Led装置の製造方法 | |
JP7385908B2 (ja) | 貼り合わせ基板の分断方法および応力基板の分断方法 | |
KR19990075107A (ko) | 반도체웨이퍼 절단용 블레이드의 구조 및 이를이용한 절단 방법 | |
TW201604158A (zh) | 貼合基板之分斷方法及分斷刀 | |
JP2020070202A (ja) | 貼り合わせ基板の分断方法 | |
JP2019149409A (ja) | Low−k膜付きウエハの分断方法 | |
KR20150050002A (ko) | 플렉서블 디스플레이의 제조방법 | |
JP2009029048A (ja) | ワークの分割方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210406 |