JP2016066820A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016066820A JP2016066820A JP2016004857A JP2016004857A JP2016066820A JP 2016066820 A JP2016066820 A JP 2016066820A JP 2016004857 A JP2016004857 A JP 2016004857A JP 2016004857 A JP2016004857 A JP 2016004857A JP 2016066820 A JP2016066820 A JP 2016066820A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- semiconductor device
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (6)
- 半導体基板と、
前記半導体基板の第1主面上に形成された半導体素子と、
前記第1主面を被覆する第1の絶縁膜と、
前記半導体素子に電気的に接続されると共に前記第1の絶縁膜上に形成された電極と、
前記第1の絶縁膜と前記電極とを被覆すると共に、前記電極の一部を露出させる開口部を有する第2の絶縁膜と、
前記電極の上面に対するプローブ針の当接により前記電極より生じ、前記電極の前記上面上及び前記第2の絶縁膜上の少なくとも一方に残留する残渣物と、
前記電極の直上に形成され前記電極と電気的に接続されると共に、前記開口部に対応する頂面が導電体に接続された導電性ポストと、
前記導電性ポストの側面と前記第2の絶縁膜とを被覆する第3の絶縁膜と、
を備え、
前記残渣物は、前記導電性ポスト及び前記第3の絶縁膜の少なくとも一方に埋め込まれている
ことを特徴とする半導体装置。 - 前記第3の絶縁膜が熱硬化樹脂であることを特徴とする請求項1に記載の半導体装置。
- 積層された第1の導電性材料と第2の導電性材料とが前記導電性ポストを構成することを特徴とする請求項1または2に記載の半導体装置。
- 前記導電性ポストと前記導電体とは、第3の導電性材料を介して接続されることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 前記導電体は前記頂面から前記第3の絶縁膜上に延在することを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
- 前記残渣物は、前記第2の絶縁膜よりも小さな熱膨張係数を有することを特徴とする請求項1から5のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004857A JP6152434B2 (ja) | 2016-01-14 | 2016-01-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004857A JP6152434B2 (ja) | 2016-01-14 | 2016-01-14 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014144668A Division JP5873146B2 (ja) | 2014-07-15 | 2014-07-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016066820A true JP2016066820A (ja) | 2016-04-28 |
JP6152434B2 JP6152434B2 (ja) | 2017-06-21 |
Family
ID=55805843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016004857A Active JP6152434B2 (ja) | 2016-01-14 | 2016-01-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6152434B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022113826A1 (ja) * | 2020-11-26 | 2022-06-02 | ソニーグループ株式会社 | 半導体装置及び半導体装置の製造方法 |
US11664314B2 (en) | 2019-03-29 | 2023-05-30 | Lapis Semiconductor Co., Ltd. | Semiconductor package and method for manufacturing semiconductor package |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003133477A (ja) * | 2001-10-25 | 2003-05-09 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
JP2005109427A (ja) * | 2003-09-12 | 2005-04-21 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US20070164279A1 (en) * | 2005-12-05 | 2007-07-19 | Megica Corporation | Semiconductor chip |
JP2008235539A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009231402A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009246218A (ja) * | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
2016
- 2016-01-14 JP JP2016004857A patent/JP6152434B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003133477A (ja) * | 2001-10-25 | 2003-05-09 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
JP2005109427A (ja) * | 2003-09-12 | 2005-04-21 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US20070164279A1 (en) * | 2005-12-05 | 2007-07-19 | Megica Corporation | Semiconductor chip |
JP2008235539A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009231402A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009246218A (ja) * | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11664314B2 (en) | 2019-03-29 | 2023-05-30 | Lapis Semiconductor Co., Ltd. | Semiconductor package and method for manufacturing semiconductor package |
WO2022113826A1 (ja) * | 2020-11-26 | 2022-06-02 | ソニーグループ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6152434B2 (ja) | 2017-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582811B2 (ja) | 半導体装置及びその製造方法 | |
US8405199B2 (en) | Conductive pillar for semiconductor substrate and method of manufacture | |
US7364998B2 (en) | Method for forming high reliability bump structure | |
US8258055B2 (en) | Method of forming semiconductor die | |
US7417326B2 (en) | Semiconductor device and manufacturing method of the same | |
US7456090B2 (en) | Method to reduce UBM undercut | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
US11018099B2 (en) | Semiconductor structure having a conductive bump with a plurality of bump segments | |
JP5387407B2 (ja) | 半導体装置 | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
JP5249080B2 (ja) | 半導体装置 | |
WO2008091023A1 (en) | Semiconductor device comprising electromigration prevention film and manufacturing method thereof | |
JP2010192478A (ja) | 半導体装置の製造方法 | |
JP4765947B2 (ja) | 半導体装置およびその製造方法 | |
US20120319251A1 (en) | Solder Ball Protection Structure with Thick Polymer Layer | |
JP2012080043A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6152434B2 (ja) | 半導体装置 | |
JP5873146B2 (ja) | 半導体装置 | |
JP4264823B2 (ja) | 半導体装置の製造方法 | |
JP5375354B2 (ja) | 半導体素子及びその製造方法 | |
JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
JP5168965B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7498676B2 (en) | Semiconductor device | |
US20100144142A1 (en) | Method of manufacturing semiconductor devices | |
JP2007258354A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6152434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |