KR20110102181A - 반도체 소자 탑재용 기판 및 그 제조 방법 - Google Patents

반도체 소자 탑재용 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20110102181A
KR20110102181A KR1020110019018A KR20110019018A KR20110102181A KR 20110102181 A KR20110102181 A KR 20110102181A KR 1020110019018 A KR1020110019018 A KR 1020110019018A KR 20110019018 A KR20110019018 A KR 20110019018A KR 20110102181 A KR20110102181 A KR 20110102181A
Authority
KR
South Korea
Prior art keywords
semiconductor element
plating layer
metal plate
substrate
plating
Prior art date
Application number
KR1020110019018A
Other languages
English (en)
Other versions
KR101307030B1 (ko
Inventor
히로키 나카야마
Original Assignee
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 스미토모 긴조쿠 고잔 가부시키가이샤
Publication of KR20110102181A publication Critical patent/KR20110102181A/ko
Application granted granted Critical
Publication of KR101307030B1 publication Critical patent/KR101307030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 탑재용 기판으로서 출하하는 경우에도, 그 후의 반도체 장치의 조립 공정에 있어서 반송 등에 의한 도금층의 손상을 방지할 수 있는 반도체 소자 탑재용 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
금속판(10)의 양면에 정해진 형상의 도금층(20, 21)이 형성된 반도체 소자 탑재용 기판(50)으로서, 상기 도금층은 상기 금속판의 표면에 형성된 오목부(12)내에 그 오목부의 깊이보다 얇은 두께로 형성된 보호 도금층(20)을 포함하는 것을 특징으로 한다.

Description

반도체 소자 탑재용 기판 및 그 제조 방법{SUBSTRATE FOR MOUNTING SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME}
발명은 반도체 소자 탑재용 기판 및 그 제조 방법에 관한 것으로, 특히, 금속판을 사용한 반도체 소자 탑재용 기판 및 그 제조 방법에 관한 것이다.
종래부터, 금속판으로 이루어지는 리드 프레임재의 양면에 도금층을 형성하고, 이면측에 내(耐)에칭 레지스트막을 형성한 후, 표면측에서는 도금층을 마스크로서 하프 에칭을 실시하고 반도체 소자를 탑재하여 와이어본딩, 수지 밀봉을 실시하는 반도체 장치의 제조 방법이 알려져 있다(예를 들어, 특허문헌 1 참조). 이러한 반도체 장치의 제조 방법에서는, 수지 밀봉 후, 리드 프레임재의 이면측의 내에칭 레지스트막을 제거하여 에칭 가공을 실시하고 외부접속 단자부를 돌출 및 독립시켜 반도체 장치를 제조한다.
또한, 유사한 반도체 장치로서 외부접속 단자부가 수지 돌기로 된 구조의 반도체 장치에서는, 먼저, 금속판의 정해진 위치에 형성된 오목부에 도금으로 금속막을 형성한 리드 프레임재를 사용하고, 금속막을 형성한 측에 반도체 소자를 탑재한 후, 그 반도체 소자의 전극과 리드 프레임재의 오목부에 형성한 금속막(도금)을 와이어본딩하여 반도체 소자 및 와이어를 수지로 밀봉한다. 그리고, 마지막으로 리드 프레임재의 금속판을 에칭하여 모두 제거함으로써, 금속막으로 피복된 수지 돌기가 외부접속 단자부로 된 반도체 장치가 형성된다(특허문헌 2 참조). 이 반도체 장치에 사용하는 리드 프레임재는 외부접속 단자부에 금속판이 남아있지 않고, 리드 프레임재에 형성한 금속막(도금)이 외부접속 단자부에 남아있다.
일본 공개 특허 공보 제2001－24135호 일본 공개 특허 공보 평10－247715호
그런데, 특허문헌 1의 도 1에 기재된 구성에서는, 리드 프레임재의 이면측에 내에칭 레지스트막을 형성하여 이면측을 레지스트막으로 덮은 상태로 리드 프레임재의 표면측의 가공(정해진 깊이의 에칭 가공)에서 반도체 장치의 수지 밀봉까지를 실시한다.
이러한 방법에서는, 리드 프레임재의 가공에서 반도체 장치의 제조까지를 일괄하여 하나의 업자가 실시하는 경우에는 문제없지만, 가공된 리드 프레임재만을 반도체 소자 탑재용 기판으로서 출하하고 다른 업자가 반도체 장치를 제조하는 경우에는, 내에칭 레지스트막을 제거한 상태로 출하할 필요가 있기 때문에, 그러한 사업 형태에는 대응할 수 없다는 문제가 있었다. 즉, 반도체 장치의 제조업자측에서는, 반도체 소자 탑재용 기판의 이면에 형성된 내에칭 레지스트막을 제거하는 공정이 부가되어 제조 비용이 증가되기 때문에, 여분의 내에칭 레지스트막은 제거한 상태로 납품하는 것을 요구하는 것이 일반적이다.
한편, 특허문헌 1에 기재된 구성에서, 이면측의 내에칭 레지스트를 제거한 상태로 반도체 소자 탑재용 기판을 납품하면, 이면측에 형성된 도금층은 금속판의 평면으로부터 볼록형상으로 형성되어 있기 때문에, 그 후의 반도체 장치의 제조 공정에 있어서 다수의 공정에서 순차 반송되어 가공될 때에, 이면측의 도금층이 손상되기 쉽다는 문제가 있었다. 특히, 에칭 가공시에는 손상된 부분으로부터 에칭액이 침투하여, 금속판으로 이루어지는 리드 프레임재를 에칭 가공해 버린다는 문제가 있었다.
그래서, 본 발명은 반도체 소자 탑재용 기판으로서 출하하는 경우에도, 그 후의 반도체 장치의 조립 공정에서 반송 등에 의한 도금층의 손상을 방지할 수 있는 반도체 소자 탑재용 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 제1 발명에 관련된 반도체 소자 탑재용 기판은 금속판의 양면에 정해진 형상의 도금층이 형성된 반도체 소자 탑재용 기판으로서, 상기 도금층은 상기 금속판의 표면에 형성된 오목부내에 그 오목부의 깊이보다 얇은 두께로 형성된 보호 도금층을 포함하는 것을 특징으로 한다.
이로써, 반송시에도 금속판의 평탄부가 반송 부재와 접촉하여, 도금층과 반송 부재와의 접촉을 방지할 수 있으므로, 도금층을 보호하고 손상을 방지할 수 있다.
제2 발명은 제1 발명에 관련된 반도체 소자 탑재용 기판에 있어서, 상기 보호 도금층은 상기 금속판의 한쪽면에 형성되고, 다른쪽면은 상기 금속판의 가공이 실시되지 않은 부분에 상기 도금층이 형성된 것을 특징으로 한다.
이로써, 도금층의 보호가 필요한 면에만 오목부 및 오목부내의 도금층이 형성되어 필요 최소한의 가공으로 도금층을 보호할 수 있다.
제3 발명은 제2 발명에 관련된 반도체 소자 탑재용 기판에 있어서, 상기 다른쪽면은 반도체 소자가 탑재되는 면이고, 상기 한쪽면은 이면인 것을 특징으로 한다.
이로써, 반송이나 처리에 있어서, 레일이나 스테이지 등의 지지 부재와의 접촉이 많은 반도체 소자 탑재용 기판의 이면의 도금층을 보호할 수 있고, 반도체 장치 제조프로세스의 실정에 맞은 반도체 소자 탑재용 기판을 제조할 수 있다.
제4 발명에 관련된 반도체 소자 탑재용 기판의 제조 방법은 금속판의 양면에 정해진 형상의 도금층이 형성된 반도체 소자 탑재용 기판의 제조 방법으로서, 상기 금속판의 양면에 정해진 형상의 도금층을 형성하기 위한 레지스트 마스크를 형성하는 레지스트 마스크 형성 공정과, 상기 금속판의 한쪽면에 에칭 가공에 의해 상기 금속판의 레지스트 마스크로부터 노출하고 있는 부분에 오목부를 형성하는 에칭공정과, 상기 오목부내에 그 오목부의 깊이보다 얇은 두께로 도금층을 형성하는 제1 도금 공정과, 금속판의 다른쪽면에 도금층을 형성하는 제2 도금 공정을 포함하는 것을 특징으로 한다.
이로써, 오목부내의 도금층이 금속판의 표면보다 낮게 형성되므로, 오목부내의 도금층을 보호할 수 있는 구성의 반도체 소자 탑재용 기판을 제조할 수 있다.
제5 발명은 제4 발명에 관련된 반도체 소자 탑재용 기판의 제조 방법에 있어서, 상기 레지스트 마스크는 상기 에칭 공정 및 상기 도금 공정의 양쪽에 사용하는 것을 특징으로 한다.
이로써, 1회의 레지스트 마스크의 형성으로, 에칭공정 및 도금 공정의 양쪽의 가공을 실시할 수 있고, 실질적인 공정수를 거의 증가시키지 않고 도금층보호의 효과를 갖는 반도체 소자 탑재용 기판을 제조할 수 있다.
제6 발명은 제5 발명에 관련된 반도체 소자 탑재용 기판의 제조 방법에 있어서, 상기 에칭공정은 반도체 소자가 탑재되지 않는 이면에 대하여 실시되는 것을 특징으로 한다.
이로써, 반송이나 처리시에 지지 부재와의 접촉의 기회가 많은 이면의 도금층을 보호할 수 있고, 도금층의 손상을 제조프로세스에 대응하여 효과적으로 방지할 수 있다.
제7 발명은 제6 발명에 관련된 반도체 소자 탑재용 기판의 제조 방법에 있어서, 상기 제1 도금 공정 및 상기 제2 도금 공정은 동시에 실시되는 것을 특징으로 한다.
이로써, 양면을 동시에 가공할 수 있고, 표면측과 이면측에서 크게 상이한 공정을 실시하지 않고 저비용 또한 단시간에 반도체 소자 탑재용 기판을 제조할 수 있다.
제8 발명은 제7 발명에 관련된 반도체 소자 탑재용 기판의 제조 방법에 있어서, 상기 제1 도금 공정 및 상기 제2 도금 공정을 실시한 후, 상기 레지스트 마스크를 제거하는 레지스트 마스크 제거 공정과, 반도체 소자가 탑재되는 표면측의 도금층을 덮는 레지스트 마스크와 상기 이면 전체를 덮는 레지스트 마스크를 형성하는 제2 레지스트 마스크 형성 공정과, 상기 표면측을 하프 에칭 가공하는 하프 에칭 공정을 더 포함하는 것을 특징으로 한다.
이로써, 표면측에 반도체 소자의 탑재가 용이하고 와이어본딩을 실시하기 쉬운 단차를 형성할 수 있고, 반도체 소자 탑재 기능은 종래의 수준을 유지할 수 있다.
제9 발명은 제8 발명에 관련된 반도체 장치 탑재용 기판의 제조 방법에 있어서, 상기 표면측의 도금층을 덮는 상기 레지스트 마스크는 상기 도금층보다 넓은 영역을 덮도록 형성하는 것을 특징으로 한다.
이로써, 하프 에칭시에 있어서도, 도금층이 차양의 형태가 되어, 버어나 탈락 등의 불량의 원인이 되는 것을 방지할 수 있다.
본 발명에 의하면 반도체 장치의 조립 공정에서 도금층의 손상을 방지할 수 있다.
도 1은 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)을 사용한 반도체 장치의 구성의 일례를 나타내는 단면도이다.
도 2는 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)의 제조 방법의 일련의 공정예를 나타내는 도면으로서,
도 2의 (A)는 레지스트 마스크 형성 공정의 일례를 나타내는 도면,
도 2의 (B)는 에칭공정의 일례를 나타내는 도면,
도 2의 (C)는 도금 공정의 일례를 나타내는 도면,
도 2의 (D)는 레지스트 마스크 제거 공정의 일례를 나타내는 도면,
도 2의 (E)는 제2 레지스트 마스크 형성 공정의 일례를 나타내는 도면,
도 2의 (F)는 하프 에칭 공정의 일례를 나타내는 도면,
도 2의 (G)는 제2 레지스트 마스크 제거 공정의 일례를 나타내는 도면이다.
도 3은 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)을 사용하여 완성한 반도체 장치의 일례를 나타내는 도면이다.
이하, 도면을 참조하여 본 발명을 실시하기 위한 형태에 대하여 설명한다.
도 1은 본 발명의 실시형태에 관련된 반도체 소자 탑재용 기판(30)을 사용하여 제조한 반도체 장치의 구성의 일례를 나타내는 단면도이다. 도 1에 있어서, 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)은 금속판(10)과 도금층(20, 21)을 갖는다. 또한, 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)을 사용하여 제조한 반도체 장치는 반도체 소자 탑재용 기판(30) 외에 반도체 소자(50), 와이어(60) 및 밀봉 수지(70)를 구비한다.
본 실시형태에 관련된 반도체 소자 탑재용 기판(30)에 있어서, 금속판(10)은 구리, 철 등을 포함하는 금속 재료로 구성된 기판이다. 금속판(10)은 도전성과 적절한 기계적 강도를 갖는 금속 재료로 구성되어 있으면 여러 가지의 금속기판을 사용할 수 있다.
금속판(10)은 이면측에 평탄부(11a)와 오목부(12)를 갖는다. 또한, 표면측에는 단자 영역(13a)과 반도체 소자 탑재영역(14)를 갖는다. 또한, 금속판(10)의 두께는 예를 들어, 100㎛ ~ 수 100㎛정도이어도 된다. 또한, 반도체 소자 탑재영역(14)에 있어서의 두께는, 예를 들어, 금속판(10)의 전체 두께(최하부에서 최상부까지의 두께)의 1/3 정도이어도 된다.
여기서, 표면측이란 반도체 장치 제조프로세스의 후공정에서 반도체 소자(50)가 탑재되는 측을 의미하고, 그 반대측의 반도체 소자(50)가 탑재되지 않고 외부접속 단자로서 사용되는 측을 이면측이라고 부르기로 한다.
이면측의 평탄부(11a)는 금속판(10)의 면이 그대로 사용되는 면이다. 즉, 아무런 에칭 등의 가공이 실시되지 않은 평탄면이다. 한편, 오목부(12)는 에칭에 의해 평탄부(11a)가 부식 제거되어 형성된 패인 부분이다. 오목부(12)의 내부, 즉, 오목부(12)의 저면부에는 도금층(20)이 형성되어 있다. 도금층(20)은 오목부(12)의 깊이보다 얇은 두께로 오목부(12)의 저면 전체를 덮도록 형성되어 있다. 따라서, 반도체 소자 탑재용 기판(30)을 반송 수단이나 처리 장치의 지지 부재, 예를 들어, 레일이나 스테이지 위에 탑재한 경우에는 평탄부(11a)가 지지 부재의 면과 접촉하고, 도금층(20)은 지지 부재의 면과 접촉하지 않는 상태가 된다. 따라서, 도금층(20)이 지지 부재와의 마찰에 의해 깎여져 손상되는 것을 방지할 수 있다. 이와 같이, 도금층(20)은 오목부(12)에 의해 보호된 형상을 가지므로 보호 도금층(20)이라고 불러도 된다.
또한, 도금층(20)은 여러 가지의 금속 재료에 의해 구성할 수 있지만, 니켈, 팔라듐, 금 등의 실장에 적절한 재료로 구성되어도 된다. 이들의 재료는 단독으로 사용되어도 되고 복수로 사용되어도 된다. 복수의 금속 재료가 사용되는 경우에는 각 종류의 금속층을 적층함으로써 도금층(20)을 구성하여도 된다.
한편, 표면측에서는, 단자 영역(13a)이 금속판(10)의 면이 그대로 사용되는 면으로 되어 있고, 반도체 소자 탑재영역(14)이 에칭에 의해 금속판(10)이 제거된 영역으로 되어 있다. 다만, 단자 영역(13a)은 도금의 전처리로서 약간의 에칭 가공이 실시되는 경우도 있다.
반도체 소자(50)는 정해진 전자회로가 형성된 이른바 IC(Integrated Circuit, 집적회로)이다. 반도체 소자(50)에는 전자 회로에 대한 전기 신호 및 전력을 입출력시키기 위한 전극(51)이 형성되어 있다. 반도체 소자(50)는, 일반적으로, 전극(51)이 형성되어 있지 않은 하면(52)이 하측이 되고, 전극(51)이 형성된 전극 형성면(53)이 위가 되어 다이본딩재에 의하여 반도체 소자 탑재용 기판(30)상에 탑재된다. 그리고, 반도체 소자(50)의 전극(51)이 반도체 소자 탑재용 기판(30)의 단자 영역(13a)에 형성된 도금층(21)에 와이어(60)를 사용하여 와이어본딩에 의해 접속됨으로써, 반도체 소자(50)의 전자 회로와 단자 영역(13a)을 전기적으로 접속한다. 따라서, 전극(51)과 도금층(21)을 접속하는 와이어(60)는 긴 것 보다는 짧은 것이 바람직하기 때문에, 전극(51)과 도금층(21)의 높이를 접근시킬 수 있도록 금속판(10)의 표면측을 에칭한 패인 면을 반도체 소자 탑재영역(14)으로 구성하고 있다.
또한, 단자 영역(13a)은 와이어(60)가 접속되는 면이므로, 확실한 접속을 위하여 가능한한 평탄한 면인 것이 바람직하다. 따라서, 금속판(10)의 표면의 가공되지 않은 평탄면의 부분을 단자 영역(13a)으로 하고 있다. 다만, 단자 영역(13a)은 도금의 전처리로서 산화막을 제거하기 위해서 아주 약간 에칭처리되는 경우도 있다.
이 단자 영역(13a)의 표면에는 와이어본딩을 용이하게 하기 위해서 도금층(21)이 형성되어 있다. 도금층(21)으로는 도금층(20)과 마찬가지로 여러 가지의 금속 재료를 사용할 수 있다. 예를 들어, 용도에 따라 니켈, 팔라듐, 금 등의 실장에 적절한 금속 재료가 사용되어도 된다.
이와 같이, 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)은 반도체 소자(50)을 실장하여 반도체 장치를 제조하는 공정에 있어서, 반도체 소자 탑재용 기판(30)의 이면측의 도금층(20)의 손상을 방지하면서, 표면측에서는 도금층(21)상에 확실한 와이어본딩이 가능하도록 구성되어 있다.
다음으로, 도 2를 이용하여 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)의 제조 방법에 대하여 설명한다. 도 2는 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)의 제조 방법의 일련의 공정의 예를 나타내는 도면이다. 또한, 도 1에서 설명한 구성요소와 동일한 구성요소에 대하여서는 도 1과 동일한 참조부호를 부여하고 그 설명을 생략하는 것으로 한다.
도 2의 (A)는 레지스트 마스크 형성 공정의 일례를 나타내는 도면이다. 레지스트 마스크 형성 공정에서는 금속판(10)의 양면에 레지스트에 의해 마스크(40, 41)를 형성한다. 레지스트는 마스크(40, 41)으로서의 기능할 수 있는 것이라면 도포형을 포함한 여러 가지의 레지스트를 사용할 수 있지만, 예를 들어, 드라이필름 레지스트를 사용하여도 된다. 드라이필름 레지스트를 금속판(10)의 표면(11, 13)에 부착하고(라미네이트하고), 유리 마스크를 사용하여 노광을 실시하고, 노광후에 현상을 실시하여 정해진 패턴을 형성함으로써 레지스트 마스크(40, 41)를 형성할 수 있다. 레지스트 패턴은, 금속판(10)의 이면측의 표면(11)에 대하여서는, 오목부(12)를 형성하는 부분을 노출시키고, 금속판(10)의 표면측의 표면(13)에 대하여서는 도금층을 형성하는 부분을 노출시키도록 형성한다.
여기서, 도 1에 있어서 설명한 바와 같이, 표면측은 반도체 소자(50)가 반도체 장치 제조프로세스의 공정에 있어서 탑재되는 면이고, 이면측은 반도체 소자(50)가 탑재되지 않는 면이다.
또한, 레지스트는 에칭 가공 및 도금 가공의 양쪽에 사용가능한 레지스트를 사용하여도 된다. 본 실시형태에 관련된 반도체 소자 탑재용 기판의 제조 방법에서는 이면측에 대하여 에칭 가공을 실시한 후에, 에칭 가공을 실시한 부분에 계속하여 도금 가공을 실시하지만, 그 때 동일한 레지스트를 사용할 수 있다.
또한, 표면측에도 이면측과 동일한 레지스트를 사용할 수 있으므로, 표면측과 이면측의 레지스트 마스크 형성 공정을 완전히 동일한 공정으로 실시할 수가 있어 레지스트 마스크 형성 공정 전체를 간소화 시킬 수 있다.
또한, 에칭 가공 및 도금 가공의 양쪽에 사용가능한 레지스트라면, 드라이필름 레지스트, 도포형 레지스트 등 여러 가지의 레지스트를 사용할 수 있다.
도 2의 (B)는 에칭공정의 일례를 나타내는 도면이다. 에칭공정에서는 금속판(10)의 이면측에 대하여 에칭 가공을 하여 레지스트 마스크(40)에 의해 덮이지 않은 금속판(10)의 노출면에 오목부(12)가 형성된다. 또한, 오목부(12)는 나중의 도금 공정에서 형성되는 도금층(20)의 두께보다 깊게 형성된다. 이로써, 오목부(12)의 저부 표면에 도금층(20)이 형성되어도 도금층(20)은 반송시에 레일이나 장치에 접촉하지 않고 금속판(10)의 표면(11)이 접촉하게 되어, 도금층(20)을 보호할 수 있다.
오목부(12)의 깊이는 도금층(20)의 두께와의 관계에 따라 상대적으로 결정되어도 된다. 일반적으로, 도금 공정에서는 도금층(20)의 두께를 몇㎛로 할지가 미리 정해져 있다. 그리고, 정해진 도금층(20)의 두께가 되도록, 전류밀도, 시간, 도금액 농도 등의 파라미터를 사용하여 제어된다. 따라서, 도금층(20)의 두께를 몇㎛로 할지는 미리 공정에 의해 정해지고 있으므로, 정해진 도금층(20)의 두께보다 깊어지도록 오목부(12)의 깊이가 결정된다. 또한, 도금층(20)의 두께도 용도와 목적에 따라 적절히 정해지게 되는데, 예를 들어, 2㎛ ~ 5㎛정도의 두께의 도금층(20)이 형성되어도 된다.
또한, 오목부(12)를 도금층(20)의 두께보다 어느 정도 깊게 할 것인지에 대하여도 용도와 목적에 따라 여러 가지로 정할 수 있다. 그러나, 도금층(20)의 두께보다 너무 깊게 하면 에칭 가공의 시간이 필요 이상으로 길어지므로, 도금층(20)의 두께보다 조금 깊어지도록 오목부(12)를 형성하도록 하여도 된다. 예를 들어, 도금층(20)의 두께보다 2㎛정도 깊은 오목부(12)를 형성하여도 된다.
에칭 가공은 여러 가지의 에칭법에 의해 실시할 수 있지만, 예를 들어, 습식의 샤워식 에칭 가공을 실시하여도 된다. 그 밖에 비용은 높아지지만 드라이 에칭으로 에칭 가공을 실시하는 것도 가능하다.
도 2의 (C)는 도금 공정의 일례를 나타내는 도면이다. 도금 공정에서는 레지스트 마스크(40, 41)의 노출부분에 도금에 의해 도금층(20, 21)이 형성된다. 금속판(10)의 표면측에는 아무런 가공도 되어 있지 않은 평탄면(13)에 도금층(21)이 형성되고, 이면측에는 오목부(12)의 저면의 표면에 도금층(20)이 형성된다.
형성할 도금층(20, 21)이 표면측과 이면측에서 동일한 도금층(20, 21)인 경우에는 표면과 이면을 동시에 도금처리할 수 있다. 도금처리는, 예를 들어, 습식 전기 도금에 의해 실시하여도 된다. 전기 도금의 경우에는, 상기 서술한 바와 같이, 전류밀도, 도금시간, 도금액의 농도 등에 의해 형성할 도금층(20, 21)의 두께를 제어할 수 있다.
또한, 이면측과 표면측에서 도금층(20, 21)을 상이한 구성으로 할 수도 있다. 예를 들어, 이면측을 마스킹하여 표면측에 와이어본딩에 적절한 도금층(21)을 형성할 수도 있다. 반대로, 표면측을 마스킹하여 이면측에 땜납 접속에 적절한 도금층(20)을 형성할 수도 있다. 이와 같이, 표면측 또는 이면측에 고객의 특별한 요구가 있는 경우에도, 요구가 있는 면에 대하여 개별적인 도금처리를 실시함으로써 세심하게 대응할 수 있다.
도 2의 (D)는 레지스트 마스크 제거 공정의 일례를 나타내는 도면이다. 레지스트 마스크 제거 공정에서는 이면측과 표면측의 양쪽의 레지스트 마스크(40, 41)가 제거된다. 또한, 레지스트 마스크(40, 41)의 제거는, 예를 들어, 레지스트가 드라이필름 레지스트이면 레지스트를 박리하여 실시하여도 되고, 레지스트가 도포형 레지스트이면 용해제거에 의해 실시하여도 된다.
도 2의 (E)는 제2 레지스트 마스크 형성 공정의 일례를 나타내는 도면이다. 제2 레지스트 마스크 형성 공정에서는 금속판(10)의 이면측의 전체와 표면측의 도금층(21)을 덮도록 레지스트 마스크(42, 43)가 형성된다. 이면측에는 도금층(20)이 형성되어 있는 오목부(12)와 금속판(10)의 표면 그 자체인 평탄부(11a)를 포함하여 모두 레지스트 마스크(42)로 덮인다.
한편, 표면측에서는 도금층(21)이 형성되어 있는 영역을 덮도록 레지스트 마스크(43)가 형성된다. 이 경우, 레지스트 마스크(43)는 도금층(21)보다 큰 영역을 덮도록 형성하여도 된다. 표면측에 도금층(21)의 영역보다 큰 영역을 덮는 레지스트 마스크(43)을 형성하는 목적은 다음의 에칭 가공에 의해 도금층(21) 아래의 금속판(10)이 에칭 가공되지 않도록 하기 위함이다. 도금층(21) 아래의 금속판(10)이 에칭되었을 경우, 도금층(21)이 「차양(遮陽)」의 형태가 되어 그 부분이 버나 탈락 등의 불량의 원인이 되므로, 이를 방지하기 위하여 도금층(21)의 에리어보다 큰(넓은) 에리어에서 금속판(10)이 남겨지도록 하여도 된다. 또한, 도금층(21)의 영역과 동등한 영역에서 금속판(10)을 남기는 것도 생각할 수 있지만, 가공이 어려우므로 도금층(21)보다 약간 큰 영역에서 금속판(10)을 남기는 것이 용이하다.
또한, 제2 레지스트 마스크 형성 공정에서도, 레지스트는 드라이필름 레지스트를 라미네이트하여도 되고, 그 밖의 레지스트를 사용하여도 된다.
이러한 공정에 의해, 반도체 소자 탑재면에서 단자 영역(13a)에 대하여서는 금속판(10)의 가공이 실시되지 않은 부분을 확실하게 남기고 와이어본딩에 적절한 평탄면을 사용할 수 있다.
도 2의 (F)는 하프 에칭 공정의 일례를 나타내는 도면이다. 하프 에칭 공정에서는 금속판(10)의 표면측으로부터 하프 에칭 가공을 실시한다. 하프 에칭 공정에 의해 금속판(10)의 표면측으로부터, 도금층(21)이 형성되어 있지 않은 표면(13)에 대하여 필요한 깊이로 에칭된다. 하프 에칭 공정에서는 에칭 가공이 도중에 멈추기 때문에, 단자부가 개개로 분리 독립되지 않고 모두 연결된 상태의 반도체 소자 탑재용 기판(30)이 된다. 하프 에칭 공정에 의해 하프 에칭 가공된 부분이 반도체 소자 탑재영역(14)이 되고, 하프 에칭 가공되지 않고 남겨진 부분이 단자 영역(13a)이 된다.
하프 에칭 가공의 깊이는, 예를 들어, 금속판(10)의 2/3 전후의 깊이이어도 된다. 예를 들어, 금속판(10)이 100㎛~200㎛의 경우, 60㎛~140㎛정도의 깊이로 에칭하여도 된다.
또한, 하프 에칭 공정은 이면측이 모두 제2 레지스트 마스크(42)로 덮여 있기 때문에, 샤워식의 습식에칭 외에 침지식의 습식 에칭도 가능하다. 또한, 필요에 따라 드라이에칭을 사용하여도 된다는 것은 도 2의 (B)에 관하여 설명한 에칭공정과 마찬가지이다.
도 2의 (G)는 제2 레지스트 마스크 제거 공정의 일례를 나타내는 도면이다. 제2 레지스트 마스크 제거 공정에서는 금속판(10)의 이면측 및 표면측의 제2 레지스트 마스크(42, 43)가 모두 제거된다. 그리고, 금속판(10)의 표면(11, 12, 13, 14)에는 레지스트 마스크(42, 43)가 전혀 형성되어 있지 않는, 그대로 출하할 수 있는 형태의 반도체 소자 탑재용 기판(30)이 완성된다.
이러한 제조 방법에 의해 제조된 반도체 소자 탑재용 기판(30)은, 도 2의 (G)에 나타낸 바와 같이, 이면측의 도금층(20)이 금속판(10)의 오목부(12)안에 형성되어 있기 때문에, 후공정에서 반송시에 금속판(10)의 평탄부가 레일 등에 접촉하고, 도금층(20)이 접촉하는 것을 방지할 수 있다.
또한, 도 2의 (G)에 나타내는 반도체 소자 탑재용 기판(30)은 출하후에는 반도체 장치 제조업자에 의해 이용되어, 도 1에 나타낸 바와 같이, 반도체 소자(50)가 반도체 소자 탑재영역(14)에 탑재되고, 와이어(60)을 사용하여 와이어본딩되고 밀봉 수지(70)로 수지 밀봉을 한다.
도 3은 본 실시형태에 관련된 반도체 소자 탑재용 기판(30)을 사용하여 반도체 제조프로세스의 후공정에 있어서 완성된 반도체 장치의 일례를 나타내는 도면이다.
본 실시형태에 관련된 반도체 소자 탑재용 기판(30)을 사용한 반도체 장치는 반도체 소자 탑재부(16)와 단자부(15)가 분리되어 있다는 점에서 도 1에 나타난 반도체 장치와 다르다. 도 3은 후공정에 있어서의, 도 1의 다음 공정이라고 생각하여도 된다. 도 1에 나타낸 상태가 된 후에는 이면측의 도금층(20)을 마스크로 하여 금속판(10)의 이면을 에칭 가공한다. 이로써, 단자부(15)와 반도체 소자부(16)가 분리되고, 반도체 패키지의 집합체로서 반도체 장치가 완성된다. 이 후에는 개개의 반도체 패키지로 절단되어 분할됨으로써 개개의 반도체 장치가 완성된다.
[실시예]
도 2에 나타낸 반도체 장치의 제조 방법을 사용하여 본 실시형태에 관련된 반도체 장치를 제조한 실시예에 대하여 설명한다. 또한, 지금까지의 설명에 대응하는 구성요소에는 동일한 참조부호를 부여하고 그 설명을 생략한다.
금속판(10)으로서 판두께 0.125㎜의 구리재를 준비하였다. 먼저, 레지스트 마스크 형성 공정에서는, 금속판(10)의 양면에 두께 20㎛의 드라이필름 레지스트를 라미네이트하였다. 드라이필름 레지스트는 도금 가공 및 에칭 가공의 양쪽에 사용가능한, 일반적으로 시판되고 있는 상품을 사용하였다.
그 다음으로, 표면측용 및 이면측용으로 준비한 정해진 패턴이 형성된 유리 마스크를 사용하여 노광·현상을 실시하고, 도 2의 (A)에 나타낸 바와 같이, 금속판(10)의 양면에 레지스트 마스크(40, 41)를 형성하였다.
에칭 공정에서는, 도 2의 (B)에 나타낸 바와 같이, 이면측에만 에칭 가공을 실시함으로써 금속판(10)에 오목부(12)를 형성하였다. 에칭 가공은 구리재를 용해하는 에칭액을 이면측에 분사하여 처리하였다. 또한, 오목부(12)의 깊이는, 다음으로 형성할 도금층(20)의 두께보다 약 2㎛정도 큰 값이 되도록 설정하였다.
도금 공정에서는, 도 2의 (C)에 나타낸 바와 같이, 금속판(10)의 이면측 및 표면측에 니켈 도금, 팔라듐 도금, 및 금 도금을 순차적으로 실시하여 적층 금속층이 되는 도금층(20, 21)을 2.15㎛의 총 두께로 형성하였다. 이 단계에서 이면측의 도금층(20)은 금속판(10)의 오목부(12)의 내부로, 오목부(12)의 저면을 덮도록 형성된다.
레지스트 마스크 제거 공정에서는, 도 2의 (D)에 나타낸 바와 같이, 드라이필름 레지스트의 레지스트 마스크(40, 41)를 박리제거하였다.
제2 레지스트 마스크 형성 공정에서는, 먼저, 금속판(10)의 양면에 드라이필름 레지스트를 다시 라미네이트하였다. 그리고, 표면측에 대하여는, 유리 마스크를 사용하여 노광을 실시하고 현상을 거쳐, 도 2의 (E)에 나타낸 바와 같이, 도금층(21)의 영역보다 약간 큰, 도금층(21)을 덮는 레지스트 마스크(43)를 형성하였다. 이면측에 대하여는 전면을 덮는 레지스트 마스크(42)를 형성하였다.
하프 에칭 공정에서는, 도 2의 (F)에 나타낸 바와 같이, 하프 에칭 가공을 실시하고, 금속판(10)의 표면측의 표면(13)으로부터 깊이 약 85㎛의 깊게 패인 부분을 형성하였다. 하프 에칭된 부분은 반도체 소자 탑재영역(14)이 된다.
제2 레지스트 마스크 제거 공정에서는, 도 2의 (G)에 나타낸 바와 같이, 이면측 및 표면측의 레지스트(42, 43)가 박리 제거되었다. 이러한 공정에 의해 본실시예에 관련된 반도체 소자 탑재용 기판(10)이 완성되었다.
이렇게 얻어진 반도체 소자 탑재용 기판(30)에 종래와 같은 공정으로 반도체 소자(50)을 탑재하고, 와이어(60)에 의한 본딩을 실시하고, 반도체 소자(50)의 전극(51)과 단자 영역(13a)상에 형성된 도금층(21)을 접속한다. 그 후, 밀봉 수지(70)를 사용하여 수지 밀봉을 실시함으로써 제조공정을 종료하고, 도 1에 나타낸 상태로 하였다. 그리고, 금속판(10)의 이면측의 도금층(20)이 손상되었는지를 관찰하였는데 전혀 손상되지 않았다.
이와 같이, 본실시예에 관련된 반도체 소자 탑재용 기판(30) 및 그 제조 방법에 의하면, 후공정에서 반도체 장치로 한 경우에도, 금속판(10)의 이면측에 형성된 도금층(20)이 손상되지 않고 도금층(20)을 보호할 수 있는 구성이라는 것이 확인되었다.
지금까지 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명은 상술한 실시예로 한정되는 것은 아니며, 본 발명의 범위를 벗어나지 않으면서 상술한 실시예에 대한 여러 가지의 변형 및 치환을 더할 수 있다.
본원은 2010년 3월 9일에 출원한 일본 특허 출원 제2010－052273호에 근거하여 우선권을 주장하는 것이며, 상기 일본 특허 출원의 모든 내용을 본원에 참조로서 원용한다.
(산업상이용가능성)
본 발명은 반도체 패키지 등의 반도체 장치에 사용되는 리드 프레임 등의 반도체 소자 탑재용 기판에 사용할 수 있다.
10 : 금속판 11, 13 : 표면
11a :평탄부 12 : 오목부
13a : 단자 영역 14 : 반도체 소자 탑재영역
15 : 단자부 16 : 반도체 소자 탑재부
20 : 도금층(보호 도금층) 21 : 도금층
30 : 반도체 소자 탑재용 기판 40,41,42,43 : 레지스트 마스크
50 : 반도체 소자 51 : 반도체 소자의 전극
52 : 반도체 소자의 하면 53 : 반도체 소자의 전극형성면
60 : 와이어 70 : 밀봉수지

Claims (9)

  1. 금속판의 양면에 정해진 형상의 도금층이 형성된 반도체 소자 탑재용 기판으로서,
    상기 도금층은 상기 금속판의 표면에 형성된 오목부 내에 상기 오목부의 깊이보다 얇은 두께로 형성된 보호 도금층을 포함하는 것을 특징으로 하는 반도체 소자 탑재용 기판.
  2. 제1항에 있어서, 상기 보호 도금층은 상기 금속판의 한쪽 면에 형성되고,
    다른쪽 면은 상기 금속판이 가공되지 않은 부분에 상기 도금층이 형성된 것을 특징으로 하는 반도체 소자 탑재용 기판.
  3. 제2항에 있어서, 상기 다른쪽 면은 반도체 소자가 탑재되는 면이며,
    상기 한쪽 면은 이면인 것을 특징으로 하는 반도체 소자 탑재용 기판.
  4. 금속판의 양면에 정해진 형상의 도금층이 형성된 반도체 소자 탑재용 기판의 제조 방법으로서,
    상기 금속판의 양면에 정해진 형상의 도금층을 형성하기 위한 레지스트 마스크를 형성하는 레지스트 마스크 형성 공정과,
    상기 금속판의 한쪽 면에 에칭 가공에 의해 상기 금속판의 상기 레지스트 마스크로부터 노출되어 있는 부분에 오목부를 형성하는 에칭 공정과,
    상기 오목부내에 상기 오목부의 깊이보다 얇은 두께로 도금층을 형성하는 제1 도금 공정과,
    상기 금속판의 다른쪽 면에 도금층을 형성하는 제2 도금 공정을 포함하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  5. 제4항에 있어서, 상기 레지스트 마스크는 상기 에칭 공정 및 상기 도금 공정의 양쪽에 사용되는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  6. 제5항에 있어서, 상기 에칭 공정은 반도체 소자가 탑재되지 않는 이면에 대하여 실시되는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  7. 제6항에 있어서, 상기 제1 도금 공정 및 상기 제2 도금 공정은 동시에 실시되는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  8. 제7항에 있어서, 상기 제1 도금 공정 및 상기 제2 도금 공정의 후, 상기 레지스트 마스크를 제거하는 레지스트 마스크 제거 공정과,
    반도체 소자가 탑재되는 표면측의 도금층을 덮는 레지스트 마스크와, 상기 이면 전체를 덮는 레지스트 마스크를 형성하는 제2 레지스트 마스크 형성 공정과,
    상기 표면측을 하프 에칭 가공하는 하프 에칭 공정을 더 포함하는 것을 특징으로 하는 반도체 소자 탑재용 기판의 제조 방법.
  9. 제8항에 있어서, 상기 표면측의 도금층을 덮는 상기 레지스트 마스크는 상기 도금층보다 넓은 영역을 덮도록 형성하는 것을 특징으로 하는 기재된 반도체 소자 탑재용 기판의 제조 방법.
KR1020110019018A 2010-03-09 2011-03-03 반도체 소자 탑재용 기판 및 그 제조 방법 KR101307030B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-052273 2010-03-09
JP2010052273A JP5578704B2 (ja) 2010-03-09 2010-03-09 半導体素子搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20110102181A true KR20110102181A (ko) 2011-09-16
KR101307030B1 KR101307030B1 (ko) 2013-09-11

Family

ID=44602584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019018A KR101307030B1 (ko) 2010-03-09 2011-03-03 반도체 소자 탑재용 기판 및 그 제조 방법

Country Status (4)

Country Link
JP (1) JP5578704B2 (ko)
KR (1) KR101307030B1 (ko)
CN (1) CN102194763B (ko)
TW (1) TWI500122B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485937A (zh) * 2010-12-03 2012-06-06 财团法人工业技术研究院 薄膜图案的沉积装置与方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114985A1 (ja) * 2012-02-01 2013-08-08 株式会社パイオラックスメディカルデバイス ガイドワイヤ
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2014027266A (ja) * 2012-06-20 2014-02-06 Asahi Kasei Electronics Co Ltd 半導体パッケージおよびその製造方法
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP6539928B2 (ja) * 2015-12-14 2019-07-10 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6792106B2 (ja) * 2017-03-30 2020-11-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7408886B2 (ja) * 2020-03-31 2024-01-09 長華科技股▲ふん▼有限公司 半導体素子搭載用基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286260A (ja) * 1986-06-04 1987-12-12 Oki Electric Ind Co Ltd 半導体装置の基板接続構造
JPH10242367A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd 半導体装置およびその製造方法
JP4030200B2 (ja) * 1998-09-17 2008-01-09 株式会社ルネサステクノロジ 半導体パッケージおよびその製造方法
JP3569642B2 (ja) * 1999-03-10 2004-09-22 新光電気工業株式会社 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP3621869B2 (ja) * 2000-06-15 2005-02-16 新光電気工業株式会社 半導体装置及びその製造方法
KR101095527B1 (ko) * 2009-11-04 2011-12-19 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485937A (zh) * 2010-12-03 2012-06-06 财团法人工业技术研究院 薄膜图案的沉积装置与方法
CN102485937B (zh) * 2010-12-03 2014-05-28 财团法人工业技术研究院 薄膜图案的沉积装置与方法

Also Published As

Publication number Publication date
JP2011187742A (ja) 2011-09-22
KR101307030B1 (ko) 2013-09-11
TWI500122B (zh) 2015-09-11
TW201145476A (en) 2011-12-16
JP5578704B2 (ja) 2014-08-27
CN102194763A (zh) 2011-09-21
CN102194763B (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
KR101307030B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
US10431560B2 (en) Molded semiconductor package having an optical inspection feature
KR20130097473A (ko) 경연성 인쇄회로기판 제조 방법
US9679835B2 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
TWI469291B (zh) Semiconductor substrate mounting substrate and manufacturing method thereof
CN109390237A (zh) 侧面可焊接无引线封装
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2018166182A (ja) 半導体装置用リードフレームとその製造方法
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
JP5991712B2 (ja) 半導体素子搭載用基板及びその製造方法
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
JP6481895B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
KR101314712B1 (ko) 비아층을 구비하는 인쇄회로기판 및 이의 제조 방법
JP6493312B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR20060128559A (ko) 은 하지도금을 이용한 휘스커 방지용 표면처리방법
JP6094290B2 (ja) 半導体装置及びその製造方法
KR101795054B1 (ko) 칩 패키지 부재 및 그 제조 방법
KR20240124084A (ko) 리드 프레임 스트립, 반도체 패키지 기판 및 이의 제조방법, 반도체 패키지
KR101994720B1 (ko) 반도체 내장기판 및 그 제조 방법
JP2009224711A (ja) 半導体装置及び半導体装置の製造方法
JP2011100899A (ja) リードフレーム及び半導体装置の中間製品
JP2008306085A (ja) 半導体装置の製造方法とその製造に用いる半導体装置製造用基板
JP2006286847A (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee