TWI277188B - Semiconductor package, its manufacturing process and semiconductor device - Google Patents
Semiconductor package, its manufacturing process and semiconductor device Download PDFInfo
- Publication number
- TWI277188B TWI277188B TW094124368A TW94124368A TWI277188B TW I277188 B TWI277188 B TW I277188B TW 094124368 A TW094124368 A TW 094124368A TW 94124368 A TW94124368 A TW 94124368A TW I277188 B TWI277188 B TW I277188B
- Authority
- TW
- Taiwan
- Prior art keywords
- sealing body
- wires
- wire
- sealing
- lower portion
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000004080 punching Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 claims description 179
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000465 moulding Methods 0.000 abstract description 17
- 239000011347 resin Substances 0.000 description 33
- 229920005989 resin Polymers 0.000 description 33
- 238000005520 cutting process Methods 0.000 description 25
- 238000005452 bending Methods 0.000 description 18
- 239000002184 metal Substances 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 208000020442 loss of weight Diseases 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
1277188 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種安裝有LSI晶片、固體攝像元件、受 發光元件等且由樹脂或陶瓷構成之半導體封裝體、其製造 方法及半導體裝置。 【先前技術】
以往’半導體封裝體之鑄模步驟係藉由下述處理實行: 於鄰接於模腔之區域内,將包含導線及連接各導線間之連 接桿等之導線架夾於金屬模具之下模與上模之間,於模腔 内鑄模樹脂或陶瓷。 此日T ’如專利文獻1之圖3、圖4所示,於連接桿與密封 體之間殘留有樹脂等。其原因在於:於鑄模步驟中,為使 連接桿僅位於距模腔特定距離之外側,將樹脂等注入由金 屬模具之上模與下模及連接桿所形成之空間内。並且,眾 所周知有下述情形:鑄模步驟結束後,為切斷各導線間之 *、連接切斷連接各導線之連接桿,但由於殘留樹脂 (或陶变)對導線之黏著力較弱,&而引起易於脫落等各種 不良現象。 此例如於專利文獻1中,如相同公報之圖2所示,藉 由使用設置有彈性體之樹脂雕刻模切斷連接桿,從而可同曰 時去除殘留樹脂與連接桿。 入,專利文獻2之圖!所示之方法中,藉由將支撐道 干^密封體間之導線部分的沖模部分側緣置於較導線側 罪内侧之部位,切斷連接桿,從而設為殘留—部分殘 103137.doc 1277188 . · 樹脂之狀態後,藉由彈性體等去除剩餘殘留樹脂。 [專利文獻1]特開平7-1 93095號公報 [專利文獻2]特開平2003-17643號公報 [發明所欲解決之問題] 然而,在半導體封裝體中,存有下述半導體封裝體:具 有所謂突伸構造,即密封體之導線之上方部分大於低於密 封體之導線之下方部分。 ^ 圖13係表示具傷含有習知突伸構造之半導體封裝體之光 學裝置之構造的剖面圖。然而,圖13之左端表示通過導線 間之樹脂部分的剖面構造,圖13之右端表示通過導線之剖 面構造。 如圖13所示,光學裝置具備有··固體攝像元件、受發光 元件、LSI等光學晶片ιοί ;用以收發光學晶片ι〇1與外部 機1§間之信號的導線102 ;連接半導體晶片} 〇丨與導線! 〇2 之金屬細線107 ;密封導線1〇2之矩形狀密封體1〇3 ;以及 女裳於欲封體之上面的玻璃窗、全像片及陶究:g等蓋 部件105。並且,密封體103中位於導線1〇2之周圍的部分 可劃分為位於導線1〇2之上面侧之密封體上部1〇3&,位於 導線102之下面側之密封體下部i〇3b以及被密封體下部 l〇3b及密封體上部l〇3a夾住而填充導線間之縫隙的導線侧 面區域103c。然而,於密封體上部i〇3a、密封體下部1〇% 及導線側面區域103c之間並無清晰界線,密封體1〇3係由 鑄模時所流入之樹脂一體形成。 又’於密封體上部103a之上面安裝有蓋部件1〇5,於密 103137.doc 1277188 封體下部103b之中央部安裝有光學晶片1 〇 1。即,構造為 如下:於由密封體上部l〇3a、密封體下部103b、導線側面 區域103 c及玻璃窗1〇5所包圍之内部空間1〇6内,配置有光 學晶片101 。 此處’於圖13之左端所示之外部導線i〇2b之區域Rd係表 示去除連接桿之部分。又,雖然圖13中未圖示,但鑄模步 驟結束後’尚存有作為導線側面區域丨〇3〇之一部分且較密 封體上部103a更向外側突出之部分(殘留樹脂)。並且,當 切斷連接桿(部分穿孔步驟)時,可同時去除鑄模步驟結束 後存在的導線側面區域l〇3c中,較密封體上部1〇3&之突伸 部更向侧面突出之區域與連接桿。 102後,經由於密封體下部1〇31^安裝光學 接以及安裝玻璃窗1 〇5等步驟,但實施J 自前端區域103c脫落之碎屬進入封裝體 引起光學裝置運行不良的不良情況。 然而,由於導線侧面區域103c中位於密封體上部1〇“之 下方的前端區域Rb未被去除而殘留,因此當彎曲導線 時,存有使該前端區域Rb脫落之可能性。並且,彎曲導線 晶片101、引線焊
本發明之目的在於提供_ 種半導體封裝體 、其製造方法 103137.doc 1277188 · * 及半導體裝置,該半導體封裝體可抑制突伸型半導體封裝 體中之連接桿内侧之模具材料之脫落,並且可信度較高。 【發明内容】 本發明之第一半導體封裝體,其特徵在於:將密封體中 之導線周圍區域劃分為位於導線下面側之密封體下部,位 於導線上面側且一部分自密封體下部突伸之密封體上部, 乂及填充導線間空隙之導線侧面區域;使導線側面區域之 外側面朝向下方傾斜於内側,將自導線側面區域之密封體 下。P犬出之則端區域寬度設為密封體上部突伸量之〜 範圍内。 藉此,§考曲外部導線時,成為於導線側面區域中彎曲 外部導線之區域内基本上不存有密封體之構造,故而可抑 制碎屑之產生提高可靠性。
本發明之第二半導體封裝體,其特徵在於:將密封體中 v線周圍區域劃分為位於導線下面側之密封體下部,位 於導線上面侧且一部分自密封體下部突伸之密封體上部, 以及填充導線間空隙之導線側面區域;使導線側面區域之 外側面朝向下方傾斜於内側,從而使自導線側面區域之密 封體下部突出之前端區域不會接觸f曲外部導線之區域。 猎此’亦可獲得與第—半導體封裝體相同之作用效果。 本發明之第一或第二半導體 # %體凌置,其於包含半導體晶片 與儲存半導體晶片之半導妒 牛蛤體封4體的半導體裝置中,將半 ¥體封裝體之構造設為上述 扎弟或弟二半導體封裝體之構 造° 103137.doc 1277188 * *本發明之半導體封裝體之製造方法,其特徵在於:藉由 鑄模步驟,形成導線周圍區域劃分為位於導線下面側之密 封體下部、位於導線上面側且一部分自密封體下部突伸之 • _上部以及填充導線間空隙之導線側面區域的密封體 後’使用刃口寬度小於密封體上部之突伸量的托架穿孔導 、,線側面區域’藉此將自導線側面區域之密封體下部突出之 前端區域寬度設為密封體上部之突伸量之1/5〜仍範圍内。 #造精由該方法’可獲得上述第一或第二半導體封裝體之構 穿孔時,使用密封體之導線側面區域之刃口角度 二。〜no。範圍内之穿孔機’藉此可減輕施加於托架:載 荷,防止托架之破損等〇 牙孔時,使用刃口之平面形狀與㈣體之導線側面區域 接觸之部分突出至連接桿-側之齒狀托架,藉此可確保 乾架之強度,防止托架破損。 • 本發明之第二半㈣封裝體之製造方法,其特徵在於: 使用叹置有包含與連接桿接觸之外側面與朝向上方傾斜於 外側之内側面之凸部的下模,以及與下模之間爽有導線架 之上核,藉由含有上述下模與上模之模具材料,於較上述 連接桿更靠近前端側,至少鑄模上述複數個導線之 基端間之各部分。 〃 藉由該方法’可獲得上述第一或第二半導體封裝 造。 [發明之效果] 103137.doc 1277188 · 藉由本發明之半導體本 ^ 粒封政體、其製造方法及半導體裝 置’可獲得一種由於桓呈士士泣、| 模具材枓之碎屑引起不良之情況較少 且可靠性較高的半導體封奘 守蔽釕滅體或半導體裝置。 【實施方式】 (第一實施形態) 圖係表不本發明之第一實施形態之半導體裝置1之構 的剖面圖。然而,之左端表示通過導線間之樹脂部分
的d面構k ’ SI 1之;^端表示通過導線之剖面構造。如同 圖所不’帛導體裝置1包含固體攝像元件、受發光元件、 LS!等半導體晶片Π,用以收發半導體晶片u與外部機器 間之信號的導線12,作為連接半導體晶片u與導線12之電 性連接部件的金屬細線17,密封導線12之矩形狀密封體 13以及安裝於密封體13之上面的玻璃窗、全像片、陶瓷 盍等蓋部件15。並且,密封體13中位於導線12周圍之部分 (具體而言,兩個邊區域),其可劃分為位於導線Μ之上面 側的密封體上部l3a,位於導線12之下面侧的密封體下部 13b,以及夾於密封體下部13b與密封體上部Ua之間、填 充導線間空隙的導線側面區域13c。然而,於密封體上部 13a、密封體下部13b及導線側面區域13c之間並無清晰界 線’後、封體13係由鑄模時所流入之樹脂一體形成。又,、 於 未形成有導線12之周圍並未存有導線側面區域,從而無# 劃分為密封體上部與密封體下部。 又’於密封體上部13a之上面安裝有蓋部件15,於资封 體下部13b之中央部安裝有半導體晶片11。即,成為如下 103137.doc -10- 1277188 構造.於由密封體上部13a、密封體下部13b及蓋部件15包 圍之内部空間1 6内,配置有半導體晶片丨j。 又,將導線12中藉由密封體13密封之部分以及内部空間 16内曝露之部分稱為内部導線12a,將導線12中較密封體 13更向外側突出之部分稱為外部導線12 b。 於本κ施形您中,由導線12、密封體上部i3a、密封體 下部13b及導線側面區域13c構成半導體封裝體2,於該半 導體封裝體2安裝半導體晶片u、金屬細線17及蓋部件 • 15,藉此構成半導體裝置1σ 此處,圖1之左端所示之外部導線12b之區域Rd,其表示 去除連接桿之部分。又,雖然^中未表示,但禱模步驟 結束後,還存有導線側面區域13c之一部分、即較密封體 上部13 a更向外侧突出之部分。 並且,於本實施形態中,與先前之封裝體不同地,切斷 (部为牙孔步驟)連接桿時,不僅去除鑄模步驟結束後存在 φ 之導線側面區域13〇中,較密封體上部13a之突伸部更向側 面突出之區域,並且亦同時去除位於密封體上部13&之突 伸部之垂直下方之部分的一部分與連接桿,其結果,導線 側面區域13c之前端區域以之側面成為如朝向下方進入内 側般大幅度傾斜之傾斜面Fal。 其次,就利用本發明之實施形態之樹脂模具的半導體封 裝體之製造步驟,加以說明。 圖2(a)、(b)係表示鑄模步驟結束時刻之半導體封裝體之 構造的立體圖及剖面圖。圖2(b)之左端表示不通過導線之 103137.doc 1277188 剖面’圖2⑷之右端表示通過導線之剖面。再者,圖2⑷ 與圖2(b)之比例並未相同。如圖2⑷、(b)所示,導線㈣ 被密封於含有鑄模樹脂之密封體上部13a與密封體下部13b 之間。然❿’如上所述’於密封體上部13&與密封體下部 13b之間並無清晰界線,密封體13係由鑄模時所流入之樹 脂一體形成。 於導線架2〇中,將較連接桿1更靠内側之導線稱為内 部導線2〇a,將較連接桿2〇c更靠外侧 < 導線稱為外部導線 20b。並且,於内部導線2〇a中自密封體下部向側面突 出之部分與連接桿2Ge之間,存有密封體Μ之導線側面區 域13c。於導線架20中’大量設置有多數個密封體形成區 域。又,於密封體下部13b之内側,曝露有内部導線2〇a之 端部上面,於該曝露部分實施引線焊接。 以下,自圖2所示之構造體穿孔連接桿導線側面 區域He之一部分(部分穿孔步驟)。於該步驟中,使用圖 l〇(b)、(c)所示之托架3〇、穿孔機31以及沖模32。 之後’實施引線焊接或安裝引線焊接與蓋部件後,自導 線架本體割斷外部導線之前端,並且沿著未設置有導線之 密封體側面切料線架,藉此自導線㈣斷各個半導體封 裝體(最終穿孔步驟)。 圖3(a)、(b)係部分穿孔步驟中形成之各個半導體封裝體 的立體圖及剖面圖。圖3⑻之左端表示不通過導線:剖 面’圖3(b)之右端表示通過導線之剖面。再者,圖3⑷與 圖3(b)之比例並不相同。於部分穿孔步驟中,同時去除連 103137.doc -12- 1277188 接桿20c與導線側面區域⑸’使各導線分離獨立。 於各半導體封裝體中,將導線12中填充於密封㈣之部 分以及較密封體13更靠内侧之部分稱為内部導線^,將 自密封體13向外側突出之部分稱為外部導線…。即,由 於連接桿消失,因此㈣導線12a與外部導線m之界線與 導線架之界線有所不同。又,如下所述,於穿孔機之刃口 與托架之刀口之間斜向剪切圖2⑷、⑻所示之密封體下部 之導線側面區域13c,藉此去除導線側面區域丨孔中較 密封體上部13 a更向外侧突出之部》與位於密封體上部i 3 & 之突伸部之垂直下方之部分的一部分。故而,夹於外部導 線m間之密封體下部13b之前端區域Ra之側面,其成為朝 向下方傾斜於内側之傾斜面Fal。 之後,外部導線12b向下方彎曲,從而加工為可安裝於 半導體封裝體2之母基板之形狀(導線彎曲步驟)。 圖4係表示僅取出導線彎曲步驟結束時刻之半導體封裝 φ體的剖面圖。圖4之左端表示不通過導線之剖面,圖4之右 端表示通過導線之剖面。 此時,如下所述,於本實施形態中,藉由調整托架寬 度,從而於外部導線12b之間斜向剪切作為導線側面區域 之一部分的密封體下部13b之前端區域Ra,於外部導線nb 彎曲之部分侧面基本上未存有導線側面區域,故而可抑制 導線彎曲步驟中導線侧面區域之碎屑之產生,可防止碎屑 引起之半導體裝置之可靠性之不良。例如,可防止由於碎 屑附著於固體攝像兀件之受光面所引起之圖像信號之局部 103137.doc 13 1277188 缺漏,或者由於碎屬附著於發光元件之發光面或反射鏡面 所引起之至記錄面之入射信號之缺漏等。又,可防止下述 情形·由於附著於用於製造步驟之機器類,導致碎屑附著 於其他半導體封裝體之各部。 於本實施形態之步驟中,實施導線彎曲步驟之前,將固 體攝像元件、受發光元件、LSI等半導體晶片“設置於密 封體下部13b之凹部底面,藉由金屬細線17連接半導體晶 馨片11之一部分(電極墊)與内部導線12a(引線焊接步驟)。之 2 ’實施上述導線彎曲步驟後,藉由黏接劑將蓋部件15固 定於密封體上部13a之上面,藉此形成有圖丨所示之半導體 裝置。 然而,亦可於將半導體晶片u安裝於密封體下部i3b之 前,實施導線彎曲步驟從而形成圖4所示之半導體封裝 體。 ’ 又,有時安裝蓋部件1 5後,實施導線彎曲步驟。即使於 _该情形時,當碎屑飛濺至用於製造步驟之機器類時,於其 它半導體封裝體中安裝蓋部件之前已侵入有碎屑,故而亦 可藉由適用本發明提高可靠性。 -比較先前之部分穿孔與本實施形態之部分穿孔_ 圖5(a) (b)係刀別依次表示用於先前之部分穿孔步驟的 托架以及穿孔機之構造,用於本實施形態之部分穿孔步驟 的托架以及穿孔機之構造的部分剖面圖。 如圖5⑷所示,用於先前之部分穿孔步驟之托架13〇,其 包含通常之穿孔步驟中必需之對穿孔機131之間隙,而於 103137.doc -14- 1277188 距密封體上部103a之側面較近位置具有外側面,距密封體 下部103b之側面較近位置具有内側面(省略沖模之表示)。 故而,托架130之上面寬度Wb具有與密封體上部1〇3a之突 伸量近似之數值。於使用如此之托架130與穿孔機Η〗之部 分穿孔步驟中’導線側面區域103c之剪切面基本上沿著垂 直方向形成,故而導線側面區域1 〇3c中去除之部分美本上
僅是較密封體上部103a更向外側突出之部分。其結果,密 封體下部103b中位於密封體上部i〇3a之突伸部之垂直下方 的前端區域Rb,其基本上直接殘留。 對此,如圖5(b)所示,用於本實施形態之托架3〇,其於 自密封體上部13a之側面儘量後退之部位具有外側面,於 密封體下部13b之侧面具有大致相近之内側面。故而,托 架30之上面寬度Wa具有大幅度小於密封體上部i3a之突伸 量之數值。於使用如此之托架30、穿孔機3 1及沖模32之部 分穿孔步驟中’於密封體上部13 a之外側面之下端部與穿 孔機3 1之刃口之間,傾斜方向形成有導線側面區域1心之 剪切面’故而導線側面區域13 c中位於密封體上部1 3 a之突 伸部之垂直下方的前端區域Ra含有朝向下方傾斜於内側之 傾斜面F a 1。 如圖5(b)所示,於本實施形態中,使用前端面自垂直於 側面之方向傾斜且樹脂側刃口角度α大於9〇。之穿孔機3 1, 但為發揮本發明之基本效果,穿孔機之樹脂側刃口角度亦 可為90。。然而,藉由使用樹脂側刃口角度α大於9〇。之穿 孔機31,從而切斷連接桿2(^或導線側面區域13c時,可同 103137.doc -15- 1277188 時減輕所施加之載荷。 圖6⑷至⑷分職次係用於先前之製造步驟之半導體封 裝體的部分剖面圖,導線弯曲前之部分背視圖,導線f曲 後之部分立體圖,導線彎曲後 号便之口P分月視圖;圖6(e)至(h) 分別依次係用於本實施开4能夕制 頁她开y態之製造步驟之半導體封裝體的 部分剖面圖,導線彎曲前夕邱八北 $曲刖之邛分背視圖,導線彎曲後之部 分立體圖,導線彎曲後之部分背視圖。 當比較圖6⑷、(b)所示之用於先前之製造步驟之前端區 域Rb之下面Fb寬度與圖6(e)'(f)所示之用於本實施形態之 製造步驟之前端區域Ra之下面Fa2寬度時,可瞭解 Fa2 Fb如圖6(c)、⑷所示’於先前之製造步驟中,於導 線彎曲步驟中前端區域灿之一部分被遭到破壞,表示有碎 屑以及遭到破壞所產生之傾斜面Cb。相對於此,如圖 6(g)、(h)所示,於本實施形態之製造步驟中,即使經由導 線彎曲步驟後前端區域Ra亦未遭到破壞,傾斜面Fal、下 面Fa2依然是部分穿孔步驟中形成之剪切面。 -前端區域Ra之下面Fa2之寬度B的適當範圍_ 圖7係用以說明前端區域Ra之下面Fa2之寬度3之適當範 圍的部分剖面圖。以下,就圖5(b)所示之前端區域以之下 面Fa2之寬度B的適當範圍,參考圖7加以說明。 為防止導線彎曲步驟中產生樹脂等碎屑,較好的是使前 端區域Ra之下面Fa2之前端位於較外部導線i2b之彎曲開始 部更靠内側之位置。為將通常之彈性後效設為最小限,通 常將外部導線12b之内側之曲率半徑r設為〇.1 mm至0.3 103137.doc -16- 1277188 * mm。又’由於外部導線12b之厚度,當以小曲率半徑勉強 曾曲時’於外部導線12b之外側表面附近層中產生裂痕。 防止該情形產生,並且計算用以使導線彎曲步驟中不會產 生碎屑的下面Fa2之寬度B之尺寸。 首先’作為前提條件,假設 大伸 ΐ A : 0.4 mm 導線厚度·· 0.15 mm至0.25 mm 内側之曲率半徑R : 〇 · 1 mm至0 · 3 mm 以該前提為基礎,計算寬度B之適當範圍。 1) 以曲率半徑R : 0.1 mm 導線厚度:0.15 mm 計算前端區域Ra之下面Fa2之寬度B的最長值。 設計上,下面Fa2之彎曲開始位置,其僅以 2πΚ·(1/8)= 0.0785 mm 自突伸位置進入内側,故而下面F a2之寬度B成為 Β= 0·4_〇·〇785 = 0.3215 mm。 2) 當以曲率半徑R: 0.3 mm 導線厚度:0.25 mm 什鼻如端區域Ra之下面Fa2之寬度B之最短值時, 、J 卜面
Fa2之彎曲開始位置僅以 2πΓΙ·(1/8)= 0.2355 mm 自突伸位置進入内側。藉此,下面Fa2之寬度b成為 Β= 0·4-0·2355 = 〇·1645 mm 0 當該數值中加進〇 · 〇 5 mm之模具偏移量(步驟上之不约 103137.doc 17 1277188 性)時,B之最短值成為0.1145 mm ° 自上述計异’對於突伸量A前端區域Ra之下面Fa2之寬 度B最大為80%,最小為28%。即,寬度B之適當範圍為 B=(1/5)A 至(4/5)A。 -對於托架刃口破損之防止對策- 如上所述,於鈿端區域Ra之下面Fa2之寬度b之最短值為 0.1145 mm之情形時,必須將圖5(b)所示之托架3〇之刃口寬 • 度設為約0.1 mm。然而,當將托架3〇之刃口寬度B削薄至 〇·1 mm之厚度時,存有托架3〇之刃口之機械強度降低而於 部分穿孔步驟中遭到破損之可能性。當然,亦可藉由降低 切斷速度或減少一次穿孔之連接桿與導線侧面區域之個 數,從而減輕部分穿孔步驟中施加於刃口之載荷,但於該 情形時,製造效率不良,進而降低製造成本。 至於用以維持高製造效率且防止托架3〇之刃口遭到破損 的對策,存有如下方法:藉由調整穿孔機之樹脂側刃口角 • 度減輕切斷時之載荷,與藉由調整托架之刃口面之平面形 狀強化刃口強度。 1 ·穿孔機之樹脂側刃口角度 於將穿孔機3 1之樹脂側刃口角度設為接近9〇。之情形 時’因同時將載荷施加於穿孔機31之前端面整體,故而切 斷載荷較大,當對於托架3〇施加藉由大切斷載荷之脊曲矩 時,存有導致托架30破損之可能性。 對此’於使用本實施形態之製造方法之情形時,因將穿 孔㈣之樹脂侧刃口角度崎為大於9〇。,而使穿孔機31之 103137.doc -18-
又,步驟上,即使將穿孔機31之位置偏離〇1 mm左右而 於穿孔機31與密封體上部13a之間多少產生空隙時,亦可 1277188 刃口自外側侵入導線架慢慢切斷,藉此可瞬間減少穿孔機 3 1與導線架之接觸面積,故而可大幅度降低切斷載荷。 圖8係表示對於穿孔機之樹脂側刃口角度之切斷載荷之 變化的圖。如同圖所示,於穿孔機之樹脂側刀口角度為 9 5。以上範圍之情形時,可降低載荷。雖然同圖中未表 示’但可確認95。至120。範圍内時,可降低切斷載荷之效 果。進而,考慮到量產方面,於樹脂側刃口角度為95。至 102°範圍之情形時,可獲得良率特別高之更好結果。 於穿孔機31之刃口最初接觸連接桿2〇c之時刻,藉由如圖 5(b)所示之連接桿2〇c與導線側面區域丨虹向下彎曲之作 用,於密封體上部l3a之外侧面之下端部與托架3〇之刃口 之間形成剪切面。故而’可確實防止產生隨後成為碎屑之 剪:殘餘部分。如本實施形態所示,具有如下優點:即使 托架30之37 口與穿孔機31之刃口間之間隔較大之情形時, 亦I於兩個刀π間形成切斷時較為穩定之剪切面。 嫂:ί ’藉由如此減輕一半切斷载荷,亦可使托架3〇之前 ^力寬度%與先前之托㈣之前端部寬請減少-半。 托架刃口之平面形狀 形系用以說明托架刀口之平面形狀與導線架之 日’之關係的穷封辦、、、由 之平面圖。* /、及托术之部分剖面以及托架 其於與導線架之内部導 如圖9(b)所示 托架30之刃口 103137.doc -19- 1277188 線2〇a接觸之區域成為凸部3Qa,於與導線側面區域⑸接 觸之區域成為凹部鳩。即,托架3〇之刃口具有齒狀之平 面形狀。並且,凹部30b之刃口寬度為〇1咖左右,凸部 30a之刀口寬度為〇·2 mm以上。再者,托架%之&部施之 外側面與第32之外側面接觸。 藉由如此之構造,即使藉由連接桿導線側面區域 13c將彎曲矩作用於托㈣之刀口,亦可維持托架3〇對於 f曲矩之高強度。故而,將圖5⑷所示之刀口寬度(凹 部30b之刀口寬度)設為〇1 mm,實施用以防止產生碎屑之
可防止部分穿孔 部分穿孔步驟,並且確保托架3〇之強度 步驟中托架30遭到破損。 又’藉由使用可實施量產化之形狀,從而可使用财損耗 性較好之超硬合金材料構成托架3G。gp,超硬合金材料較 硬且耐損耗性較好’相反其具有脆弱易於出現缺口之性 質,從而適用於施加機械性载荷之部分時必須達到某程度 之厚度。故而’藉由設為圖9⑻所示之構造,提高耐損耗 性’故而可延長初期切斷尺寸之經時變化之敎與部件之 使用壽命。 -其它特徵部分- 圖l〇(a)、(b)係表示用於先前之部分穿孔㈣之托架及 沖模與密封體之位置關係的平面圖,以及表示導線側面區 域落下時之狀態的Xb_Xb線中之剖面圖。® H)⑷、⑷係表 示用於本實施形態之部分穿孔步驟之托架及沖模與密封體 之位置關係的平面圖’以及表示導線側面區域落下時之狀 103137.doc -20- 1277188 · ‘ * , 態的Xd-Xd線中之剖面圖。 如圖10(a)、(b)所#,支撐先前使用之沖模132之外部導 線120b或連接桿心之刃口部分之間隔約為⑽_,對 此穿孔機131之寬度為〇·67 mm,故而於如此之沖模η]之 構造之情形時,存有導線側面區域103c於沖模132之間易 於堵塞’無法順利自然落下之可能性。 對此,如圖10(c)所示,於導線側面區域Uc之下方,本 實施形態之沖模32之寬度自請mm降低至⑽咖。於本 矚實施形態之沖模32中,支樓沖模32之外部導線爲或連接 桿20c之刃口部分之間隔,其最寬部位約為〇73爪阳,穿孔 機31之寬度為0.69 mm。故而,如圖10(d)所示,於本實施 形態之沖模32之構造之情形時,基本上導線側面區域 不會於沖模32之間堵塞,可順利自然落下。 又,可抑制導線側面區域13c落下之部分側面中產生樹 脂等碎屑。 ^ (第二實施形態) 於本實施形態中,就鑄模時金屬模具之構造所引起之碎 屑的防止對策加以說明,並非說明去除部分穿孔步驟中之 導線側面區域所引起之碎屑的防止對策。 圖11 (a)、(b)係僅取出表示第二實施形態之金屬模具之 下模之模腔附近之構造的立體圖及平面圖。 如圖11(a)、(b)所示,於金屬模具之下模5〇之模腔55之 側面’设置有用以填充導線架之被内部導線及連接桿所包 圍之區域的連接方塊51。並且,該連接方塊51之内側面 103137.doc 1277188 5 la ’其傾斜於第一實施形態中說明之密封體下部Ub之前 端區域Ra之傾斜面Fa。 圖12(a)、(b)係表示鑄模步驟中之金屬模具及導線架之 位置關係的部分剖面圖,以及表示鑄模步驟結束後之密封 體之構造的部分剖面圖。
如圖12(a)所示,將導線架2〇夾於下模5〇與上模52之間, 使下模50之連接方塊51之外侧面51b接觸於導線架之連接 才干,使連接方塊5 1之内側面5 la之上端大致與上模52之 内側面之下端部一致,以此狀態鑄模樹脂或陶瓷。 於本實施形態中,下模5〇之連接方塊51之形狀,其相應 導線間之尺寸,將寬度方向之尺寸設為0.06 mm以上之較 乍尺寸又,相應自圖11 (b)所示之密封體上部3 i a之外側 面至連接桿20c之内側面為止之尺寸,將連接方塊5i之上 面長度設為0·06 mm長度。進而,將連接方塊51之下面長 度,設為自連接桿20c之内側面至僅密封體上部31&之突伸 量之4/5向内側縮進之部位為止的尺寸。將連接方塊51之 高度設為導線架20之厚度之負公差值。 如圖12(13)所不,於鑄模步驟結束後之密封體^之密封體 下㈣b之前端區域Ra,形成有對應於連接方塊51之内側 面5 la之傾斜面Fal,並且形成有對應於第一實施形態中以 托架之刃口所支撐之邱八μ τ 牙之口Ρ刀的平坦下面Fa2。即,藉由第一 實施形態中之部分穿:?丨牛_ 牙孔v驟’可獲得與去除導線側面區域 時之構造相同之構造。 於本實施形態中,作為宓4 卞马在封體3 1之構造,藉由第一實施 103137.doc -22- 1277188 · 形態中之部分穿孔步驟 構造相同之構造。故而 不良情況。 可獲得與去除導線側面區域時之 可防止樹脂或陶瓷之碎屑引起之 並且,於部分穿孔步驟中 度削薄,故而可延長托架之 輕部分穿孔步驟中施加於刀 裝體缺口。 ,因可將樹脂或陶瓷之切斷厚 刃口之使用哥命。又,因可減 口之載荷,故而可抑制產生封 :上述各實施形態中’就容器狀且具有内部空間之類型 之搶封體力—口以說明,但本發明之半導體裝置亦可適用 述類型之密封體··不具有内办 ' 導體晶_細線之周圍:::關:具=真充: ::::步驟之機器類,從™置之製:::: 良情況,但藉由適用本發明可降低一 [產業上之可利用性] 本發明之半導體封裝體、其製造方法及半導 可作為搭載有固體攝像元件、受發光元件耝 等⑶之半導造方法μ到㈣。及邏輯 【圖式簡單說明】 的=表示本發明之第—實施形態之半導趙裝置之構造 半 Ξ體(1:二)係表不第一實施形態之鑄模步驟結束時刻之 ν體封扃體之構造的立體圖及剖面圖。 圖3⑷、(b)係於第—實施形態之部Α穿孔步驟t形成之 103137.doc -23- 1277188 各半導體封裝體之立體圖及剖面圖。 圖4係僅取出表示第一實施形態中之導線彎曲步驟結束 後之半導體封裝體的剖面圖。 圖5(a)、(b)係分別依次表示用於先前之部分穿孔步驟之 托架及穿孔機之構造的部分剖面圖,用於第一實施形態之 部分穿孔步驟之托架及穿孔機之構造的部分剖面圖。
圖6(a)至(d)分別依次係用於先前之製造步驟之半導體封 裝體之部分剖面圖,導線彎曲前之部分背視圖,導線彎曲 後之部分立體圖,導線彎曲後之部分背視圖,(匀至化)分 別依次係用於第一實施形態之製造步驟之半導體封裝體之 部分剖面圖,導線彎曲前之部分背視圖,導線彎曲後之部 分立體圖,導線彎曲後之部分背視圖。 、圖1係用以說明第一實施形態中之密封體之導線側面區 域之前端區域下面寬度之適當範圍的部分剖面圖。 圖8係表示對於第—實施形態中之穿孔機之樹脂側刃口 角度之切斷載荷之變化的圖。 圖9⑷、(b)係用以說明托架之刃口之平面形狀與導線架 之形狀間之關係的密封體、沖模及托架之部分剖面圖,以 及托架之平面圖。 圖10U)、(b)係表示用於先前之部分穿孔步驟之托架及 沖模與密封體之位置關係的平面圖’以及表示導線側面區 域:下時之狀態的Xb-Xb線中之剖面圖,⑷、⑷係表示用 於弟-貫施形態之部分穿孔步驟之托架及沖模與密封體之 位置關係的平面圖,以及表示導線侧面區域落下時之狀態 103137.doc -24- 1277188 * 的Xd-Xd線中之剖面圖。 圖11(a)、(b)係僅取出表示第二實施形態中之金屬模具 之下模之模腔附近之構造的立體圖及平面圖。 圖12(a)、(b)係表示第二實施形態中之鑄模步驟之金屬 模具及導線架之位置關係的部分剖面圖,以及表示鑄模步 驟結束後之密封體之構造的部分剖面圖。 圖13係表示具備含有先前之突伸構造之半導體封裝體的 光學裝置之構造的剖面圖。 • 【主要元件符號說明】 1 半導體裝置 2 半導體封裝體 11 半導體晶片 12 導線 12a 内部導線 12b 外部導線 13 密封體 13a 密封體上部 13b 密封體下部 13c 導線側面區域 15 蓋部件 17 金屬細線 20 ^ 導線架 20a 内部導線 20b 外部導線 103137.doc -25- 1277188 20c 連接桿 30 托架 31 穿孔機 32 沖模 50 下模 51 連接方塊 51a 内側面 51b 外側面 52 上模 Fal 傾斜面 Fa2 下面 Ra 前端區域 103137.doc 26-
Claims (1)
1277188 十、申請專利範圍: •種半‘體封裝體,其係含有用以收發半導體晶片與外 部機器間之信號之複數個導線,以及至少密封上述複數 個導線之各一部分之密封體,其特徵在於:上述密封體 中之上述各導線周圍之區域可劃分為 位於上述各導線之下面側的密封體下部; 位於上述各導線之上面側,且一部分較上述密封體下 部更向外側突伸之密封體上部;以及 •設置於上述密封體下部與密封體上部之間,填充上述 各導線間之空隙的導線側面區域; 其中,上述各導線係含有突出至上述密封體外側之外 部導線與埋設於上述密封體内之内部導線, 上述導線側面區域之外側面係自上述密封體上部之外 側面之最下部朝向下方而傾斜於内側, 上述導線側面區域之自上述密封體下部突出之前端區 域寬度係屬於上述密封體上部之突伸量之1/5至4/5範圍 内。 2· —種半導體封裝體,其係含有用以收發半導體晶片與外 4機器間之“唬之複數個導線,以及至少密封上述複數 個導線之各一部分之密封體,其特徵在於··上述密封體 中之上述各導線周圍之區域可劃分為 位於上述各導線之下面側的密封體下部; 位於上述各導線之上面側,且一部分較上述密封體下 部更向外側突伸之密封體上部;以及 103137.doc 1277188 設置於上述密封體下部與密封體上部之間,填充上述 各導線間之空隙的導線侧面區域; 其中,上述各導線係含有突出至上述密封體外側之外 部導線,與埋設於上述密封體内之内部導線, 上述導線侧面區域之外側面係自上述密封體上部之外 側面之最下部朝向下方而傾斜於内側; 上述導線側面區域之自密封體下部突出之前端區域係 未接觸於上述外部導線之彎曲區域。 • 3· —種半導體封裝體,其包含:半導體晶片;用以收發半 導體晶片與外部機器間之信號之複數個導線;電性連接 上述半導體裝置之一部分與上述各導線之連接部件;以 及至少密封上述複數個導線之各一部分之密封體,其特 徵為:上述密封體中之上述各導線周圍之區域可劃分 為: 位於上述各導線之下面側的密封體下部; φ 位於上述各導線之上面側,且一部分較上述密封體下 部更向外側突伸之密封體上部;以及 設置於上述密封體下部與密封體上部之間,填充上述 各導線間之空隙的導線侧面區域; 其中’上述各導線係含有突出至上述密封體之外側且 前端部彎曲的外部導線,與埋設於上述密封體内之内部 導線; 上述導線側面區域之外側面係自上述密封體上部之外 側面之最下部朝向下方而傾斜於内側; 103137.doc 1277188 ^ ‘ 上述導線側面區域之自上述密封體下部突出之前端區 域寬度係屬於上述密封體上部之突伸量之1/5至4/5範圍 内。
一種半導體封裝體,其於包含··半導體晶片;用以收發 半導體晶片與外部機器間之信號之複數個導線;電性連 接上述半導體裝置之一部分與上述各導線之連接部件; 以及至少密封上述複數個導線之各一部分之密封體,其 特徵為:上述密封體中之上述各導線周圍之區域可劃分 為: 位於上述各導線之下面側的密封體下部; 位於上述各導線之上面侧,且一部分較上述密封體下 部更向外側突伸之密封體上部;以及 設置於上述密封體下部與密封體上部之間,填充上述 各導線間之空隙的導線側面區域; 其中,上述各導線含有突出至上述密封體之外側且前 • 端部彎曲之外部導線,與埋設於上述密封體内之内部導 線; 上述導線側面區域之外側面係自上述密封體上部之外 側面之最下部朝向下方而傾斜於内側, 上述導線側面區域之自密封體下部突出之前端區域係 未接觸於上述外部導線之彎曲區域。 5· —種半導體封裝體之製造方法,其包含: 一 ^驟(a) ’其係準備導線架,該導線架包含:框體本 一基、連接於框體本體且前端對峙於半導體晶片設置 103137.doc 1277188 區域之複數個導線;以及於上述基端與前端間之部位, 相互連接上述複數個導線之連接捍; 步驟⑻’其藉由模具材料,於較上述連接捍更靠近前 端側鑄模至少上述複數料線之前端與基端間之各部 分,從而形成上述各導線周圍之區域劃分為以下部分之 密封體··位於上述各導線之下面側之密封體下部、位於 上述各導線之上面侧且一都八# I»、〇_、A 囬w且。卩分較上述密封體下部更向外 侧突伸之㈣體上部以及填充上述各導線間之空隙之導 線側面區域;以及 步驟⑷,其使用具有小於上述密封體上部之突伸量之 刃口寬度的托架、支撐上述導線之較上述密封體更靠外 側之部分的沖模以及配置於上述連接桿與上述密封體之 上述導線側面區域之上方的穿孔機,穿孔上述連接桿與 上述導線側面區域,藉此將上述導線側面區域之自上述 密封體下部突出之前端區域寬度製成上述密封體上部之 突伸量之1/5至4/5範圍内。 6,如請求項5之半導體封裝體之製造方法,其中於上述步 驟(c)中,使用上述密封體之上述導線側面區域側之刃口 角度為95。至120。範圍内之穿孔機作為上述穿孔機。 7·如請求項5或6之半導體封裝體之製造方法,其中於上述 步驟(c)中,使用刃口之平面形狀未接觸於上述密封體之 上述導線側面區域之部分突出至上述連接桿一侧的齒狀 把架作為上述托架。 8· —種半導體封裝體之製造方法,其包含: 103137.doc
1277188 步:(a) ’其係準備導線架,該導線架包含·框體本 =基以接於框財體且前端對峙於何 ^域之《個㈣,·以及於上述基端與前端間之部位, 目互連接上述複數個導線之連接桿,· = #使用設置包含接觸於上述連接桿之外側面 與朝向上方而傾斜於外側之内側面之凸部的下模,及與 6亥下核之間夹住上述導線架的上模,藉由模具材料,於 2述連接桿更靠近前端侧鑄模至少上述複數個導線之 月,J端與基端間之各部分;以及 V驟(C) #使用支撐上述導線之較上述密封體更靠外 側之。P刀的+核、上述連接桿以及配置於上述密封體之 上述導_面區域之上方的穿孔機’穿孔上述連接桿; 其中’於上述步驟⑷中形成密封體,該密封體係將上 述導線周圍之區域劃分為:位於上述各導線之下面侧的 密封體下部;位於上述各導線之上面側,且一部分較上 述密封體下部更向外側突伸的密封體上部;以及於上述 密封體上部之突伸部之下方填充各導線間之空隙,且外 側面自上述畨封體上部之外側面之下端部朝向下方而傾 斜於内側的導線側面區域者。 103137.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230712A JP4473674B2 (ja) | 2004-08-06 | 2004-08-06 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200620606A TW200620606A (en) | 2006-06-16 |
TWI277188B true TWI277188B (en) | 2007-03-21 |
Family
ID=35786964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094124368A TWI277188B (en) | 2004-08-06 | 2005-07-19 | Semiconductor package, its manufacturing process and semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (2) | US7808096B2 (zh) |
JP (1) | JP4473674B2 (zh) |
CN (1) | CN100470768C (zh) |
TW (1) | TWI277188B (zh) |
WO (1) | WO2006013664A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4473674B2 (ja) * | 2004-08-06 | 2010-06-02 | パナソニック株式会社 | 半導体パッケージ及びその製造方法 |
JP2008124097A (ja) * | 2006-11-09 | 2008-05-29 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及びその作製方法 |
KR101705700B1 (ko) * | 2010-07-01 | 2017-02-10 | 엘지이노텍 주식회사 | 발광 소자 |
CN102456806A (zh) * | 2010-10-26 | 2012-05-16 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
US8487426B2 (en) * | 2011-03-15 | 2013-07-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with embedded die and manufacturing methods thereof |
JP5885690B2 (ja) | 2012-04-27 | 2016-03-15 | キヤノン株式会社 | 電子部品および電子機器 |
JP2013243340A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、実装部材、電子機器およびこれらの製造方法 |
JP6296687B2 (ja) | 2012-04-27 | 2018-03-20 | キヤノン株式会社 | 電子部品、電子モジュールおよびこれらの製造方法。 |
JP2014207261A (ja) * | 2013-04-10 | 2014-10-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2015038920A (ja) * | 2013-08-19 | 2015-02-26 | ソニー株式会社 | 撮像装置および電子機器 |
CN115803874A (zh) * | 2020-06-29 | 2023-03-14 | 京瓷株式会社 | 电子元件收纳用封装体、电子装置以及电子模块 |
US12002780B2 (en) * | 2020-11-12 | 2024-06-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure including a base and a lid disposed over the base and method of forming the package structure |
JP2023132777A (ja) * | 2022-03-11 | 2023-09-22 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120375A (ja) | 1992-10-06 | 1994-04-28 | Sony Corp | 半導体装置とその製造方法 |
JPH0722542A (ja) * | 1993-06-29 | 1995-01-24 | Hitachi Ltd | 半導体装置および半導体装置の実装構造 |
JPH07193095A (ja) | 1993-12-27 | 1995-07-28 | Hitachi Ltd | リード間のはみ出しレジン除去方法 |
JP2002094035A (ja) * | 2000-09-14 | 2002-03-29 | Shinko Electric Ind Co Ltd | 光透過用キャップ及びその製造方法 |
JP2003017643A (ja) | 2001-06-28 | 2003-01-17 | Hitachi Ltd | 半導体装置の製造方法および切断装置 |
JP2003197827A (ja) * | 2001-12-25 | 2003-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3888228B2 (ja) * | 2002-05-17 | 2007-02-28 | 株式会社デンソー | センサ装置 |
JP4473674B2 (ja) * | 2004-08-06 | 2010-06-02 | パナソニック株式会社 | 半導体パッケージ及びその製造方法 |
-
2004
- 2004-08-06 JP JP2004230712A patent/JP4473674B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-12 WO PCT/JP2005/008697 patent/WO2006013664A1/ja active Application Filing
- 2005-05-12 CN CN200580026424.4A patent/CN100470768C/zh not_active Expired - Fee Related
- 2005-05-12 US US11/659,468 patent/US7808096B2/en not_active Expired - Fee Related
- 2005-07-19 TW TW094124368A patent/TWI277188B/zh not_active IP Right Cessation
-
2010
- 2010-08-26 US US12/869,172 patent/US20100320614A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200620606A (en) | 2006-06-16 |
WO2006013664A1 (ja) | 2006-02-09 |
US20080132002A1 (en) | 2008-06-05 |
JP4473674B2 (ja) | 2010-06-02 |
US20100320614A1 (en) | 2010-12-23 |
JP2006049690A (ja) | 2006-02-16 |
CN100470768C (zh) | 2009-03-18 |
US7808096B2 (en) | 2010-10-05 |
CN101002317A (zh) | 2007-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI277188B (en) | Semiconductor package, its manufacturing process and semiconductor device | |
EP1032037A2 (en) | Resin-moulded semiconductor device, method for manufacturing the same, and leadframe | |
TW201010027A (en) | Thin foil semiconductor package | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
US9363901B2 (en) | Making a plurality of integrated circuit packages | |
TWI274409B (en) | Process for manufacturing sawing type leadless semiconductor packages | |
US8884447B2 (en) | Semiconductor device and method of manufacturing the same | |
TW201110296A (en) | Lead frame design to improve reliability | |
JP2007096042A (ja) | 半導体装置 | |
JP4334364B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007134395A (ja) | 半導体装置 | |
JP4672201B2 (ja) | 半導体装置の製造方法 | |
JP2008091527A (ja) | 半導体装置の製造方法 | |
JP2006066545A (ja) | 電子部品パッケージ | |
US6589815B1 (en) | Method of manufacturing semiconductor device with plated heat sink by laser cutting | |
JP4418764B2 (ja) | 樹脂封止型半導体パッケージの製造方法 | |
JP6034078B2 (ja) | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 | |
JP2001326316A (ja) | 樹脂封止型半導体装置用フレーム | |
JP4264444B2 (ja) | 半導体素子収納用樹脂製中空パッケージの製造方法 | |
JP2019149472A (ja) | 半導体装置及びダイシング方法 | |
JP2011192683A (ja) | 半導体装置用パッケージ、半導体装置およびそれらの製造方法 | |
JP3216221B2 (ja) | リードフレームの加工装置 | |
JP3986189B2 (ja) | 半導体装置の製造方法 | |
CN100573855C (zh) | 晶粒封装结构及其制造方法 | |
JP6888314B2 (ja) | 発光装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |