CN100573855C - 晶粒封装结构及其制造方法 - Google Patents

晶粒封装结构及其制造方法 Download PDF

Info

Publication number
CN100573855C
CN100573855C CNB200610002588XA CN200610002588A CN100573855C CN 100573855 C CN100573855 C CN 100573855C CN B200610002588X A CNB200610002588X A CN B200610002588XA CN 200610002588 A CN200610002588 A CN 200610002588A CN 100573855 C CN100573855 C CN 100573855C
Authority
CN
China
Prior art keywords
crystal grain
cut
width
thickness
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200610002588XA
Other languages
English (en)
Other versions
CN1996577A (zh
Inventor
朱青松
蔡宗达
黄明玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB200610002588XA priority Critical patent/CN100573855C/zh
Publication of CN1996577A publication Critical patent/CN1996577A/zh
Application granted granted Critical
Publication of CN100573855C publication Critical patent/CN100573855C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种晶粒封装结构及其制造方法，该晶粒封装结构至少包括一载板及一晶粒，其中晶粒包括一第一部(First Portion)及一第二部(SecondPortion)，第一部的上方具有一主动面，第二部是位于第一部的下方，且第一部的第一宽度小于第二部的第二宽度，而晶粒是以其第二部粘着在载板上。本发明的晶粒结构以及具有此种晶粒之封装件，可以有效控制环氧树脂或其它粘着剂的出水高度(Fillet Height)，从而提升封装件的良率。

Description

晶粒封装结构及其制造方法
【技术领域】
本发明涉及一种晶粒封装结构及其制造方法，特别是有关于一种可提升封装良率的晶粒封装结构及其制造方法。
【背景技术】
近年来，随着电子产品向轻薄短小、多功能、高速度的趋势发展，高密度与高输入/输出的半导体封装件的需求渐增，因此封装件内的晶粒厚度也日益要求薄形化，以有效缩小整体封装尺寸。
传统的晶圆(Wafer)在切割后分离为一颗颗晶粒(Die)。通常以晶圆粘片(wafer mount)方式进行切割，也就是在晶圆背面贴上胶带(tape)，再送至切割机上切割。切割完后，晶粒排列在胶带上以便于搬运。请参照图1所示的传统切割晶圆的示意图，在进行切割时，一般多以裁刀1直接对晶圆进行切穿动作，以分离成一颗颗晶粒10。裁刀1的宽度一般约1.0～1.2mils(40～48μm)。
分离后的晶粒必须与封装基板完成电路连接才能发挥既有的功能。目前既有的电路连接方式有三种：焊线接合(Wire Bonding)、卷带自动接合(TapeAutomated Bonding，TAB)与覆晶接合(Flip Chip，FC)。因为焊线接合技术的简易性及应用在新制程上的便捷性，再加上长久以来所有配合的技术及机具都已开发健全，近来在自动化及焊线速度上更有长足的进步，所以在目前焊线接合仍是产业界的主要技术。
第2图是传统焊线接合的封装件示意图。首先，将分离的晶粒10固定在合适的载板21如基板或导线架(Lead Frame)上。固定的方式例如是使用高分子粘着剂、软焊焊料及共晶的合金。晶粒固定材料的选择，主要依据封装的气密性要求、散热能力、及热膨胀系数等条件来决定，常见的材料有金-硅、金-锡的共晶合金、与填银的环氧树脂粘着剂。接着，再以极细的金属焊线24，将晶粒10上的接点与载板21上的电路相连接。连接的方法，通常利用热压、超音波，或者两者合用。金属焊线的材料以铝及金为主，直径通常在18～75μm之间。之后，以一封模材料(Molding Compound)26封住打好焊线24的晶粒10，以防止湿气侵入及保护整个封装件2。
一般而言，晶粒厚度在3mils(＝120μm)以上，在粘晶(Die Attach)时多使用环氧树脂(Epoxy)22将晶粒粘着在载板上。然而在粘晶时，环氧树脂22并非固态，因此必须控制其出水高度(Flight Height)。若是控制不良，使得部分环氧树脂22爬上了晶粒10的主动面101，而与主动面101上的线路接触，则会造成讯号短路的问题。
因此，如何使环氧树脂或其它粘着剂的出水高度(Fillet Height)不要超越晶粒及碰触晶粒的主动面，而使封装件的良率得以提升，实为业界技术员的一个重要研究目标。
【发明内容】
本发明的目的在于提供一种可提升封装良率的晶粒封装结构及其制造方法，利用在晶粒的主动面侧边至少形成一凹部，以避免粘晶时环氧树脂或其它粘着剂接触到主动面，而影响晶粒的线路接触。
为实现本发明的目的，提出如下技术方案：一种晶粒封装结构，至少包括一载板和一晶粒(Die)，其中晶粒具有一主动面和一底面，主动面的第一宽度小于底面的第二宽度，且晶粒是以底面粘着在载板上。
为实现本发明的目的，还提出如下技术方案：一种晶粒制造方法，包括：步骤一，提供一晶圆(Wafer)，该晶圆的一主动表面具有若干个切割道；步骤二，以一第一切割刀对前述晶圆的切割道进行切割，以产生一第一切割深度；及步骤三，以一第二切割刀对第一切割深度进行切割，以产生一第二切割深度，且第一切割深度和第二切割深度是切穿晶圆，以获得若干颗分离的晶粒，其中，第一切割刀的第一宽度大于第二切割刀的第二宽度。
本发明提出一种晶粒结构以及具有此种晶粒之封装件，利用此种晶粒结构来控制环氧树脂或其它粘着剂的出水高度(Fillet Height)，以提升封装件的良率。
【附图说明】
图1所示是传统切割晶圆的示意图。
图2是传统焊线接合的封装件的示意图。
图3是依照本发明一较佳实施例的晶粒结构示意图。
图4A是本发明的晶圆切割方法中晶圆切割道结构示意图。
图4B是本发明的晶圆切割方法中产生第一切割深度的示意图。
图4C是本发明的晶圆切割方法中产生第二切割深度的示意图。
图5是依照本发明一较佳实施例的焊线接合的封装件示意图。
【具体实施方式】
请参照图3，是依照本发明一较佳实施例的晶粒结构示意图。晶粒包括一第一部(First Portion)31和一第二部(Second Portion)32，且第二部32位于第一部31下方。第一部31上方具有一主动面(Active Surface)301，第二部32下方具有一底面302。该第一部31的第一宽度D1小于第二部32的第二宽度D2。其中，第一部31具有第一厚度t1，第二部32具有第二厚度t2，第一厚度t1和第二厚度t2的总和为晶粒30的总厚度T，且一个较佳情况是，第二厚度t2是第一厚度t1的一至二倍。
就晶粒30的整体构造而言，其主动面301的两侧边分别具有一凹部34。由于此凹部34的设计，可增加环氧树脂或其它粘着剂到达晶粒30的主动面301的路径和难度，因此可以控制出水高度，减少环氧树脂或其它粘着剂到达主动面301的机率。
以下提出一种产生晶粒30结构的方法。请参照图4A至图4C，是依照本发明一较佳实施例的晶粒制造方法，也就是一种晶圆切割方法。首先，提供一晶圆400，在晶圆400的一主动表面401上定出若干个切割道403，如图4A所示。接着，以一第一切割刀11对晶圆400的切割道401进行切割，以产生一第一切割深度(相当于图3中第一部31的第一厚度t1)，如图4B所示。再以一第二切割刀12对第一切割深度继续进行切割，以产生一第二切割深度(相当于图3中第二部32的第二厚度t2)，且第一切割深度和第二切割深度是切穿该晶圆400，以获得若干颗分离的晶粒40。
其中，第一切割刀11的宽度大于第二切割刀的宽度。在一个实施方案中，第一切割刀的第一宽度约1.4mil(56μm)，第二切割刀的第二宽度约0.8mil(32μm)。再者，第一切割深度为晶圆总厚度T的三分之一至二分之一，而且较佳的方案是第一切割深度不超过晶圆总厚度T的二分之一。
依照上述切割方法，即可使晶粒40的主动面401两侧边分别具有一凹部44，而达到控制环氧树脂或其它粘着剂的出水高度的目的。
以下提出一种应用本发明方法的晶粒封装结构，并且以焊线接合(WireBonding)的电路连接方式作说明。
请参照图5，是依照本发明一个较佳实施例的焊线接合的封装件示意图。首先，将分离的晶粒40固定在合适的载板51如基板或导线架(Lead Frame)上。固定的方式例如是使用高分子粘着剂、软焊焊料或者共晶的合金，并依据封装的气密性要求、散热能力及热膨胀系数等条件来决定固定的方式。在此实施例中，是以环氧树脂52将晶粒40粘着在载板51上。接着，再以极细的金属焊线54，将位于晶粒40的主动面401上的接点与载板51上的电路相连接。连接的方法，通常利用热压、超音波或两者合用。金属焊线的材料以铝及金为主，直径通常在18～75μm之间。之后，以一封模材料(MoldingCompound)56封住打好焊线54的晶粒40，以防止湿气侵入及保护整个封装件5。

Claims (9)

1.一种晶粒封装结构，其包括一载板及一晶粒，其特征在于：所述晶粒包括有一第一部及一第二部，所述第一部具有一第一宽度，其上方具有一主动面；所述第二部是位于所述第一部的下方，其具有一第二宽度，且第一部的第一宽度小于第二部的第二宽度；其中，所述第一部邻近主动面的每一侧边具有一凹部，所述凹部远离载板；所述晶粒是利用粘着剂以第二部粘着在该载板上，所述粘着剂延伸超出所述第二部的侧边。
2.如权利要求1所述的晶粒封装结构，其特征在于：所述结构还包含若干条焊线，这些焊线是用于电性连接该主动面及该载板。
3.如权利要求1所述的晶粒封装结构，其特征在于：所述第一部具有一第一厚度，第二部具有一第二厚度，所述第一厚度和第二厚度的总和为晶粒的总厚度，且第二厚度为第一厚度的一至二倍。
4.如权利要求1所述的晶粒封装结构，其特征在于：所述晶粒是以环氧树脂粘着固定在载板上，所述环氧树脂的出水高度至多与该晶粒的总厚度相等。
5.如权利要求2所述的晶粒封装结构，其特征在于：所述的晶粒封装结构还包括一封胶，所述封胶是覆盖住所述晶粒、焊线及部分载板。
6.一种晶粒制造方法，其包括：步骤一，提供一晶圆，该晶圆的主动表面具有若干个切割道；步骤二，以一第一切割刀对所述晶圆的切割道进行切割，以产生具有一第一切割深度的第一切割道；及步骤三，以一第二切割刀对所述第一切割道进行切割，以产生一第二切割深度，且该第二切割深度是切穿该晶圆，从而获得若干颗分离的晶粒，其中所述第一切割刀的第一宽度大于第二切割刀的第二宽度。
7.如权利要求6所述的晶粒制造方法，其特征在于：所述第一切割刀的第一宽度为56μm。
8.如权利要求7所述的晶粒制造方法，其特征在于：所述第二切割刀的第二宽度为32μm。
9.如权利要求6所述的晶粒制造方法，其特征在于：所述第一切割深度为晶圆厚度的三分之一至二分之一。
CNB200610002588XA 2006-01-06 2006-01-06 晶粒封装结构及其制造方法 Active CN100573855C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610002588XA CN100573855C (zh) 2006-01-06 2006-01-06 晶粒封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610002588XA CN100573855C (zh) 2006-01-06 2006-01-06 晶粒封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1996577A CN1996577A (zh) 2007-07-11
CN100573855C true CN100573855C (zh) 2009-12-23

Family

ID=38251594

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610002588XA Active CN100573855C (zh) 2006-01-06 2006-01-06 晶粒封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100573855C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666266A (zh) * 2017-03-29 2018-10-16 佳邦科技股份有限公司 半导体封装件的制造方法

Also Published As

Publication number Publication date
CN1996577A (zh) 2007-07-11

Similar Documents

Publication Publication Date Title
TWI379367B (en) Chip packaging method and structure thereof
US8329509B2 (en) Packaging process to create wettable lead flank during board assembly
US7638887B2 (en) Package structure and fabrication method thereof
TW201001658A (en) Foil based semiconductor package
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP2003273279A (ja) 半導体装置およびその製造方法
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
CN100573855C (zh) 晶粒封装结构及其制造方法
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JPH0729927A (ja) 半導体集積回路装置の製造方法
CN104008982B (zh) 芯片封装工艺及芯片封装
US20060197203A1 (en) Die structure of package and method of manufacturing the same
JP2004022725A (ja) 半導体装置
JP7086528B2 (ja) 半導体素子及び半導体装置
JP4570797B2 (ja) 半導体装置の製造方法
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP2005327967A (ja) 半導体装置
JP4446719B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002016210A (ja) 半導体装置
US5960261A (en) Method for manufacturing semiconductor package
KR100348862B1 (ko) 반도체 패키지 제조방법
JPS63107152A (ja) 樹脂封止型電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant