KR101003654B1 - 반도체 패키지용 트랜스포머 - Google Patents

반도체 패키지용 트랜스포머 Download PDF

Info

Publication number
KR101003654B1
KR101003654B1 KR1020080083719A KR20080083719A KR101003654B1 KR 101003654 B1 KR101003654 B1 KR 101003654B1 KR 1020080083719 A KR1020080083719 A KR 1020080083719A KR 20080083719 A KR20080083719 A KR 20080083719A KR 101003654 B1 KR101003654 B1 KR 101003654B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
transformer
case
pin
package
Prior art date
Application number
KR1020080083719A
Other languages
English (en)
Other versions
KR20100025097A (ko
Inventor
최철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080083719A priority Critical patent/KR101003654B1/ko
Priority to US12/461,869 priority patent/US8143715B2/en
Publication of KR20100025097A publication Critical patent/KR20100025097A/ko
Application granted granted Critical
Publication of KR101003654B1 publication Critical patent/KR101003654B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 반도체 패키지용 트랜스포머에 관한 것으로, 전면에는 기판상에 칩이 실장된 반도체 패키지가 삽입되는 개구부가 형성되고, 상면에는 상기 칩을 노출시키는 개방부가 형성된 케이스; 및 상기 케이스의 바닥면에 형성된 다수개의 홀;을 포함하는 반도체 패키지용 트랜스포머를 제공한다.
LGA, PGA, 접속단자, 리드핀, 반도체 패키지

Description

반도체 패키지용 트랜스포머{semiconductor package transfomer}
본 발명은 반도체 패키지용 트랜스포머에 관한 것으로, 더욱 자세하게는 볼 그리드 어레이(BGA) 및 랜드 그리드 어레이(LGA) 패키지 형태의 반도체 패키지를 핀 그리드 어레이(PGA) 형태의 반도체 패키지로 변환시키는 반도체 패키지용 트랜스포머에 관한 것이다.
회로가 설계된 칩에 전기적인 연결을 해 주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이 반도체 패키지의 역할이다. 즉, 반도체 패키지는 칩을 최종 제품화하는 패키징 공정의 결과물이다.
고성능의 칩을 지속적으로 발전시켜 오다보니 이제는 칩 자체의 한계보다는 반도체 패키지의 물리적 특성에 따른 제약이 많아졌다. 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 그리고 가격 저하 등이 반도체 패키지 기술에 좌우된다.
일반적으로 보편화된 반도체 패키지 기술에는 크게 핀 그리드 어레이(pin grid array), 볼 그리드 어레이(ball grid array), 랜드 그리드 어레이(land grid array) 방식 등으로 나눌 수 있다.
이에 대해 살펴보면, 핀 그리드 어레이 패키지는 집적회로에서 사용되는 패키지의 한 종류로 특히 특히, 마이크로프로세서에서 주로 사용된다. 핀 그리드 어레이 패키지는 칩이 실장된 인쇄 회로 기판 바닥의 전면이나 일부분에 사각형 배열로 금속핀이 구비된다. 이때, 금속핀은 칩이 부착된 인쇄 회로 기판으로 전기적 신호를 전달하는 역할을 한다. 그러나 상기 핀 그리드 어레이 패키지는 핀 접합 공정시 핀의 위치 이탈 등에 따른 반도체 패키지의 불량이 많이 발생하는 단점이 있다.
볼 그리드 어레이 패키지는 집적회로에서 사용되는 표면 실장 패키지의 한 종류로 특히, 디램(DRAM) 패키지의 표준이다. 볼 그리드 어레이 패키지는 칩이 실장된 인쇄 회로 기판의 뒷면에 반구형의 납땜 단자가 구비된다. 그리고 볼 그리드 어레이 패키지는 핀 그리드 어레이 패키지와 비교해서 볼 때 열전도율이 좋다. 그러나 볼 그리드 어레이의 단점은 핀 그리드 패키지보다 덜 유연하여 열팽창 계수의 차이나 충격 및 진동으로 인하여 휘어지는 것은 서로 연결된 땜납을 부서지게 할 수 있다는 것이다.
랜드 그리드 어레이 패키지는 집적회로용 표면 실장 패키지의 한 종류로 특히, 마이크로프로세서용 물리적 인터페이스로 사용된다. 랜드 그리드 어레이는 핀 그리드 어레이 패키지와 다르게 핀 대신에 주기판의 핀과 접촉할 수 있는 순금도금처리된 구리 패드가 구비된다.
최근에 휴대용 전자제품이 소형화하면서 반도체 패키지가 실장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화하고 고성능화되기 때문에 이를 뒷받침해 줄 수 있는 반도체 패키지 제작방법 및 조립에 대한 능력 향상을 요구하게 되었다.
따라서, 본 발명은 상기와 같은 제반 단점과 문제점을 해결하기 위한 것으로, 전면에 반도체 패키지가 삽입되는 개구부가 형성되고, 바닥면에는 접속단자와 대응되는 홀이 형성된 케이스로 구비된 반도체 패키지용 트랜스포머를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머는 전면에는 기판상에 칩이 실장된 반도체 패키지가 삽입되는 개구부가 형성되고, 상면에는 상기 칩을 노출시키는 개방부가 형성된 케이스; 및 상기 케이스의 바닥면에 형성된 다수개의 홀;을 포함하여 이루어진다.
또한, 상기 기판의 하면에는 상기 홀에 대응되는 위치에 다수개의 접속단자가 형성될 수 있다.
또한, 상기 케이스의 재질은 저 열팽창 폴리머로 이루어질 수 있다.
또한, 상기 케이스 상면의 개방부는 상기 기판상에 실장되는 칩의 크기와 동일하거나 크게 형성될 수 있다.
또한, 상기 홀은 상기 케이스의 바닥면 전체 또는 중앙을 제외한 나머지 부분에 형성될 수 있다.
또한, 상기 홀에 삽입되는 리드핀이 더 포함될 수 있다.
또한, 상기 리드핀은, 헤드; 상기 헤드의 중앙부에 돌출된 접속핀; 및 상기 헤드와 상기 접속핀 사이에 구비되는 스프링;으로 구성될 수 있다.
또한, 상기 리드핀의 헤드는 원반형 또는 다각형의 형상으로 형성될 수 있다.
이상에서, 설명한 바와 같이 본 발명에 따른 반도체 패키지용 트랜스포머는 전면에 반도체 패키지가 삽입되는 개구부가 형성되고 바닥면에는 접속단자와 대응되는 홀이 형성된 케이스로 구비된 반도체 패키지용 트랜스포머로, 상기 홀에 별도로 제작된 리드핀을 삽입한 다음 볼 그리드 어레이 패키지 및 랜드 그리드 어레이 패키지 형태의 반도체 패키지를 개구부에 삽입함으로써, 핀 그리드 어레이 패키지 형태의 반도체 패키지로 쉽고 용이하게 변환할 수 있는 이점이 있다.
또한, 상기 케이스는 저 열팽창 폴리머로 이루어짐으로써, 전체적인 반도체 패키지의 열 팽창계수를 낮춰 상기 반도체 패키지의 안정성 및 신뢰성을 향상시킨다.
본 발명에 따른 반도체 패키지용 트랜스포머에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조하여 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머에 대하여 상세히 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머에 대한 사시도이고, 도 3 및 도 4는 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머의 바닥면에 대한 평면도이고, 도 5는 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머에 반도체 패키지가 삽입되는 과정에 대한 사시도이고, 도 6은 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머에 반도체 패키지가 삽입되는 과정에 대한 저면도이다.
본 발명의 실시예에 따른 반도체 패키지용 트랜스포머는 도 1 및 도 2에 도시된 바와 같이 전면에 반도체 패키지(140)가 삽입되는 개구부(120)와 상면에 형성되는 개방부(110) 및 다수개의 홀(133)이 형성된 바닥면(130)을 포함하는 케이스(100) 형태로 이루어진다.
여기서 반도체 패키지(140)는 기판(143)상에 칩(145)이 실장되고, 상기 기판(143) 하면에는 메인보드와 같은 외부기기와의 전기적 연결을 위한 다수개의 접속단자(147)를 포함하여 이루어진 볼 그리드 어레이 패키지 또는 랜드 그리드 어레이 패키지 형태의 반도체 패키지(140)가 사용될 수 있다. 이때, 상기 접속단자(147)는 솔더볼 또는 솔더범프로 이루어진다.
상기 케이스(100)는 저 열팽창 폴리머로 이루어진다. 이때, 저 열팽창 폴리 머는 열 팽창계수가 25ppm℃ 이하이며, 유리섬유 및 필러(filler)가 포함된 폴리머로서, 일반적으로 액정폴리머(LCP), 폴리에테르에테르케톤(PEEK) 등과 같은 내열성 및 강도가 높은 고 내열성 수지가 이에 해당된다.
따라서, 상기 칩(143)에서 발생되는 열에 의해 열 팽창계수가 높은 반도체 패키지(140)를 저 열팽창 폴리머로 이루어진 상기 케이스(100)로 감싸므로써, 전체적인 반도체 패키지(140)의 열 팽창계수를 낮춰 상기 반도체 패키지(140)의 안정성 및 신뢰성이 향상된다.
그리고 상기 케이스(100)는 열경화성수지 및 열가소성수지의 가장 일반적인 성형법인 플라스틱 용융액을 수송기로 밀어내어 노즐을 통하여 용융액을 형틀에 채워 성형하는 사출성형(Injection molding) 또는 플라스틱 재료를 형틀에 넣고 가열한 다음 압력을 가해 형틀이 모양대로 성형하는 압축성형(Compression molding) 중 어느 하나의 방법에 의해서 형성되는 것이 바람직하다. 또한, 상기 케이스(100)의 개방부(110)가 형성된 상면과 다수개의 홀(133)이 형성된 바닥면(130)은 일체로 제작되거나 따로 제작되어 접합 될 수도 있다.
상기 케이스(100)의 개구부(120)에는 상기 기판(143)상에 칩(145)이 실장된 반도체 패키지(140)가 삽입되고, 상기 칩(145)은 상기 케이스(100)의 개방부(110)를 통해 노출된다.
이때, 상기 개방부(110)는 상기 기판(143)상에 실장된 칩(145)의 크기에 따라서 상기 칩(145)의 크기와 동일하거나 크게 형성되는 것이 바람직하며, 도 1 및 도 2에 도시된 형태 이외에도 다양한 형태로 형성될 수 있다.
그리고 상기 케이스(100)의 바닥면(130)에는 상기 기판(143) 하면에 형성된 접속단자(147)와 대응되는 위치 즉, 상기 기판(143) 하면에 형성된 접속단자(147)의 구성형태에 따라 도 3 및 도 4에 도시된 바와 같이 상기 케이스(100)의 바닥면(130) 전체 또는 중앙을 제외한 나머지 부분에 다수개의 홀(133)이 형성될 수 있다. 이때, 상기 홀(133)은 레이저 또는 드릴 방법에 의해 가공될 수 있다.
따라서, 상기 반도체 패키지(140)가 상기 케이스(100)의 개구부(120)를 통해 삽입되면, 상기 기판(143) 하면에 형성된 접속 단자(147)가 상기 케이스(100)의 바닥면(130)에 형성된 홀(133)을 통해 노출되면서 메인보드와 같은 외부기기와 접촉되어 전기적으로 연결된다.
그리고 상기 케이스(100)에 상기 반도체 패키지(140)를 삽입하기 전에 상기 케이스(100)의 일측면에 전도성을 가진 접착제를 도포하거나, 테이프를 부착하여, 상기 케이스(100) 내에서 상기 반도체 패키지(140)가 이탈되지 않도록 한다.
상기와 같이 접속단자(147)가 솔더볼 또는 솔더범프로 구비된 볼 그리드 어레이 패키지 및 랜드 그리드 어레이 패키지 형태의 반도체 패키지를 핀 그리드 어레이 패키지 형태의 반도체 패키지(140)로 변환하여 사용하기 위해서는 도 5 및 도 6에 도시된 바와 같이 상기 케이스(100)의 바닥면(130)에 형성된 홀(133)에 삽입되는 리드핀(150)을 별도로 제작한다.
그 다음, 상기 케이스(100) 내에 볼 그리드 어레이 패키지 및 랜드 그리드 어레이 패키지 형태의 반도체 패키지(140)를 삽입하면 접속단자(145)에 핀이 구비된 핀 그리드 어레이 패키지 형태의 반도체 패키지(140)로 쉽고 용이하게 변환될 수 있다.
이때, 상기 리드핀(150)은 원반형 또는 다각형으로 이루어진 헤드(153), 상기 헤드(153)의 중앙부에 돌출된 접속핀(155), 상기 헤드(153)와 접속핀(155) 사이에 구비되는 스프링(157)으로 구성된다. 상기 스프링(157)은 상기 케이스(100) 내에 상기 반도체 패키지(140)가 삽입되는 동시에 탄력을 받아 상기 케이스(100)와 상기 반도체 패키지(140)를 더욱 견고하게 밀착시켜 고정하는 고정수단의 역할을 한다.
따라서, 핀 그리드 어레이 패키지 형태 제작시 핀 접합 공정이 제거됨으로써, 종래에서 핀 접합 공정시 발생되었던 핀의 위치 이탈 등에 따른 반도체 패키지(140)의 불량 또한 방지되어, 상기 반도체 패키지(140)의 품질과 수율을 획기적으로 개선할 수 있다.
이처럼, 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머는 전면에 반도체 패키지(140)가 삽입되는 개구부(120)가 형성되고 바닥면(130)에는 접속단자(147)와 대응되는 홀(133)이 형성된 케이스(100)로 구비된 반도체 패키지용 트랜스포머를 구비하여, 상기 홀(133)에 별도로 제작된 리드핀(150)을 삽입한 다음 볼 그리드 어레이 패키지 및 랜드 그리드 어레이 패키지 형태의 반도체 패키지(140)를 개구부(120)에 삽입함으로써, 핀 그리드 어레이 패키지 형태의 반도체 패키지(140)로 쉽고 용이하게 변환할 수 있는 이점이 있다.
또한, 상기 케이스(100)는 저 열팽창 폴리머로 이루어짐으로써, 전체적인 반 도체 패키지(140)의 열 팽창계수를 낮춰 상기 반도체 패키지(140)의 안정성 및 신뢰성을 향상시킨다.
이상에서 설명한 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1 및 도 2는 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머에 대한 사시도.
도 3 및 도 4는 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머의 바닥면에 대한 평면도.
도 5는 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머에 반도체 패키지가 삽입되는 과정에 대한 사시도.
도 6은 본 발명의 실시예에 따른 반도체 패키지용 트랜스포머에 반도체 패키지가 삽입되는 과정에 대한 저면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 케이스 110 : 개방부
120 : 개구부 130 : 바닥면
133 : 홀 140 : 반도체 패키지
143 : 기판 145 : 칩
147 : 접속단자 150 : 리드핀
153 : 헤드 155 : 접속핀
157 : 스프링

Claims (8)

  1. 전면에는 기판상에 칩이 실장된 반도체 패키지가 삽입되는 개구부가 형성되고, 상면에는 상기 칩을 노출시키는 개방부가 형성된 케이스; 및
    상기 케이스의 바닥면에 형성된 다수개의 홀;
    을 포함하는 반도체 패키지용 트랜스포머.
  2. 제 1항에 있어서,
    상기 기판의 하면에는 상기 홀에 대응되는 위치에 다수개의 접속단자가 형성되는 반도체 패키지용 트랜스포머.
  3. 제 1항에 있어서,
    상기 케이스의 재질은 저 열팽창 폴리머로 이루어지는 반도체 패키지용 트랜스포머.
  4. 제 1항에 있어서,
    상기 케이스 상면의 개방부는 상기 기판상에 실장되는 칩의 크기와 동일하거 나 크게 형성되는 반도체 패키지용 트랜스포머.
  5. 제 1항에 있어서,
    상기 홀은 상기 케이스의 바닥면 전체 또는 중앙을 제외한 나머지 부분에 형성되는 반도체 패키지용 트랜스포머.
  6. 제 1항에 있어서,
    상기 홀에 삽입되는 리드핀이 더 포함되는 반도체 패키지용 트랜스포머.
  7. 제 6항에 있어서,
    상기 리드핀은,
    헤드;
    상기 헤드의 중앙부에 돌출된 접속핀; 및
    상기 헤드와 상기 접속핀 사이에 구비되는 스프링;
    으로 구성되는 반도체 패키지용 트랜스포머.
  8. 제 7항에 있어서,
    상기 리드핀의 헤드는 원반형 또는 다각형의 형상으로 형성되는 반도체 패키지용 트랜스포머.
KR1020080083719A 2008-08-27 2008-08-27 반도체 패키지용 트랜스포머 KR101003654B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080083719A KR101003654B1 (ko) 2008-08-27 2008-08-27 반도체 패키지용 트랜스포머
US12/461,869 US8143715B2 (en) 2008-08-27 2009-08-26 Semiconductor package transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083719A KR101003654B1 (ko) 2008-08-27 2008-08-27 반도체 패키지용 트랜스포머

Publications (2)

Publication Number Publication Date
KR20100025097A KR20100025097A (ko) 2010-03-09
KR101003654B1 true KR101003654B1 (ko) 2010-12-23

Family

ID=41724088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083719A KR101003654B1 (ko) 2008-08-27 2008-08-27 반도체 패키지용 트랜스포머

Country Status (2)

Country Link
US (1) US8143715B2 (ko)
KR (1) KR101003654B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150072846A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 반도체 패키지 모듈
MX2017002452A (es) * 2014-08-29 2017-10-23 Sami Labs Ltd Proceso para mejorar las cuentas viables de bacterias de acido lactico y composiciones utiles de las mismas.
CN115178206B (zh) 2017-07-31 2023-09-29 康宁股份有限公司 改进的工艺强化流反应器
DE112019000125B4 (de) 2018-10-30 2021-07-01 Mujin, Inc. Systeme, vorrichtungen und verfahren zur automatisierten verpackungsregistrierung
US11776876B2 (en) * 2021-01-25 2023-10-03 International Business Machines Corporation Distributing heatsink load across a processor module with separable input/output (I/O) connectors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001523047A (ja) * 1997-11-10 2001-11-20 パーカー−ハニフイン・コーポレーシヨン 非導電性熱放散器構成要素
US6397460B1 (en) * 1999-03-10 2002-06-04 Micron Technology, Inc. Electrical connector
US20070097606A1 (en) * 2005-09-12 2007-05-03 Fujitsu Component Limited Semiconductor device mounting socket

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226281A (en) * 1979-06-11 1980-10-07 International Business Machines Corporation Thermal conduction module
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5730606A (en) * 1996-04-02 1998-03-24 Aries Electronics, Inc. Universal production ball grid array socket
US6431899B1 (en) * 2000-04-24 2002-08-13 Fci Americas Technology, Inc. Socket assembly
US6803650B2 (en) * 2001-02-23 2004-10-12 Silicon Bandwidth Inc. Semiconductor die package having mesh power and ground planes
US6791184B2 (en) * 2002-07-23 2004-09-14 Hewlett-Packard Development Company, L.P. Support assembly for an integrated circuit package having solder columns
KR100626380B1 (ko) * 2004-07-14 2006-09-20 삼성전자주식회사 반도체 패키지
KR100652518B1 (ko) * 2005-07-06 2006-12-01 삼성전자주식회사 수납식 적층 패키지 및 그를 이용한 반도체 모듈
US8681924B2 (en) * 2008-04-29 2014-03-25 Holtec International Single-plate neutron absorbing apparatus and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001523047A (ja) * 1997-11-10 2001-11-20 パーカー−ハニフイン・コーポレーシヨン 非導電性熱放散器構成要素
US6397460B1 (en) * 1999-03-10 2002-06-04 Micron Technology, Inc. Electrical connector
US20070097606A1 (en) * 2005-09-12 2007-05-03 Fujitsu Component Limited Semiconductor device mounting socket

Also Published As

Publication number Publication date
US20100052152A1 (en) 2010-03-04
US8143715B2 (en) 2012-03-27
KR20100025097A (ko) 2010-03-09

Similar Documents

Publication Publication Date Title
US8368194B1 (en) Exposed die overmolded flip chip package
US7352058B2 (en) Methods for a multiple die integrated circuit package
US6836009B2 (en) Packaged microelectronic components
US8030135B2 (en) Methods for a multiple die integrated circuit package
JP4805901B2 (ja) 半導体パッケージ
US5018005A (en) Thin, molded, surface mount electronic device
JP5341337B2 (ja) 半導体装置及びその製造方法
US5045914A (en) Plastic pad array electronic AC device
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR101003654B1 (ko) 반도체 패키지용 트랜스포머
US7696618B2 (en) POP (package-on-package) semiconductor device
US6890186B2 (en) Socket structure for grid array (GA) packages
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
KR20050021905A (ko) 반도체 장치용 패키지
US20070246814A1 (en) Ball Grid array package structure
CN108400218B (zh) 一种基于csp型式的led封装方法
CN207265036U (zh) 堆叠半导体封装体和电子设备
KR100352119B1 (ko) 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법
KR100996982B1 (ko) 다중 다이 집적회로 패키지
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
KR100369501B1 (ko) 반도체패키지
CN115050658A (zh) 覆晶薄膜的封装方法及覆晶薄膜
KR19990001459A (ko) 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee