JP6399006B2 - 部品実装基板の製造方法 - Google Patents

部品実装基板の製造方法 Download PDF

Info

Publication number
JP6399006B2
JP6399006B2 JP2016010532A JP2016010532A JP6399006B2 JP 6399006 B2 JP6399006 B2 JP 6399006B2 JP 2016010532 A JP2016010532 A JP 2016010532A JP 2016010532 A JP2016010532 A JP 2016010532A JP 6399006 B2 JP6399006 B2 JP 6399006B2
Authority
JP
Japan
Prior art keywords
electronic component
bumps
resin
circuit board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016010532A
Other languages
English (en)
Other versions
JP2017130607A (ja
Inventor
圭亮 池野
圭亮 池野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016010532A priority Critical patent/JP6399006B2/ja
Publication of JP2017130607A publication Critical patent/JP2017130607A/ja
Application granted granted Critical
Publication of JP6399006B2 publication Critical patent/JP6399006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、バンプ接続型の電子部品とこの電子部品が実装された回路基板とからなる部品実装基板、および、この部品実装基板の製造方法に関する。
従来、各種の電子機器には、回路基板の表面に電子部品を実装した部品実装基板が多く用いられている。電子部品としては、特許文献1に示すようなバンプ接続型のものがある。回路基板の表面には、電子部品の実装用のランド導体が形成されている。電子部品のバンプと回路基板のランド導体とが接合されることによって、電子部品は、回路基板に電気的および物理的に接続される。
このような電子部品を回路基板に実装する場合、電子部品におけるバンプ形成面(裏面)を回路基板の表面に対向させて、電子部品を回路基板の表面に載置する。その後、電子部品を回路基板に押しつけて、所定の方法によってバンプとランド導体とを接合する。
一般的に、このようなバンプ接続型の電子部品では、バンプは電子部品のバンプ形成面(裏面)に所定のピッチで配置されている。
ここで、電子部品の仕様によっては、バンプのピッチが部分的に広い箇所がある。特許文献1では、電子部品の形成面におけるバンプのピッチが広い箇所に、ダミーバンプが形成されている。これにより、ランドに接続されるバンプとダミーバンプとによって構成される複数のバンプのピッチは一定になっている。
特開2001−358175号公報
しかしながら、バンプとランド導体とを接合する際に、電子部品が回路基板に押しつけられることによって、バンプには圧縮応力が係る。ダミーバンプは、強度が低いものが多く、圧縮応力によって破損することがある。
このようなダミーバンプの破損が生じると、電子部品を回路基板に安定して実装することができず、電子部品と回路基板との接続の信頼性が低下してしまう。
また、電子部品によっては、このようなダミーバンプが形成されずに流通するものも多い。このような場合、電子部品のバンプのピッチが局所的に広い箇所に、改めてダミーバンプを形成するのは容易ではない。ダミーバンプを形成しないまま、電子部品を実装した場合には、バンプが形成されている部分とバンプが形成されていない部分とで、回路基板に押し付けられる力にばらつきが生じ、安定した接合が行えないおそれがある。
したがって、本発明の目的は、電子部品のバンプのピッチが局所的に広い箇所があっても、電子部品と回路基板との接続の信頼性が高い部品実装基板を提供することにある。
この発明の部品実装基板は、複数のバンプが配列して形成された電子部品と、複数の樹脂層を積層してなり、複数のランド導体が形成された樹脂基板を有する回路基板と、を備え、複数のバンプを複数のランド導体に接合してなる。電子部品は、隣接するバンプの間隔が広い箇所がある。回路基板は、バンプの間隔が広い箇所に対向する箇所に、樹脂層の一部からなる突起部を有する。突起部は、電子部品におけるバンプの形成面に当接している。
この構成では、電子部品が回路基板に実装される際に、突起部が電子部品のバンプが無い部分を保持する。これにより、電子部品が回路基板に安定して実装される。
また、この発明の部品実装基板では、樹脂層は、可撓性樹脂からなることが好ましい。
この構成では、突起部が可撓性を有するので、電子部品が回路基板に実装される際に、突起部が電子部品に押し込まれても、突起部および電子部品の破損が抑制される。
また、この発明の部品実装基板では、樹脂層の弾性率は、3GPa以下であることが好ましい。
この構成では、上述の突起部および電子部品の破損がより確実に抑制される。
また、この発明の部品実装基板では、次の構成であることが好ましい。樹脂基板における電子部品が実装される側の表面を形成する樹脂層と突起部とは、一体に形成されている。
この構成では、突起部を容易に形成することができる。
また、この発明の部品実装基板では、表面を形成する樹脂層は、電子部品の実装面を平面視して、電子部品を囲み、電子部品に重ならない部分の全域を覆う形状であることが好ましい。
この構成では、樹脂基板の表面を形成する樹脂層に設けられた凹部内に電子部品が配置される。これにより、電子部品が樹脂基板の表面から突出する高さが低くなる。また、後述のアンダーフィル材を形成する場合においては、アンダーフィル材の堰き止め効果がある。
また、この発明の部品実装基板では、樹脂層は、熱可塑性樹脂からなることが好ましい。
この構成では、樹脂基板の形成が容易になり、且つ樹脂層間の接合の信頼性が向上する。
また、この発明の部品実装基板では、電子部品と回路基板との間には、アンダーフィル材が形成されている。
この構成では、電子部品のバンプと回路基板のランド導体との接合が保護され、信頼性が向上する。
また、この発明の部品実装基板では、バンプとランド導体とは、超音波接合されている。
この構成では、高熱をかけることなく、バンプとランド導体が接合される。これにより、特に、熱可塑性樹脂を用いた場合の接合が安定する。また、超音波接合では、電子部品を回路基板に押し付けるため、上述の突起部による接合の安定性がより有効に作用する。
また、この発明の部品実装基板では、樹脂基板における電子部品が実装される側の表面を形成する樹脂層の表面には、電子部品と重ならない位置に、回路導体が形成されていてもよい。
この構成では、形状を殆ど大きくすることなく、より多機能な回路が部品実装基板によって実現される。
また、この発明の部品実装基板では、樹脂基板における電子部品が実装される側の表面を形成する樹脂層の表面には、回路導体に第2の実装部品が実装されていてもよい。
この構成では、より多機能な回路が部品実装基板によって実現される。
また、この発明は、複数のバンプが配列して形成され、且つ隣接するバンプの間隔が広い箇所がある電子部品と、複数の樹脂層を積層してなり、複数のランド導体が形成された樹脂基板を有する回路基板と、を備え、複数のバンプを複数のランド導体に接合してなる部品実装基板の製造方法に関する。この部品実装基板の製造方法は、電子部品を回路基板に重ねて視て、電子部品のバンプの間隔が広い箇所に対応する樹脂基板の箇所に、樹脂層の一部からなる突起部を設ける工程を有する。この製造方法は、突起部を電子部品におけるバンプの形成面に当接させて、複数のバンプと複数のランド導体とを接合する工程を有する。
この製造方法では、電子部品と回路基板とが安定に接続された部品実装基板を容易に且つ確実に製造することができる。
また、この発明の部品実装基板の製造方法では、次の工程を有することが好ましい。突起部を設ける工程は、複数のランド導体が露出する形状で側壁面が部分的に突起する形状の貫通孔を、樹脂基板の表層の樹脂層に設ける工程を有する。突起部を設ける工程は、表層の樹脂層を含む複数の樹脂層を積層して前記樹脂基板を形成する工程を有する、
この製造方法では、樹脂基板の表面側に設けた凹部内に突起部が容易に形成される。
また、この発明の部品実装基板の製造方法では、次の工程を有することが好ましい。突起部を設ける工程は、表層の樹脂層を含む複数の樹脂層を積層して樹脂基板を形成する工程を有する。突起部を設ける工程は、樹脂基板を表層側からエッチングして、複数のランド導体が露出する形状で側壁面が部分的に突起する形状の凹部を形成する工程を有する。
この製造方法では、樹脂基板の表面側に設けた凹部内に突起部が容易に形成される。また、この製造方法では、電子部品を囲む表層の樹脂層から突起部が離間している構造も容易に実現される。
また、この発明の部品実装基板の製造方法では、複数のバンプと複数のランド導体とを接合する工程は、超音波接合であることが好ましい。
この製造方法では、接合時の熱が低くなる。これにより、特に、熱可塑性樹脂を用いた場合の接合が安定する。また、超音波接合では、電子部品を回路基板に押し付けるため、上述の突起部による接合の安定性がより有効に作用する。
また、この発明の部品実装基板の製造方法では、電子部品と樹脂基板との間にアンダーフィル材を充填する工程を、さらに有することが好ましい。
この製造方法では、バンプとランド導体との接合がより安定した部品実装基板が確実に製造される。
この発明によれば、電子部品のバンプのピッチが局所的に広い箇所があっても、電子部品と回路基板との接続の信頼性を高くすることができる。
(A)本発明の第1の実施形態に係る部品実装基板の構成を示す側面断面図であり、(B)本発明の第1の実施形態に係る部品実装基板の構成を示す分解側面断面図である。 (A)本発明の第1の実施形態に係る回路基板の平面図であり、(B)本発明の第1の実施形態に係る回路基板の側面断面図である。 本発明の第1の実施形態に係る回路基板の分解側面断面図である。 本発明の第1の実施形態に係る部品実装基板の製造方法の第1態様を示すフローチャートである。 本発明の第1の実施形態に係る部品実装基板の製造方法の第2態様の各工程での形状を示す側面断面図である。 本発明の第1の実施形態に係る部品実装基板の製造方法の第2態様を示すフローチャートである。 本発明の第2の実施形態に係る部品実装基板の構成を示す側面断面図である。
本発明の第1の実施形態に係る部品実装基板および部品実装基板の製造方法について、図を参照して説明する。図1(A)は、本発明の第1の実施形態に係る部品実装基板の構成を示す側面断面図であり、図1(B)は、本発明の第1の実施形態に係る部品実装基板の構成を示す分解側面断面図である。図2(A)は、本発明の第1の実施形態に係る回路基板の平面図であり、図2(B)は、本発明の第1の実施形態に係る回路基板の側面断面図である。図3は、本発明の第1の実施形態に係る回路基板の分解側面断面図である。
図1に示すように、部品実装基板10は、回路基板20、電子部品30、および、アンダーフィル材40を備える。なお、アンダーフィル材40は、省略することも可能である。
図1に示すように、電子部品30は、チップ本体31と複数のバンプ32とを備える。複数のバンプ32は、チップ本体31の裏面に配列されて形成されている。複数のバンプ32は、チップ本体31の側面に沿って、一部を除き、略等間隔で形成されている。複数のバンプ32における等間隔で形成されていない箇所(例えば、図1(B)に示すバンプ32が配列されている方向の略中央の箇所)は、隣り合うバンプ32の間隔が他の箇所(略等間隔な箇所)よりも広い。
図1、図2に示すように、回路基板20は、樹脂基板21、複数のランド導体22、配線導体23,24、層間接続導体25、および、外部接続導体26を備える。図3に示すように、複数の樹脂層200,201,202,203,204を積層してなる。複数の樹脂層200,201,202,203,204は、可撓性樹脂で且つ熱可塑性樹脂であり、例えば、液晶ポリマを主成分としてなる。
樹脂基板21の表面21SFには、凹部220が設けられている。複数のランド導体22は、凹部220の底面21BFに形成されている。凹部220は、後述の突起部210を除いて、平面視して電子部品30の複数のバンプ32の形成領域が内包される形状である。
複数のランド導体22は、凹部220の側壁面221に沿って配列して形成されている。図1(A)に示すように、複数のランド導体22は、電子部品30が回路基板20に実装された状態で、複数のバンプ32にそれぞれ接合している。言い換えれば、複数のランド導体22は、電子部品30が回路基板20に実装される状態において、凹部220の底面21BFにおける複数のバンプ32に対向する位置に配置されている。したがって、複数のランド導体22は、複数のバンプ32と同様に、略等間隔に配置される箇所と、隣り合うランド導体22の間隔が他の部分(略等間隔に配置される部分)よりも広い箇所と、を有する。
配線導体23は、複数のランド導体22と同層に形成されており、複数のランド導体22にそれぞれ接続されている。配線導体23は、凹部220の側壁面221を横切るように形成されている。言い換えれば、凹部220は、配線導体23におけるランド導体22に側の端部のみを露出するように形成されている。これにより、表層の樹脂層が配線導体23の保護層としても機能する。
配線導体24は、樹脂基板21の内部に形成されている。配線導体23と配線導体24は、層間接続導体25によって接続されている。外部接続導体26は、樹脂基板21の裏面21RFに形成されている。外部接続導体26は、図示しない導体パターンを用いて、直接的または間接的に、配線導体23,24に接続されている。なお、配線導体23,24、層間接続導体25、および外部接続導体26の形状および配置のバターンは、回路基板20で実現する電気回路に応じて適宜決定すればよい。
凹部220内には、突起部210が形成されている。突起部210は、凹部220の側壁面221に繋がっている。
突起部210は、隣り合うランド導体22の間隔が他の部分よりも広い箇所に形成されている。具体的に、図2(A)の例であれば、複数のランド導体22が一直線に並ぶ箇所において、途中にランド導体22が配置されていない箇所がある。この箇所に突起部210が形成されている。また、それぞれに直交する方向に複数のランド導体22が配置されており、この角部のランド導体22が無い箇所がある。この箇所に突起部210が形成されている。すなわち、一部の角部においてランド導体22とバンプ32が配置され、他部の角部にランド導体22とバンプ32が配置されない場合に、この箇所に突起部210を形成している。突起部210は、間隔が離れている2つのランド導体22から等間隔の位置に形成されていることが好ましい。
突起部210の平面形状は、ランド導体22の平面形状と略同じであることが好ましい。このような形状とすることによって、後述するアンダーフィル材40の充填の際に、アンダーフィル材40の流れを妨げない。したがって、電子部品30の裏面の全体にアンダーフィル材40を安定して充填しやすい。
突起部210の高さは、電子部品30のバンプ32がランド導体22に接合した状態において、突起部210が電子部品30の裏面に当接するように設定されている。
図1(A)に示すように、アンダーフィル材40は、電子部品30と回路基板20との間を充填するように配置されている。また、図1(A)の例では、アンダーフィル材40は、凹部220を充填するように配置されている。アンダーフィル材40は、絶縁性の樹脂材料からなる。このようなアンダーフィル材40を用いることによって、バンプ32とランド導体22との接合の信頼性を向上させることができる。
上述のような構成を用いることによって、電子部品30を回路基板20に実装する際に、電子部品30におけるバンプ32の間隔が広い部分では、突起部210によって電子部品30が保持される。したがって、電子部品30を回路基板20に安定して実装することができる。これにより、バンプ32とランド導体22との接合の信頼性を向上することができる。
このような構成の部品実装基板10は、次に示す製造方法によって製造される。図4は、本発明の第1の実施形態に係る部品実装基板の製造方法の第1態様を示すフローチャートである。
まず、片面に導体(例えば、銅(Cu))が配置されている樹脂層201,202,203,204において導体をパターニングする(S101)。例えば、図3の形状であれば、樹脂層201にランド導体22および配線導体23を形成し、樹脂層202,203に配線導体24を形成し、樹脂層204に外部接続導体26を形成する。また、樹脂層201に貫通孔を形成し、当該貫通孔に、層間接続導体25となる導電ペーストを充填する。
次に、樹脂基板の表層となる導体パターンが形成されていない樹脂層200に、側壁面221に繋がる突起部210を有する開口部211を形成する(S102)。このように、開口部211の側壁面221と突起部210とが繋がる形状とすることによって、突起部210を容易に形成することができる。また、樹脂層200からなる他の部分に突起部210が繋がっているので、樹脂層200からなる他の部分に突起部210が繋がっていない形状よりも、突起部210がつぶれにくくなる。したがって、電子部品30を回路基板20に、より安定して実装することができる。また、樹脂層200からなる他の部分に突起部210が繋がっているため、樹脂層200が分断されないので、樹脂層200の工程上のハンドリング性を阻害しない。
次に、導体パターンが形成されていない樹脂層200と導体パターンが形成されている樹脂層201,202,203,204を積層して、加熱プレスする(S103)。これにより、複数の樹脂層200,201,202,203,204が接合し、導電ペーストが固化して層間接続導体25が形成される。この結果、樹脂基板21が形成される。複数の樹脂層200,201,202,203,204を熱可塑性樹脂とすることによって、加熱プレスのみで樹脂基板21を形成でき、層間に接着材等を必要とせず、製造工程が簡素化される。また、樹脂層と異なる材料が樹脂層間に配置されていないので、樹脂基板21が屈曲等する際に界面剥離が生じ難く、層間の接合の信頼性が向上する。これにより、信頼性の高い樹脂基板21が形成される。
この樹脂基板21は、図2に示すように、樹脂層200の厚みに応じた深さの凹部220を表面21SF側に備える。したがって、樹脂層200の厚みを、電子部品30が回路基板20に実装された際に電子部品30の裏面が突起部210の天面に当接するように設定することで、所望の高さの突起部210を容易に形成することができる。
次に、回路基板20の表面21SF側に電子部品30を実装する。具体的には、電子部品30を凹部220内に配置し、複数のバンプ32とランド導体22とを当接させ、超音波接合を行う(S104)。これにより、電子部品30が回路基板20に実装される。
この超音波接合の際、電子部品30は、回路基板20に向けて押し込まれる。この押し込みの際、突起部210が配置されることによって、電子部品30におけるバンプ32の間隔が広い箇所が突起部210によって保持され、安定した超音波接合が可能になる。また、樹脂層すなわち樹脂基板21が可撓性を有するので、電子部品30が突起部210を押し込んでも、突起部210が押し込みの応力を緩和し、突起部210および電子部品30の破損を抑制することができる。
次に、回路基板20と電子部品30との間にアンダーフィル材40を充填し、固化する(S105)。ここで、上述のように突起部210の平面形状がランド導体22と同程度であるので、突起部210によってアンダーフィル材40の流れが阻害されにくくなる。これにより、アンダーフィル材40を、電子部品30と回路基板20との間に、隙間無く、安定して充填することができる。
また、本実施形態の構成では、電子部品30が回路基板20の凹部220内に配置されているので、凹部220の側壁面221によってアンダーフィル材40の流れを抑制できる。これにより、アンダーフィル材40を所望とする箇所のみに確実に充填することができる。なお、アンダーフィル材40は、充填されていなくてもよい。
このように、上述の製造方法を用いることによって、信頼性が高い部品実装基板10を容易な工程で製造することができる。
また、本実施形態に係る部品実装基板10は、次に示す製造方法を用いてもよい。図5(A),(B),(C)は、本発明の第1の実施形態に係る部品実装基板の製造方法の第2態様の各工程での形状を示す側面断面図である。図6は、本発明の第1の実施形態に係る部品実装基板の製造方法の第2態様を示すフローチャートである。
まず、図5(A)に示すように、片面に導体(例えば、銅(Cu))が配置されている樹脂層201,202,203,204に導体をパターニングする(S101)。次に、複数の樹脂層200,201,202,203,204を積層して、加熱プレスする(S103)。これにより、複数の樹脂層200,201,202,203,204が接合し、導電ペーストが固化して層間接続導体25が形成される。この結果、図5(B)に示すように、凹部を有さない樹脂基板21が形成される。
次に、樹脂基板21の表面21SF側からレーザ等によってエッチングを行い、側壁面221に繋がる突起部210を備える凹部220を形成する(S111)。このエッチングによって、ランド導体22が樹脂基板21の表面21SF側に露出する。
次に、回路基板20の表面21SF側に電子部品30を実装する。具体的には、電子部品30を凹部220内に配置し、複数のバンプ32とランド導体22とを当接させ、超音波接合を行う(S104)。これにより、電子部品30が回路基板20に実装される。
次に、回路基板20と電子部品30との間にアンダーフィル材40を充填し、固化する(S105)。なお、アンダーフィル材40は、充填されていなくてもよい。
このような製造方法であっても、信頼性が高い部品実装基板10を容易な工程で製造することができる。また、図6に示す製造方法を用いた場合、突起部210が凹部220の側壁面に繋がらない形状も実現することができる。これにより、突起部210の形成位置の自由度が向上する。また、突起部210の平面形状をランド導体22と同じにすることができ、アンダーフィル材40の流動をさらに確実にすることができる。
なお、樹脂基板21を構成する樹脂層200,201,202,203,204の弾性率は3GPa以下であることが好ましい。このような弾性率の樹脂層を採用することによって、電子部品30と回路基板20との接合時の突起部210による押し込み応力の緩和効果をさらに高くすることができる。
次に、第2の実施形態に係る部品実装基板について、図を参照して説明する。図7は、本発明の第2の実施形態に係る部品実装基板の構成を示す側面断面図である。
図7に示すように、本実施形態に部品実装基板10Bは、第1の実施形態に係る部品実装基板10に対して、回路導体27および実装部品50を追加したものである。部品実装基板10Bの他の構成は、第1の実施形態に係る部品実装基板10と同じであり、同じ箇所の説明は省略する。
回路基板20Bは、第1の実施形態に係る回路基板20の構成とともに、回路導体27と実装部品50を備える。
回路導体27は、樹脂基板21の表面に形成されている。この際、回路導体27は、樹脂基板21の表面における、凹部220と異なる位置、すなわち、電子部品30と重ならない位置に配置されている。実装部品50は、回路導体27に実装されている。なお、実装部品50は、省略することもでき、回路導体27のみで所定の電気回路を形成することもできる。
このような構成では、突起部210として用いられる樹脂層200を電気回路の一部としたり、他の部品実装用の電極形成に用いたりすることができ、回路基板20Bの回路構成の密度が向上する。したがって、回路基板20Bの形状を殆ど大きくすることなく、より多機能な回路を実現することができる。
また、このような構成では、実装部品50の高さ寸法と比較して電子部品30の高さ寸法が大きくても、電子部品30が凹部220に部分的に埋まっていることによって、部品実装基板10Bとしての高さ寸法を小さくできる。よって、多機能で低背な部品実装基板10Bを実現できる。
10,10B:部品実装基板
20,20B:回路基板
21:樹脂基板
21BF:底面
21RF:裏面
21SF:表面
22:ランド導体
23,24:配線導体
25:層間接続導体
26:外部接続導体
27:回路導体
30:電子部品
31:チップ本体
32:バンプ
40:アンダーフィル材
50:実装部品
200,201,202,203,204:樹脂層
210:突起部
211:開口部
220:凹部
221:側壁面

Claims (4)

  1. 複数のバンプが配列して形成され、且つ隣接するバンプの間隔が広い箇所がある電子部品と、複数の樹脂層を積層してなり、複数のランド導体が形成された樹脂基板を有する回路基板と、を備え、前記複数のバンプを前記複数のランド導体に接合してなる部品実装基板の製造方法であって、
    前記電子部品を前記回路基板に重ねて視て、前記電子部品のバンプの間隔が広い箇所に対応する前記樹脂基板の箇所に、前記樹脂層の一部からなる突起部を設ける工程と、
    前記突起部を前記電子部品におけるバンプの形成面に当接させて、前記複数のバンプと前記複数のランド導体とを接合する工程と、
    を有し、
    前記突起部を設ける工程は、
    前記複数のランド導体が露出する形状で側壁面が部分的に突起する形状の貫通孔を、前記樹脂基板の表層の樹脂層に設ける工程と、
    前記表層の樹脂層を含む複数の樹脂層を積層して前記樹脂基板を形成する工程と、
    を有する、部品実装基板の製造方法。
  2. 複数のバンプが配列して形成され、且つ隣接するバンプの間隔が広い箇所がある電子部品と、複数の樹脂層を積層してなり、複数のランド導体が形成された樹脂基板を有する回路基板と、を備え、前記複数のバンプを前記複数のランド導体に接合してなる部品実装基板の製造方法であって、
    前記電子部品を前記回路基板に重ねて視て、前記電子部品のバンプの間隔が広い箇所に対応する前記樹脂基板の箇所に、前記樹脂層の一部からなる突起部を設ける工程と、
    前記突起部を前記電子部品におけるバンプの形成面に当接させて、前記複数のバンプと前記複数のランド導体とを接合する工程と、
    を有し、
    前記突起部を設ける工程は、
    表層の樹脂層を含む複数の樹脂層を積層して樹脂基板を形成する工程と、
    前記樹脂基板を前記表層側からエッチングして、前記複数のランド導体が露出する形状で側壁面が部分的に突起する形状の凹部を形成する工程と、
    を有する、部品実装基板の製造方法。
  3. 前記複数のバンプと前記複数のランド導体とを接合する工程は、超音波接合である、
    請求項1または請求項2に記載の部品実装基板の製造方法。
  4. 前記電子部品と前記樹脂基板との間にアンダーフィル材を充填する工程を、さらに有する、請求項乃至請求項のいずれかに記載の部品実装基板の製造方法。
JP2016010532A 2016-01-22 2016-01-22 部品実装基板の製造方法 Active JP6399006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016010532A JP6399006B2 (ja) 2016-01-22 2016-01-22 部品実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016010532A JP6399006B2 (ja) 2016-01-22 2016-01-22 部品実装基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017130607A JP2017130607A (ja) 2017-07-27
JP6399006B2 true JP6399006B2 (ja) 2018-10-03

Family

ID=59396709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016010532A Active JP6399006B2 (ja) 2016-01-22 2016-01-22 部品実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP6399006B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004744A (ja) * 2018-06-25 2020-01-09 株式会社村田製作所 高周波モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119650A (ja) * 2002-09-26 2004-04-15 Nec Kansai Ltd 半導体装置
JP2005039241A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005191335A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd フィルム基板、半導体装置、およびその製造方法
US8436253B2 (en) * 2008-05-23 2013-05-07 Panasonic Corporation Method of manufacturing mounting structure and mounting structure
JP2013004648A (ja) * 2011-06-15 2013-01-07 Toppan Printing Co Ltd 半導体パッケージの製造方法

Also Published As

Publication number Publication date
JP2017130607A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
WO2007125849A1 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
KR20150025129A (ko) 전자 소자 모듈 및 그 제조 방법
JP5574073B2 (ja) 高周波モジュール
KR101477392B1 (ko) 전자 소자 모듈
KR101548799B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20150195913A1 (en) Electric component module
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US10568209B2 (en) Resin substrate, component-mounted resin substrate, and method of manufacturing component-mounted resin substrate
JP6399006B2 (ja) 部品実装基板の製造方法
WO2017183394A1 (ja) 多層基板および電子機器
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP6593447B2 (ja) 樹脂基板、部品実装樹脂基板、樹脂基板の製造方法、部品実装樹脂基板の製造方法
KR200478126Y1 (ko) 전자 소자 모듈
WO2012132524A1 (ja) フレキシブル多層基板
US9633923B2 (en) Electronic device module and manufacturing method thereof
KR101489678B1 (ko) 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법
KR100516815B1 (ko) 반도체장치
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
JP2012227320A (ja) 半導体装置
TWI470710B (zh) 電子零件的接合結構
JP5804762B2 (ja) 圧電デバイス
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
US9859632B2 (en) Composite substrate and rigid substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6399006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150