JP3225369U - 半導体素子パッケージ - Google Patents

半導体素子パッケージ Download PDF

Info

Publication number
JP3225369U
JP3225369U JP2019004834U JP2019004834U JP3225369U JP 3225369 U JP3225369 U JP 3225369U JP 2019004834 U JP2019004834 U JP 2019004834U JP 2019004834 U JP2019004834 U JP 2019004834U JP 3225369 U JP3225369 U JP 3225369U
Authority
JP
Japan
Prior art keywords
top surface
resin layer
semiconductor
lead
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019004834U
Other languages
English (en)
Inventor
チア ノン ホアン
チア ノン ホアン
Original Assignee
長華科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長華科技股▲ふん▼有限公司 filed Critical 長華科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3225369U publication Critical patent/JP3225369U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】はんだのリフローを強化し、はんだ付けを目視により検出することができる半導体素子パッケージを提供する。【解決手段】チップ配置部２１と、複数のリード２２と、チップ配置部２１に取り付けられる半導体ユニット３と、半導体ユニット３を覆うようにリードフレームユニットに形成されるパッケージ樹脂層４と、を具える半導体素子パッケージであって、各リード２２は、いずれも、リード本体２３と、パッケージ樹脂層４から突出している延伸部２４と、スロット２５と、を有し、延伸部２４は、延伸部２４の頂面である第３の頂面２４２と、延伸部２４の底面である第３の底面２４１と、パッケージ樹脂層４から突出した先端にある先端面２４３と、を有し、スロット２５は、延伸部２４の先端面２４３からリード本体２３側へ延伸するように第３の底面２４１に凹設されている。【選択図】図４

Description

本考案は半導体素子を収容するパッケージに関し、具体的には、外向きのリードを有する半導体素子パッケージに関する。
図１に従来の外向きのリードを有する半導体素子パッケージが開示されている。該半導体素子パッケージは、リードフレーム１１と、リードフレーム１１に設けられている半導体素子を覆うようにリードフレーム１１に形成される樹脂層１２と、を具える。リードフレーム１１は、チップ設置部１１１と、チップ設置部１１１と隙間を有するように互いに間隔を開けてチップ設置部１１１の周囲に配置される複数のリード部１１２と、を有する。リード部１１２の一部は、樹脂層１２から突出している。
しかしながら、従来の半導体素子パッケージのリード部１１２の底面１１３が平面に形成されるものが通常であるので、このような半導体素子パッケージを後工程の回路基板とはんだ付けするときには、はんだ付けするためのはんだが、リードの底面からリフロー（ｒｅｆｌｏｗ）してリードの側面に回り込み難いという問題がある。はんだがリードの側面に回り込んでいない場合、リードとはんだとのはんだ付け具合を目視により検出することができず、検出の難易度が高くなるという問題もある。また、はんだとリードとの接触面積が小さいほど、半導体パッケージ構造と回路基板との機械的な強度が弱くなる。
したがって、本考案は、このような問題に鑑みて、はんだの回り込みが容易になり、且つ、リードとはんだとのはんだ付けを検出しやすい半導体素子パッケージを提供することを目的とする。
前記目的を達成するための手段として、本考案は、以下の半導体素子パッケージを提供する。
本考案の半導体素子パッケージは、
リードフレームユニットと、前記リードフレームユニットに取り付けられる半導体ユニットと、前記半導体ユニットを覆うように前記リードフレームユニットに形成されるパッケージ樹脂層と、を具える半導体素子パッケージであって、前記リードフレームユニットは、チップ配置部と、前記チップ配置部と隙間を有するように互いに間隔を開けて前記チップ配置部の周囲に配置される複数のリードと、を有し、前記半導体ユニットは、前記チップ配置部に配置される半導体チップと、各前記リードと前記半導体チップとをそれぞれ電気的に接続する複数のワイヤと、を有し、前記チップ配置部は、前記半導体チップを支持する第１の頂面と、前記第１の頂面の反対側にある第１の底面と、を有し、各前記リードは、いずれも、リード本体と、前記リード本体に形成され、前記チップ配置部から離れる方向へ延伸する延伸部と、前記リードに形成されるスロットと、を有し、前記リード本体は、前記第１の頂面が向かっている方向である上方に面すると共に、前記パッケージ樹脂層により覆われる第２の頂面と、前記第２の頂面の反対側にある第２の底面と、を有し、前記延伸部は、前記上方に面すると共に、前記パッケージ樹脂層により覆われない第３の頂面と、前記第３の頂面の反対側にある第３の底面と、前記第３の頂面及び前記第３の底面に接続されると共に、前記リード本体から延伸した先端にある先端面と、を有し、前記スロットは、前記延伸部の前記先端面から前記リード本体側へ延伸するように前記第３の底面に凹設されており、前記パッケージ樹脂層は、前記上方に面する第４の頂面と、前記第４の頂面の反対面である第４の底面と、前記第４の頂面及び前記第４の底面の両方に臨むと共に、前記延伸部が突出する側面とを有するように前記リードフレームユニットの前記リード本体の前記第２の頂面及び前記半導体ユニットを覆っており、前記第１の底面と、前記第２の底面と、前記第３の底面と、前記第４の底面とは、同一平面にあることを特徴とする。
上記構成によれば、本考案に係る半導体素子パッケージは、前記スロットが形成された前記リードを備えるので、該半導体素子パッケージを後工程の回路基板とはんだ付けするとき、はんだが前記リードの前記スロットにより回り込みやすい。よって、はんだと前記リードとの接触面積が大きくなる。また、前記スロットは前記先端面から前記リード本体側へ延伸するので、前記リードとはんだとのはんだ付けは、前記先端面から目視により検出することができる。
従来の半導体素子パッケージを示す斜視図である。 本考案の一実施形態の半導体素子パッケージの底面を示す斜視図である。 該実施形態の頂面を示す斜視図である。 図３におけるＩＶ-ＩＶ線に沿った断面が示される断面図である。 該実施形態の製造フロー図である。 図５の続きの製造フロー図である。
以下、図２〜図４を参照して本考案の一実施形態の半導体素子パッケージを説明する。ここで、図２は、本考案に係る半導体素子パッケージの実施形態の底面を示す斜視図であり、図３は、該実施形態の頂面を示す斜視図であり、図４は、図３におけるＩＶ-ＩＶ線に沿った断面が示される断面図である。
本実施形態の半導体素子パッケージは、リードフレームユニット２と、リードフレームユニット２に取り付けられる半導体ユニット３と、リードフレームユニット２を覆うように半導体ユニット３に形成されるパッケージ樹脂層４と、を具える。
リードフレームユニット２は、チップ配置部２１と、チップ配置部２１と隙間を有するように互いに間隔を開けてチップ配置部２１の周囲に配置される複数のリード２２と、を有する。チップ配置部２１は、例えば、銅合金又は鉄ニッケル合金から選ばれた導電材料により作成され、リード２２は、チップ配置部２１と同じ材料により作成される。
半導体ユニット３は、チップ配置部２１に配置される半導体チップ３１と、各リード２２と半導体チップ３１とをそれぞれ電気的に接続する複数のワイヤ３２と、を有する。
チップ配置部２１は、半導体チップ３１を支持する第１の頂面２１２と、第１の頂面２１２の反対側にある第１の底面２１１と、を有する。各リード２２は、いずれも、リード本体２３と、リード本体２３に形成され、チップ配置部２１から離れる方向へ延伸する延伸部２４と、リード２２に形成されるスロット２５と、を有する。
リード本体２３は、第１の頂面２１２が向かっている方向である上方に面すると共に、パッケージ樹脂層４により覆われる第２の頂面２３２と、第２の頂面２３２の反対側にある第２の底面２３１と、を有する。
延伸部２４は、前記上方に面すると共に、パッケージ樹脂層４により覆われない第３の頂面２４２と、第３の頂面２４２の反対側にある第３の底面２４１と、第３の頂面２４２及び第３の底面２４１に接続されると共に、リード本体２３から延伸した先端にある先端面２４３と、を有する。
なお、リード本体２３の第２の底面２３１と、延伸部２４の第３の底面２４１とによりリード２２の底面である第５の底面２２１が構成され、リード本体２３の第２の頂面２３２と、延伸部２４の第３の頂面２４２とによりリード２２の頂面である第５の頂面２２２が構成される。
スロット２５は、延伸部２４の先端面２４３からリード本体２３側へ延伸するように延伸部２４の第３の底面２４１に凹設されており、さらに、本実施形態において、スロット２５は、先端面２４３から第３の底面２４１を経由して第２の底面２３１にも食い込むように延伸するよう凹設されている。つまり、本考案について、スロット２５は、延伸部２４の先端面２４３からリード本体２３側へ延伸するようにリード２２の底面である第５の底面２２１に凹設されればよい。
また、本実施形態において、スロット２５の延伸方向と直交する幅方向における断面形状は、半円形であるが、本考案としては、この形状に限定されない。
パッケージ樹脂層４は、前記上方に面する第４の頂面４２と、第４の頂面４２の反対面である第４の底面４１と、第４の頂面４２及び第４の底面４１に接続されると共に、リード２２の延伸部２４が突出する側面とを有するようにリードフレームユニット２及び半導体ユニット３を覆っている（即ち、チップ配置部２１の第１の頂面２１２と、リード本体２３の第２の頂面２３２と、半導体ユニット３と、を覆っている）。また、本実施形態において、パッケージ樹脂層４は、不透明な絶縁材料により作成されるが、本考案としては、透明な絶縁材料により作成されてもよい。また、第１の底面２１１と、第２の底面２３１と、第３の底面２４１と、第４の底面４１とは、同一平面にある。
図２と図３に示されているように、パッケージ樹脂層４の第４の頂面４２及び第４の底面４１は、いずれも略四角形の周縁を有するように形成されていると共に、第４の頂面４２と平行する方向である横方向に切った横断面において、パッケージ樹脂層４の断面の面積は第４の頂面４２からリードフレームユニット２に接近するにつれて大きくなり、且つ、第４の頂面４２と側面とが接している周縁部は、丸み面取りされている。また、延伸部２４の第３の頂面２４２は、隣接するパッケージ樹脂層４の側面と鈍角を成すように形成されている。
また、他の実施形態において、スロット２５は、延伸部２４の第３の底面２４１に凹設されると共に、パッケージ樹脂層４は、更に、一部の延伸部２４を覆う。この場合、スロット２５の前記上方からの投影の一部は、パッケージ樹脂層４の前記上方からの投影の一部と重なっている。
本実施形態において、スロット２５は、先端面２４３から第３の底面２４１を経由して第２の底面２３１にも食い込むように延伸して凹設されるので、パッケージ樹脂層４が延伸部２４を覆わなくても、スロット２５の前記上方からの投影の一部は、パッケージ樹脂層４の前記上方からの投影の一部と重なる。
また、本実施形態においては、半導体素子パッケージの全体の大きさに影響を与えないように、先端面２４３からパッケージ樹脂層４までの距離Ｓは、０．０５〜０．３ｍｍの範囲内にある。
また、本考案に係る他の実施形態において、リードフレームユニット２の表面（すなわち、第１の頂面２１２と第１の底面２１１と第５の頂面２２２と第５の底面２２１が含まれるチップ配置部２１とリード２２の表面である。）には、単層または多層の導電被膜（図示せず）が形成される。前記導電被膜は、例えば、ニッケル、パラジウム、銀、金などの金属又は合金から選ばれたものである。これにより、リードフレームユニット２とワイヤ３２との密着性、及びリードフレームユニット２とパッケージ樹脂層４との密着性を向上させることができる。また、該導電被膜によりリード２２の濡れ性が高くなるので、はんだがスロット２５により回り込み易くなり、スロット２５は先端面２４３から延伸するものであるので、リード２２とはんだとのはんだ付けを先端面２４３から目視して検出しやすい。
＜半導体素子パッケージの製造方法＞
以下、図５と図６を参照して本考案の一実施形態の半導体素子パッケージの製造方法について説明する。図５は、該実施形態の製造フロー図であり、図６は、図５の続きの製造フロー図である。
第１に、導電材料により作成された導電基板９００を準備する。また、該導電材料は、例えば銅合金や鉄ニッケル合金などから構成されたものである。
第２に、図５のＢ部分に示されるように、導電基板９００をアレイ配置される複数のリードフレームユニット２に区切る複数の区分パーツ９０１と、リードフレームユニット２のチップ配置部２１と、チップ配置部２１と隙間を有するように互いに間隔を開けてチップ配置部２１の周囲に配置される複数のリード２２と、が形成されるように、導電基板９００に対して第１のエッチング工程を実行する。
第３に、図５のＣ部分に示されるように、リード２２の長さ方向に沿って延伸するようにリード２２に凹設されるスロット２５が形成されるように、各リード２２に対して第２のエッチング工程を実行する。
第４に、半導体チップ３１を各チップ配置部２１の頂面である第１の頂面２１２にそれぞれ配置してから、ワイヤボンディング工程を実行する。具体的には、複数のワイヤ３２を介して、各リード２２と半導体チップ３１とをそれぞれ電気的に接続する。これによって、図６のＤ部分に示されるように半導体素子パッケージの仕掛品を得る。
第５に、該仕掛品を本実施形態の半導体素子パッケージに係るパッケージ樹脂層４の形状に対応するモールド（図示せず）内に設置してから、パッケージ樹脂層４の材料を該モールド内に注入して固化させ、そして離型する。このモールディングは、該パッケージ樹脂層４が、半導体チップ３１、チップ配置部２１及びリード２２の一部を覆い、各リード２２の間にある間隔及び各リード２２とチップ配置部２１の間にある隙間を充填する一方、リード２２の他の一部である延伸部２４を覆わず、各スロット２５を充填しないように行なわれる。
続いて、導電基板９００を図６のＥ部分に示された虚線に沿って切断して、複数の半導体素子パッケージ９０２を得る。
上述の製造フローにより、図３に示されている半導体素子パッケージを得ることができる。
一実施形態として以上のような構成とされた半導体素子パッケージによれば、スロットが形成されたリードを備えるので、半導体素子パッケージを後工程の回路基板とはんだ付けするとき、はんだがリードのスロットによって回り込みやすい。よって、はんだとリードとの接触面積が大きくなる。また、スロットは先端面からリード本体側へ延伸するので、リードとはんだとのはんだ付けは、先端面から目視により検出することができる。
以上、本考案の好ましい実施形態及び変化例を説明したが、本考案はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。
本考案に係る半導体素子パッケージは、外向きのリードを有する半導体素子パッケージに対する様々な応用が可能である。
２ リードフレームユニット
２１ チップ配置部
２１１ 第１の底面
２１２ 第１の頂面
２２ リード
２２１ 第５の底面
２２２ 第５の頂面
２３ リード本体
２３１ 第２の底面
２３２ 第２の頂面
２４ 延伸部
２４１ 第３の底面
２４２ 第３の頂面
２４３ 先端面
２５ スロット
３ 半導体ユニット
３１ 半導体チップ
３２ ワイヤ
４ パッケージ樹脂層
４１ 第４の底面
４２ 第４の頂面
９００ 導電基板
９０１ 区分パーツ
９０２ 半導体素子パッケージ
Ｓ 先端面からパッケージ樹脂層までの距離

Claims (6)

  1. リードフレームユニットと、前記リードフレームユニットに取り付けられる半導体ユニットと、前記半導体ユニットを覆うように前記リードフレームユニットに形成されるパッケージ樹脂層と、を具える半導体素子パッケージであって、
    前記リードフレームユニットは、チップ配置部と、前記チップ配置部と隙間を有するように互いに間隔を開けて前記チップ配置部の周囲に配置される複数のリードと、を有し、
    前記半導体ユニットは、前記チップ配置部に配置される半導体チップと、各前記リードと前記半導体チップとをそれぞれ電気的に接続する複数のワイヤと、を有し、
    前記チップ配置部は、前記半導体チップを支持する第１の頂面と、前記第１の頂面の反対側にある第１の底面と、を有し、
    各前記リードは、いずれも、リード本体と、前記リード本体に形成され、前記チップ配置部から離れる方向へ延伸する延伸部と、前記リードに形成されるスロットと、を有し、
    前記リード本体は、前記第１の頂面が向かっている方向である上方に面すると共に、前記パッケージ樹脂層により覆われる第２の頂面と、前記第２の頂面の反対側にある第２の底面と、を有し、
    前記延伸部は、前記上方に面すると共に、前記パッケージ樹脂層により覆われない第３の頂面と、前記第３の頂面の反対側にある第３の底面と、前記第３の頂面及び前記第３の底面に接続されると共に、前記リード本体から延伸した先端にある先端面と、を有し、
    前記スロットは、前記延伸部の前記先端面から前記リード本体側へ延伸するように前記第３の底面に凹設されており、
    前記パッケージ樹脂層は、前記上方に面する第４の頂面と、前記第４の頂面の反対面である第４の底面と、前記第４の頂面及び前記第４の底面に接続されると共に、前記延伸部が突出する側面と、を有するように前記リードフレームユニットの前記リード本体の前記第２の頂面及び前記半導体ユニットを覆っており、
    前記第１の底面と、前記第２の底面と、前記第３の底面と、前記第４の底面とは、同一平面にあることを特徴とする半導体素子パッケージ。
  2. 前記スロットは、前記スロットの前記上方からの投影の一部が、前記パッケージ樹脂層の前記上方からの投影の一部と重なるように形成されていることを特徴とする請求項１に記載の半導体素子パッケージ。
  3. 前記スロットは、前記先端面から前記第３の底面を経由して前記第２の底面にも食い込むように延伸するよう凹設されていることを特徴とする請求項１または請求項２に記載の半導体素子パッケージ。
  4. 前記先端面から前記パッケージ樹脂層までの距離は、０．０５〜０．３ｍｍの範囲内にあることを特徴とする請求項１に記載の半導体素子パッケージ。
  5. 前記延伸部の前記第３の頂面は、隣接する前記パッケージ樹脂層の前記側面と鈍角を成すように形成されていることを特徴とする請求項１に記載の半導体素子パッケージ。
  6. 前記パッケージ樹脂層の前記第４の頂面及び前記第４の底面は、いずれも略四角形の周縁を有するように形成されていると共に、前記第４の頂面から前記リードフレームユニットに接近するにつれて、前記パッケージ樹脂層の横断面の面積が大きくなり、
    前記第４の頂面と前記側面とが接している周縁部は、丸み面取りされていることを特徴とする請求項１に記載の半導体素子パッケージ。
JP2019004834U 2019-09-27 2019-12-20 半導体素子パッケージ Active JP3225369U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108212872 2019-09-27
TW108212872U TWM589900U (zh) 2019-09-27 2019-09-27 具有外凸微型引腳的半導體封裝元件

Publications (1)

Publication Number Publication Date
JP3225369U true JP3225369U (ja) 2020-02-27

Family

ID=69593837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019004834U Active JP3225369U (ja) 2019-09-27 2019-12-20 半導体素子パッケージ

Country Status (4)

Country Link
US (1) US20210098358A1 (ja)
JP (1) JP3225369U (ja)
KR (1) KR20210000777U (ja)
TW (1) TWM589900U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750988B (zh) * 2021-01-05 2021-12-21 南茂科技股份有限公司 導線架及其運用於半導體封裝結構的製作方法

Also Published As

Publication number Publication date
US20210098358A1 (en) 2021-04-01
TWM589900U (zh) 2020-01-21
KR20210000777U (ko) 2021-04-07

Similar Documents

Publication Publication Date Title
EP1911092B1 (en) Integrated circuit packaging
TWI409926B (zh) 導線架
JP5232394B2 (ja) 半導体装置の製造方法
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2014515187A5 (ja)
JP2006294809A (ja) 半導体装置
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
CN106298699A (zh) 封装结构以及封装方法
JP2023036823A (ja) 半導体装置
CN105990268A (zh) 电子封装结构及其制法
JP3225369U (ja) 半導体素子パッケージ
JP2009099905A5 (ja)
KR101331737B1 (ko) 반도체 패키지
JP6909630B2 (ja) 半導体装置
JP2006286920A (ja) 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置
JP3222687U (ja) リードフレーム構造及びそのパッケージユニット
JP2012074456A (ja) リードフレーム、それを用いる半導体装置及び半導体装置の製造方法
JP5120087B2 (ja) 半導体装置及びその製造方法
JP3942495B2 (ja) 半導体装置
JPS62123727A (ja) 半導体装置
TWI463579B (zh) 四方平面無導腳半導體封裝件及其製法
KR20010055041A (ko) 지지각을 갖는 기판을 이용한 반도체 패키지
WO2023189650A1 (ja) 半導体装置
JPS6379361A (ja) 立設実装形半導体装置

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3225369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250