CN106531693B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106531693B
CN106531693B CN201610560742.9A CN201610560742A CN106531693B CN 106531693 B CN106531693 B CN 106531693B CN 201610560742 A CN201610560742 A CN 201610560742A CN 106531693 B CN106531693 B CN 106531693B
Authority
CN
China
Prior art keywords
recess
semiconductor device
external terminal
front surface
wall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610560742.9A
Other languages
English (en)
Other versions
CN106531693A (zh
Inventor
堀元人
池田良成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106531693A publication Critical patent/CN106531693A/zh
Application granted granted Critical
Publication of CN106531693B publication Critical patent/CN106531693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置。为了使半导体装置高耐压化，优选扩展电极端子与其它金属部分的爬电距离和空间距离。所述半导体装置具备半导体元件；壳体部，其收纳半导体元件；以及外部端子，其设置于壳体部的正面，在壳体部的正面形成有从正面突出的壁部和设置于被壁部包围的区域，且相对于正面凹陷的凹部，外部端子配置于凹部的底面。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知有将IGBT等功率半导体元件收纳于树脂壳体而成的半导体装置(例如，参照专利文献1)。
专利文献1：日本特开平10-270608号公报
发明内容
技术问题
为了使半导体装置高耐压化，优选扩展外部端子与其它金属部分之间的爬电距离和空间距离。
技术方案
本发明的一个形态的半导体装置具备半导体元件；壳体部，其收纳半导体元件；以及外部端子，其设置于壳体部的正面。在壳体部的正面形成有从正面突出的壁部。另外，在壳体部的正面设有被壁部包围的区域，且相对于正面凹陷的凹部。另外，外部端子配置于凹部的底面。
在壁部可以不设置外部端子。
外部端子的上端可以设置于凹部内。
外部端子的至少一部分的区域可以沿着相对于壳体部的正面的法线具有斜率的方向延伸。
凹部的深度可以比壁部的高度大。
凹部的深度可以为壁部的高度的2倍以上。
壳体部可以具备收纳半导体元件且具有开口的容器部以及覆盖容器部的开口的盖部。在盖部的正面可以形成壁部和凹部。
在壳体部的侧面可以形成凹凸部。
凹部的深度可以为5mm以上。
凹部可以具有深度不同的第一区域和第二区域。
在凹部的底面可以形成将外部端子固定于底面的螺丝孔和包围螺丝孔的槽部。
可以进一步具备设置于凹部的内部，将外部端子的至少一部分密封的密封部。
凹部的开口和壳体部的正面具有彼此相似的形状。
壳体部的正面具有角部形成有切口的矩形形状，凹部的开口具有矩形形状，可以在凹部的底面，沿着矩形形状配置有多个外部端子。另外，在矩形形状的角部可以不配置外部端子。
应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征群的再组合也能够成为发明。
附图说明
图1是一个实施方式的半导体装置200的立体图。
图2是表示沿图1的A-A’截面的一个例子的图。
图3是表示壁部12和凹部14的周边的放大图。
图4是表示盖部26的底部31的形状的变形例的图。
图5是表示凹部14的形状的变形例的图。
图6是表示凹部14的结构的变形例的图。
图7是表示壳体部100的正面形状和外部端子20的配置的变形例的图。
符号说明
10：正面
12：壁部
14：凹部
16：侧面
18：凹凸部
20：外部端子
21：容器部
26：盖部
28：半导体元件
30：销
32：布线板
34：焊料部
35：层叠基板
42：焊料部
46：绝缘部
48：螺丝孔
50：密封部
100：壳体部
200：半导体装置
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式不限定于权利要求的发明。另外，实施方式中说明的特征的所有组合并不限定为发明的解决方案所必须的。
图1是一个实施方式的半导体装置200的立体图。半导体装置200具备壳体部100和一个以上的外部端子20。壳体部100收纳IGBT等半导体元件。壳体部100例如由树脂等绝缘材料形成。外部端子20是将收纳于壳体部100的半导体元件等的电气部件与壳体部100的外部电连接的金属端子。
应予说明，壳体部100的正面10不限于与地面相反一侧的面。另外，本说明书中的“上”和“下”等表示方向的术语并不是以重力方向为基准，而是表示相对的方向。
本例的壳体部100具有大致长方体形状。然而，长方体的各个面不限于平面，在各个面形成有适当的凹凸、切口等。在壳体部100中，将正面10的相反侧的面称为背面，将连接正面10和背面的面称为侧面16。另外，将从背面朝向正面10的方向作为上方向，将从正面10朝向背面的方向作为下方向。
在壳体部100的正面10设有壁部12和凹部14。壁部12从正面10向上方突出。在本例中，壁部12具有在壳体部100的正面突出到最上方的部分。壁部12以包围正面10中的预定的区域的方式设置。本例的壁部12沿着正面10的边缘而设置，包围整个正面10。然而，壁部12也可以以从正面10的边缘分离的方式设置。
凹部14设置于被壁部12包围的区域。凹部14相对于正面10凹陷。在本例中，凹部14具有在壳体部100的正面凹陷至最下方的部分。凹部14的至少一部分设置为从壁部12分离。也可以将整个凹部14设置为从壁部12分离。
在凹部14的底面配置有一个以上的外部端子20。通过这样的结构，能够增加外部端子20与其它金属部件之间的爬电距离和空间距离。例如，有时在壳体部100的背面设有散热板等金属部件。根据本例的半导体装置200，由于在壳体部100的正面10设有壁部12和凹部14，所以能够增加金属部件与外部端子20的爬电距离和空间距离。
另外，在本例的壳体部100的侧面16设有凹凸部18。凹凸部18在连接壳体部100的正面10与背面的方向上，交替地具有突起和凹陷。通过这样的结构，能够进一步增加壳体部100的背面的金属部件与外部端子20之间的爬电距离。
应予说明，在半导体装置200中，优选在壁部12不设置外部端子20。在本例中，所有的外部端子20被设置于凹部14的底面。通过这样的结构，能够增加所有的外部端子20与壳体部100的背面的金属部件之间的爬电距离和空间距离，因此能够使半导体装置200高耐压化。
图2是表示沿图1的A-A’截面的一个例子的图。本例的壳体部100具有容器部21和盖部26。在本例中，在盖部26的正面设有壁部12和凹部14。容器部21收纳半导体元件28等电气部件。本例的容器部21具有金属板24和侧壁部22。
金属板24作为壳体部100的底部的至少一部分被设置。在金属板24的上方依次载置有焊料部34、层叠基板35、焊料部42和半导体元件28。层叠基板35是依次层叠电路层40、绝缘层38和金属层36而构成的。层叠基板35例如是DCB(Direct Copper Bonding：直接键合铜)基板。层叠基板35借由焊料部34被固定于金属板24的正面。金属板24作为散热板发挥功能。
半导体元件28通过焊料部42被固定于层叠基板35的电路层40。电路层40由预定的电路图案构成，并连接半导体元件28与外部端子20。外部端子20被设置为贯通壳体部100的盖部26。外部端子20的一端与电路层40连接，另一端在盖部26的正面露出。在本例中，以包围外部端子20的方式设置绝缘部46。
另外，在本例的半导体元件28的正面电极连接有导电性的销30。销30连接半导体元件28与布线板32。另外，布线板32借由另外的销30而连接到电路层40。布线板32例如是印刷电路基板。
侧壁部22被设置为包围配置在金属板24上的电气部件。侧壁部22例如由绝缘树脂构成。侧壁部22和金属板24由粘接剂等固定。本例的侧壁部22以沿着金属板24的边缘的方式设置。换言之，侧壁部22被设置为筒状，一侧的开口被金属板24覆盖。另外，在被侧壁部22包围的空间的一部分设有密封部50。密封部50例如由有机硅凝胶等绝缘材料构成。
密封部50以至少密封半导体元件28的方式配置。筒状的侧壁部22的与金属板24相反一侧的开口被盖部26覆盖。侧壁部22沿着与金属板24的正面大致垂直的方向延伸。在本例的侧壁部22的侧面16设有凹凸部18。
在侧壁部22的正面设有壁部12和支撑部13。支撑部13以与盖部26的端部27接触的方式支撑盖部26。侧壁部22的支撑部13和盖部26通过粘接剂或螺丝等固定。
壁部12相对于支撑部13向上方突出。另外，壁部12相对于被支撑部13支撑的盖部26的端部27向上方突出。本例的壁部12具有矩形的截面，但壁部12的截面形状不限于矩形。壁部12的一部分的区域也可以是曲面。支撑部13在正面10被配置在与壁部12相比更靠近内侧的位置。
盖部26以覆盖容器部21的开口的方式配置。本例的盖部26具有端部27、底部31和连接部29。端部27、底部31和连接部29由绝缘树脂一体地形成。
本例的底部31具有沿着与容器部21的侧面16垂直的方向延伸的板形状。本例的底部31配置在由侧壁部22形成的筒形状的内部。此时，可以将底部31配置在与侧壁部22的支撑部13相比更靠近下方的位置。由此，能够在更下方设置凹部14的底面，能够容易地扩展外部端子20与金属板24之间的爬电距离和空间距离。
连接部29将底部31的外边缘部与端部27的内边缘部连接。连接部29的一部分被设置在与支撑部13相比更靠近下方的位置。端部27具有沿着与容器部21的侧面垂直的方向延伸的面。端部27的背面与支撑部13接触。端部27的正面被设置在与壁部12的上端相比更靠近下方的位置。
另外，以贯通底部31的方式设置外部端子20。另外，外部端子20延伸到与设置于底部31的螺丝孔48对置的位置为止，通过螺丝等固定于底部31。优选将外部端子20的上端设置于凹部14的内部。换言之，优选将外部端子20的上端配置在与端部27的正面相比更靠近下方的位置。由此，能够扩展外部端子20与金属板24之间的空间距离。
根据本例，能够在壳体部100的上表面设置壁部12和凹部14。因此，能够扩展金属板24与外部端子20之间的沿着壳体部100的外表面的爬电距离和空间距离，能够使半导体装置200高耐压化。
图3是壁部12和凹部14的周边的放大图。在本例中，将从盖部26的端部27的正面观察到的壁部12的高度记为H1，将凹部14的深度记为H2，将侧壁部22的高度记为H3，将壁部12的宽度记为L1，将端部27的宽度记为L2，将从连接部29到外部端子20的距离记为L3，将凹凸部18的深度记为L4。另外，将凹凸部18的凹陷的个数记为N。
金属板24与外部端子20之间的爬电距离大致为H1+H2+H3+L1+L2+L3+2N·L4。另一方面，在未设有壁部12和凹部14的情况下，爬电距离大致为H3+L1+L2+L3+2N·L4。
外部端子20的位置由收纳的电气部件的规格决定，所以如果想要增大L1+L2+L3，就需要增加壳体部100的横向的宽度。另外，如果想要增大H3和2N·L4，就需要使壳体部100的高度增加。因此，在未设置壁部12和凹部14的情况下，如果想要增加爬电距离，则壳体部100本身增大。对于空间距离也是同样。
另一方面，通过设置壁部12和凹部14，能够调整H1和H2，因此能够在不使壳体部100本身增大的情况下扩展爬电距离和空间距离。特别是在被侧壁部22包围的筒状的空间内配置凹部14的情况下，容易增大H2。
本例的凹部14的深度H2比壁部12的高度H1大。由此，能够进一步扩展外部端子20与金属板24之间的爬电距离和空间距离。作为一个例子，凹部14的深度H2为壁部12的高度H1的2倍以上。凹部14的深度H2可以为壁部12的高度H1的4倍以上。另外，本例的凹部14的深度H2为5mm以上。凹部14的深度H2可以为10mm以上，也可以为15mm以上。
应予说明，在图1～图3所示出的例子中，壁部12包括在壳体部100的正面10中配置在最上方的上表面。另外，凹部14包括在壳体部100的正面10中配置在最下方的底面。另外，以设置在壁部12的上表面和凹部14的底面之间的面中的面积最大的平坦面为基准面。壁部12的高度H1是指从该基准面到壁部12的上表面的高度。凹部14的深度H2是指从该基准面到凹部14的底面的深度。如图2中示出的例子所示，在盖部26的端部27被侧壁部22的支撑部13支撑的结构中，可以以将基准面设为端部27的正面，确定高度H1和深度H2。
另外，外部端子20的至少一部分的区域沿着相对于壳体部100的正面10的法线具有斜率的方向延伸。本例的外部端子20具有第一区域23和第二区域25。第一区域23贯通盖部26的底部31。第二区域25从第一区域23的端部起，沿着与壳体部100的正面10平行的方向延伸。第二区域25至少延伸到与螺丝孔48对置的位置。第二区域25通过螺丝等固定于底部31。
这样，通过外部端子20在凹部14内弯曲，从而能够抑制外部端子20从凹部14的底面突出的高度。因此，能够扩展外部端子20与金属板24之间的空间距离。
(变形例1)
图4是表示盖部26的底部31的形状的变形例的图。本例的底部31具有一个以上的螺丝孔48和一个以上的槽部52。通过在底部31设置槽部52，能够进一步扩展外部端子20与金属板24之间的爬电距离。螺丝孔48按每个外部端子20设置，并将外部端子20固定于底部31。
至少一个槽部52以在底部31的表面(即，凹部14的底面)包围螺丝孔48的方式设置。由此，能够扩展插入到螺丝孔48中的金属的螺丝与其它金属部件之间的爬电距离。
另外，在本例中的底部31，在外部端子20和连接部29之间也设有槽部52。另外，在两个外部端子20之间也设有槽部52。由此，能够扩展外部端子20与其它金属部件之间的爬电距离。
(变形例2)
图5是表示凹部14的形状的变形例的图。本例的凹部14具有深度不同的第一区域54和第二区域56。具体而言，第一区域54的深度H21比第二区域56的深度H22深。在各区域中的凹部14的底面设有外部端子20。
根据壳体部100的内部空间的形状、半导体元件等的配置，也考虑到能够在一部分的区域形成深的凹部14，在其它区域无法形成深的凹部14的情况。即使在这种情况下，通过使凹部14具有深度不同的多个区域，也能够在每个区域使凹部14的深度最大化。
应予说明，优选在深的第一区域54使施加有较高电压的外部端子20露出。优选在浅的第二区域56使施加有低电压或接地电位的外部端子20露出。由此，能够进一步扩展与施加有高电压的外部端子20相关的爬电距离。
应予说明，变形例2也可以与变形例1进行组合。此时，在第一区域54和第二区域56的至少一侧的区域的底面设置一个以上的槽部52。由此，能够增大爬电距离。
(变形例3)
图6是表示凹部14的结构的变形例的图。在本例的凹部14的内部设有将外部端子20的至少一部分密封的密封部60。另外，将插入到螺丝孔48且与外部端子20电连接的连接端子58插入到凹部14的内部。作为一个例子，连接端子58是与半导体装置200电连接的外部装置的端子。另外，对于连接端子58的与外部端子20的连接部以外的部分被绝缘树脂57密封，作为连接单元59被一体化。
密封部60例如由硅凝胶等绝缘材料构成。本例的密封部60以覆盖整个外部端子20和连接端子58的露出部的方式配置。由于在凹部14的内部设有外部端子20，所以能够容易地设置将外部端子20密封的密封部60。另外，外部端子20和连接端子58在凹部14中被密封部60和绝缘树脂57密封，所以也能够可靠地防止短路。通过这样的结构，能够提高外部端子20的周边的耐压。应予说明，变形例3可以与变形例1和变形例2中的任一个或两个进行组合。
(变形例4)
图7是表示壳体部100的正面形状和外部端子20的配置的变形例的图。在图7中，示出壳体部100的上表面。在本例中，凹部14的开口形状和壳体部100的正面形状具有彼此相似的形状。在本例中，在两个形状相似的一方中，角部等的一部分形成有切口的情况包括在彼此相似的形状中。
本例中的壳体部100的正面形状和凹部14的开口形状是矩形。两个矩形的长边和短边之比大致相等。然而，在壳体部100的正面的矩形的各角部设有向内侧凸起那样的切口。该切口以保留壳体部100的底面侧的一部分的方式设置。换言之，壳体部100的正面是角部形成了切口的矩形，壳体部100的底面是角部没有形成切口的矩形。从正面侧观察，在壳体部100的角部露出有底部61。在露出的底部61设有例如用于固定半导体装置200的贯通孔64。
在壳体部100的角部形成有切口的情况下，在形成了切口的角部的侧面16难以形成如图1所示的凹凸部18。因此，该部分的侧面16中的爬电距离变小。
另一方面，在沿着凹部14的矩形形状将多个外部端子20配置成矩阵状的情况下，在配置于矩阵的角部62的外部端子20和壳体部100的背面的金属板24之间，通过壳体部100的角部的路径的爬电距离变小。
在本例的半导体装置200中，将多个外部端子20配置成矩阵状，在矩阵的矩形形状的角部62不配置外部端子20。这样，由于在与金属板24的爬电距离较小的地方不设置外部端子20，所以即使在壳体部100的角部设置切口也能够维持半导体装置200的耐压。应予说明，变形例4可以与变形例1至3中的任一个或者它们的组合进行组合。
以上，使用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式中记载的范围。对上述实施方式进行各种变更或改良对于本领域技术人员而言也是明确的。根据权利要求书的记载可知其进行了各种变更或改良的方式也包括在本发明的技术方案内。

Claims (14)

1.一种半导体装置，其特征在于，具备：
半导体元件；
壳体部，其收纳所述半导体元件；以及
外部端子，其被设置于所述壳体部的正面，
在所述壳体部的所述正面形成有从所述正面突出的壁部和设置于被所述壁部包围的区域且相对于所述正面凹陷的凹部，
所述外部端子配置于所述凹部的底面，
所述壳体部具有盖部，所述盖部具有端部、底部及连接部，所述端部的背面与所述壁部的支承部接触，正面设置在比所述壁部的上端更靠下方的位置，所述连接部与所述底部的外缘部、所述端部的内缘部连接，所述底部构成所述凹部的底面，并且配置在比所述壁部的支承部更靠下方的位置。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述壁部不设置外部端子。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述外部端子的上端被设置于所述凹部内。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述外部端子的至少一部分的区域沿着相对于所述壳体部的正面的法线具有斜率的方向延伸。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述凹部的从所述正面到凹部的底面的深度比所述壁部的从所述正面到壁部的上表面的高度大。
6.根据权利要求5所述的半导体装置，其特征在于，
所述凹部的深度为所述壁部的高度的2倍以上。
7.根据权利要求1或2所述的半导体装置，其特征在于，
所述壳体部具备：
容器部，其收纳所述半导体元件且具有开口，
在所述盖部的正面形成有所述壁部和所述凹部。
8.根据权利要求1或2所述的半导体装置，其特征在于，
在所述壳体部的侧面形成有凹凸部。
9.根据权利要求1或2所述的半导体装置，其特征在于，
所述凹部的深度为5mm以上。
10.根据权利要求1或2所述的半导体装置，其特征在于，
所述凹部具有深度不同的第一区域和第二区域。
11.根据权利要求1或2所述的半导体装置，其特征在于，
在所述凹部的底面形成有将所述外部端子固定于所述底面的螺丝孔和包围所述螺丝孔的槽部。
12.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体装置进一步具备密封部，所述密封部被设置于所述凹部的内部，将所述外部端子的至少一部分密封。
13.根据权利要求1或2所述的半导体装置，其特征在于，
所述凹部的开口和所述壳体部的正面具有彼此相似的形状。
14.根据权利要求13所述的半导体装置，其特征在于，
所述壳体部的正面具有角部形成有切口的矩形形状，
所述凹部的开口具有矩形形状，
在所述凹部的底面，沿着矩形形状将多个所述外部端子配置成矩阵状，
在所述矩阵的矩形形状的角部不配置所述外部端子。
CN201610560742.9A 2015-09-15 2016-07-15 半导体装置 Active CN106531693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-181572 2015-09-15
JP2015181572A JP6617490B2 (ja) 2015-09-15 2015-09-15 半導体装置

Publications (2)

Publication Number Publication Date
CN106531693A CN106531693A (zh) 2017-03-22
CN106531693B true CN106531693B (zh) 2021-06-11

Family

ID=58160598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610560742.9A Active CN106531693B (zh) 2015-09-15 2016-07-15 半导体装置

Country Status (4)

Country Link
US (1) US10026665B2 (zh)
JP (1) JP6617490B2 (zh)
CN (1) CN106531693B (zh)
DE (1) DE102016213914B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117766470B (zh) * 2024-02-20 2024-05-14 北京怀柔实验室 半导体器件的封装结构和封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042656A1 (de) * 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit deckel
JP2008291730A (ja) * 2007-05-24 2008-12-04 Hitachi Ltd エンジン制御装置
CN201741685U (zh) * 2010-07-22 2011-02-09 江苏宏微科技有限公司 多单元功率半导体模块
JP2011054896A (ja) * 2009-09-04 2011-03-17 Nippon Inter Electronics Corp パワー半導体モジュール
CN103283137A (zh) * 2010-12-27 2013-09-04 日立汽车系统株式会社 电力转换装置
CN104425399A (zh) * 2013-09-05 2015-03-18 富士电机株式会社 半导体模块
CN105765716A (zh) * 2014-05-15 2016-07-13 富士电机株式会社 功率半导体模块和复合模块

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JPH10270608A (ja) * 1997-03-28 1998-10-09 Hitachi Ltd 樹脂封止型パワー半導体装置
US6078501A (en) 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
JP3705755B2 (ja) * 2001-07-26 2005-10-12 株式会社日立製作所 パワー半導体装置
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP2003303939A (ja) * 2002-04-08 2003-10-24 Hitachi Ltd パワー半導体装置及びインバータ装置
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7119433B2 (en) * 2004-06-16 2006-10-10 International Business Machines Corporation Packaging for enhanced thermal and structural performance of electronic chip modules
US7848002B2 (en) * 2006-12-26 2010-12-07 Silicon Quest Kabushiki-Kaisha Method for aligning die to substrate
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
JP5319908B2 (ja) 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8143717B2 (en) * 2008-06-16 2012-03-27 Hcc Aegis, Inc. Surface mount package with ceramic sidewalls
JP2010050395A (ja) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5566049B2 (ja) * 2009-05-27 2014-08-06 ダイヤモンド電機株式会社 車載用半導体装置
JP2012138531A (ja) * 2010-12-28 2012-07-19 Sansha Electric Mfg Co Ltd 半導体パワーモジュール
JP5490276B2 (ja) * 2013-03-05 2014-05-14 三菱電機株式会社 パワー半導体装置
JP6083357B2 (ja) * 2013-08-26 2017-02-22 株式会社デンソー 電子装置
JP6201532B2 (ja) * 2013-08-30 2017-09-27 富士電機株式会社 半導体装置
JP6093455B2 (ja) * 2014-01-27 2017-03-08 株式会社日立製作所 半導体モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042656A1 (de) * 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit deckel
JP2008291730A (ja) * 2007-05-24 2008-12-04 Hitachi Ltd エンジン制御装置
JP2011054896A (ja) * 2009-09-04 2011-03-17 Nippon Inter Electronics Corp パワー半導体モジュール
CN201741685U (zh) * 2010-07-22 2011-02-09 江苏宏微科技有限公司 多单元功率半导体模块
CN103283137A (zh) * 2010-12-27 2013-09-04 日立汽车系统株式会社 电力转换装置
CN104425399A (zh) * 2013-09-05 2015-03-18 富士电机株式会社 半导体模块
CN105765716A (zh) * 2014-05-15 2016-07-13 富士电机株式会社 功率半导体模块和复合模块

Also Published As

Publication number Publication date
JP2017059619A (ja) 2017-03-23
DE102016213914B4 (de) 2024-05-08
CN106531693A (zh) 2017-03-22
JP6617490B2 (ja) 2019-12-11
DE102016213914A1 (de) 2017-03-16
US20170077005A1 (en) 2017-03-16
US10026665B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
CN106469611B (zh) 具有电容器装置的功率电子组件
US9761567B2 (en) Power semiconductor module and composite module
US10418177B2 (en) Capacitor with improved heat dissipation
JPWO2014184846A1 (ja) 電子モジュールおよびその製造方法
US10490469B2 (en) Power converting device
US10959333B2 (en) Semiconductor device
US9673117B2 (en) Semiconductor module
CN107026129B (zh) 半导体装置
JPWO2017130421A1 (ja) 半導体モジュール
JP5788584B2 (ja) 電子モジュールおよびその製造方法
CN107452688B (zh) 半导体装置
CN111373525B (zh) 电路结构体及电接线盒
JP6272213B2 (ja) 半導体装置
CN106531693B (zh) 半导体装置
CN106449614B (zh) 半导体装置
WO2014132424A1 (ja) 電子モジュールおよびその製造方法
JP2019140241A (ja) コンデンサ
JP5277597B2 (ja) モジュール
JP2007067067A (ja) 樹脂注型形電力用回路ユニット
JP2013093620A (ja) モジュール
JP5609944B2 (ja) モジュール
JP5673647B2 (ja) モジュール
CN111725167A (zh) 功率模块
JPWO2023008566A5 (zh)
JP2012199355A (ja) 電子制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant