JP2023156690A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023156690A
JP2023156690A JP2022066195A JP2022066195A JP2023156690A JP 2023156690 A JP2023156690 A JP 2023156690A JP 2022066195 A JP2022066195 A JP 2022066195A JP 2022066195 A JP2022066195 A JP 2022066195A JP 2023156690 A JP2023156690 A JP 2023156690A
Authority
JP
Japan
Prior art keywords
terminal
terminal block
semiconductor device
case
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022066195A
Other languages
English (en)
Inventor
忠彦 佐藤
Tadahiko Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022066195A priority Critical patent/JP2023156690A/ja
Priority to US18/173,912 priority patent/US20230335448A1/en
Publication of JP2023156690A publication Critical patent/JP2023156690A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 端子台を有する半導体装置において、端子台に配置される端子および基体部間の絶縁破壊に対する耐性を高める技術的手段を提供する。【解決手段】 基体部３０には絶縁基板１１が配置され、絶縁基板１１には半導体素子１２ｐおよび１２ｎが配置される。ケース２０Ａは、半導体素子を収容する空間を囲み、基体部３０に接合される。ケース２０Ａ内には封止体４０が充填される。ケース２０Ａに形成された端子台３００Ａは、平面視において内側端子部２７ａの先端部の第１の位置Ｐ１からさらに第１の方向（－Ｙ方向）に１ｍｍ以上の第１の距離Ｄ１だけ進んだ第２の位置Ｐ２まで張り出した張出部３０１Ａを含む。【選択図】図２

Description

この発明は、インバータ等のパワーエレクトロニクス機器に用いられる半導体装置に関する。
パワーエレクトロニクス機器に用いられる半導体装置として、冷却器が接合された基体部と、この基体部に配置された絶縁基板と、この絶縁基板に配置された半導体素子と、この半導体素子を収容する空間を囲むケースとを有し、ケースによって囲まれた空間内に封止体が充填された構成のものが知られている（例えば特許文献１～３参照）。
特開平１１－３３０３４４号公報
特開２０２０－６４９９２号公報
特開２００３－１４２５１５号公報
上述した従来の半導体装置では、ケースに端子台が設けられ、配線部材により半導体素子に電気的に接続される端子がこの端子台に配置される。このような構成では、端子台に配置された端子と基体部との間の沿面距離が短いと、封止体がケースの内壁面から剥離した場合に、端子および基体部間の絶縁耐性が低くなる問題がある。
この発明は以上に説明した課題に鑑みてなされたものであり、端子台を有する半導体装置において、端子台に配置される端子および基体部間の絶縁破壊に対する耐性を高める技術的手段を提供することを目的とする。
この発明の一態様である半導体装置は、基体部と、前記基体部に配置された絶縁基板と、前記絶縁基板に配置された半導体素子と、前記基体部に接合され、前記半導体素子を収容する空間を囲むケースと、前記ケースに囲まれた空間内に充填される封止体と、を有し、前記ケースは、前記空間を囲む収容部と、前記収容部の内壁面から第１の方向に突出した端子台とを含み、前記端子台には、配線部材を介して前記半導体素子に電気的に接続される端子が配置され、前記端子台は、平面視において前記端子の先端部の第１の位置からさらに前記第１の方向に１ｍｍ以上の第１の距離だけ進んだ第２の位置まで張り出した張出部を含む。
この発明によれば、端子の先端部の直下に基体部に到る端子台の壁面がある構成に比べ、張出部の張り出し長の分だけ沿面距離が長くなる。また、張出部は、第１の方向に延びた面を必然的に有し、この面はプライマーの塗布およびその確認が容易である。従って、ケース内壁面に対する封止体の密着性を高め、封止体の剥離を防止することができる。
この発明の第１実施形態である半導体装置１００Ａの平面図である。 図１のａ－ａ線断面図である。 図２の端子台３００Ａの平面図である。 この発明の第２実施形態である半導体装置１００Ｂの端子台３００Ｂの断面図である。 この発明の第３実施形態である半導体装置１００Ｃの端子台３００Ｃの断面図である。 この発明の第４実施形態である半導体装置１００Ｄの端子台３００Ｄの断面図である。 この発明の第５実施形態である半導体装置１００Ｅの端子台３００Ｅの断面図である。 この発明の第６実施形態である半導体装置１００Ｆの端子台３００Ｆの断面図である。 この発明の第７実施形態である半導体装置１００Ｇの端子台３００Ｇの断面図である。 この発明の第８実施形態である半導体装置１００Ｈの端子台３００Ｈの断面図である。 この発明の第９実施形態である半導体装置１００Ｉの端子台３００Ｉの断面図である。 この発明の第１０実施形態である半導体装置１００Ｊの端子台３００Ｊの断面図である。 この発明の第１１実施形態である半導体装置１００Ｋの端子台３００Ｋの断面図である。 この発明の第１２実施形態である半導体装置１００Ｌの端子台３００Ｌの断面図である。 この発明の第１３実施形態である半導体装置１００Ｍの端子台３００Ｍの断面図である。
本開示を実施するための形態について図面を参照して説明する。なお、各図面においては、各要素の寸法および縮尺が実際の製品とは相違する場合がある。また、以下に説明する形態は、本開示を実施する場合に想定される具体例である。したがって、本開示の範囲は、以下の形態には限定されない。
＜第１実施形態＞
図１は、第１実施形態における半導体装置１００Ａの構成を例示する平面図である。図２は、図１におけるａ－ａ線の断面図である。図３は図２における端子台３００Ａの平面図である。
以下、相互に直交するＸ軸、Ｙ軸およびＺ軸からなる右ネジ系の直交座標系を想定し、半導体装置１００Ａの構成を説明する。Ｘ軸に沿う一方向を＋Ｘ方向と表記し、＋Ｘ方向の反対の方向を－Ｘ方向と表記する。また、Ｙ軸に沿う一方向を＋Ｙ方向と表記し、＋Ｙ方向の反対の方向を－Ｙ方向と表記する。同様に、Ｚ軸に沿う一方向を＋Ｚ方向と表記し、＋Ｚ方向の反対の方向を－Ｚ方向と表記する。また、半導体装置１００Ａの任意の要素をＺ軸の方向に沿って視認することを以下では「平面視」と表記する。
なお、実際に使用される場面では、半導体装置１００Ａは任意の方向に設置され得るが、以下の説明においては便宜的に、＋Ｚ方向を上方と想定し、－Ｚ方向を下方と想定する。したがって、半導体装置１００Ａの任意の要素のうち＋Ｚ方向を向く表面が「上面」と表記され、当該要素のうち－Ｚ方向を向く表面が「下面」と表記される場合がある。また、図１に例示される通り、以下の説明においては、ＹＺ平面に平行な仮想的な平面（以下「基準面」という）Ｒを想定する。基準面Ｒは、Ｘ軸の方向における半導体装置１００Ａの中央に位置する。すなわち、基準面Ｒは、半導体装置１００ＡをＸ軸の方向に２等分する平面である。
図１および図２に例示される通り、第１実施形態の半導体装置１００Ａは、半導体ユニット１０とケース２０Ａと基体部３０と封止体４０と接続部５０とを具備する。なお、図１においては基体部３０および封止体４０の図示が便宜的に省略されている。
基体部３０は、半導体ユニット１０およびケース２０Ａを支持する構造体であり、例えばアルミニウムまたは銅等の導電材料で形成される。例えば、基体部３０は放熱板として利用される。また、基体部３０は、半導体ユニット１０を冷却するフィンまたは水冷ジャケット等の冷却器でもよい。さらに、基体部３０は、接地電位に設定される接地体として利用されてもよい。
ケース２０Ａは、半導体ユニット１０を収容する構造体である。具体的には、ケース２０Ａは、半導体ユニット１０を包囲する矩形枠状に形成される。図２に例示される通り、半導体ユニット１０は、基体部３０を底面としてケース２０Ａで包囲される空間に収容される。
封止体４０は、ケース２０Ａの内側の空間に充填されることで半導体ユニット１０を封止する。封止体４０は、例えばエポキシ樹脂またはシリコーンゲル等の各種の樹脂材料で形成される。なお、例えば酸化シリコンまたは酸化アルミニウム等の各種のフィラーが封止体４０に含まれてもよい。
図１および図２に例示される通り、半導体ユニット１０は、絶縁基板１１と半導体素子１２ｐと半導体素子１２ｎと配線部１３ｐと配線部１３ｎと接続導体１４ｐと接続導体１４ｎと接続導体１４ｏとを具備する。なお、以下の説明においては、半導体素子１２ｐに対応する要素の符号に添字ｐを付加し、半導体素子１２ｎに対応する要素の符号に添字ｎを付加する。また、半導体素子１２ｐと半導体素子１２ｎとを特に区別する必要がない場合（すなわち説明が双方に妥当する場合）には単に「半導体素子１２」と表記する。他の要素についても同様である。上述したように、半導体ユニット１０は、基体部３０を底面としてケース２０Ａで包囲される空間に収容される。従って、本実施形態において、ケース２０Ａは、半導体素子１２（１２ｐ、１２ｎ）を収容する空間を囲む構造体であるといえる。
絶縁基板１１は、各半導体素子１２（１２ｐ、１２ｎ）と各配線部１３（１３ｐ、１３ｎ）と各接続導体１４（１４ｐ、１４ｎ、１４ｏ）とを支持する板状部材である。例えばＤＣＢ（Direct Copper Bonding）基板またはＡＭＢ（Active Metal Brazing）基板等の積層セラミックス基板、または樹脂絶縁層を含む金属ベース基板が、絶縁基板１１として利用される。
図２に例示される通り、絶縁基板１１は、絶縁層１１２と金属層１１３と複数の導体パターン１１４（１１４ａ、１１４ｂ、１１４ｃ）とを積層した基板である。絶縁層１１２は、絶縁材料で形成された矩形状の板状部材である。絶縁層１１２の材料は任意であるが、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）または窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス材料、またはエポキシ樹脂等の樹脂材料が利用される。なお、基準面Ｒは、絶縁層１１２をＸ軸の方向に２等分する平面でもある。
金属層１１３は、絶縁層１１２のうち基体部３０に対向する下面に形成された導電膜である。金属層１１３は、絶縁層１１２の下面の全域または一部（例えば縁部以外の領域）に形成される。金属層１１３の下面は基体部３０の上面に接触する。金属層１１３は、例えば銅またはアルミニウム等の高熱伝導性の金属材料で形成される。
複数の導体パターン１１４（１１４ａ、１１４ｂ、１１４ｃ）は、絶縁層１１２のうち基体部３０とは反対側の上面に相互に離間して形成された導電膜である。各導体パターン１１４は、例えば銅または銅合金等の低抵抗な導電材料で形成される。
図１に例示される通り、導体パターン１１４ａは、絶縁層１１２の上面のうち基準面Ｒからみて－Ｘ方向の領域に形成された矩形状の導電膜である。導体パターン１１４ｂは、絶縁層１１２の上面のうち基準面Ｒからみて＋Ｘ方向の領域に形成された矩形状の導電膜である。導体パターン１１４ｃは、導体パターン１１４ａおよび導体パターン１１４ｂからみて＋Ｙ方向に形成された導電膜である。具体的には、導体パターン１１４ｃは、導体パターン１１４ａの＋Ｙ方向に位置する領域と、導体パターン１１４ｂの＋Ｙ方向に位置する領域とを含む平面形状に形成される。
半導体素子１２（１２ｐ、１２ｎ）は、大電流をスイッチング可能なパワー半導体素子である。具体的には、各半導体素子１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のトランジスタ、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）またはＦＷＤ（Free Wheeling Diode）、等を含み得る。第１実施形態においては、半導体素子１２が、ＩＧＢＴ部分とＦＷＤ部分とを含むＲＣ－ＩＧＢＴである場合を想定する。
各半導体素子１２（１２ｐ、１２ｎ）は、主電極Ｅと主電極Ｃと制御電極Ｇとを具備する。主電極Ｅおよび主電極Ｃは、制御対象となる電流が入力または出力される電極である。具体的には、主電極Ｅは、半導体素子１２の上面に形成されたエミッタ電極であり、主電極Ｃは、半導体素子１２の下面に形成されたコレクタ電極である。主電極ＣはＦＷＤ部分のアノード電極としても機能し、主電極ＥはＦＷＤ部分のカソード電極としても機能する。他方、制御電極Ｇは、半導体素子１２の上面に形成され、半導体素子１２のオン／オフを制御するための電圧が印加されるゲート電極である。なお、制御電極Ｇは、電流検出または温度検出等に利用される検出電極を含んでもよい。
図２に例示される通り、半導体素子１２（１２ｐ、１２ｎ）は、例えば半田等の接合材１５を利用して絶縁基板１１に接合される。具体的には、図１に例示される通り、半導体素子１２ｐは導体パターン１１４ａに接合される。すなわち、半導体素子１２ｐの主電極Ｃが導体パターン１１４ａに接合される。また、半導体素子１２ｎは、絶縁基板１１の導体パターン１１４ｃに接合される。すなわち、半導体素子１２ｎの主電極Ｃが導体パターン１１４ｃに接合される。
図１の配線部１３ｐは、半導体素子１２ｐの主電極Ｅと導体パターン１１４ｃとを電気的に接続する配線である。配線部１３ｐはＹ軸の方向に延在する。配線部１３ｐのうち－Ｙ方向に位置する端部が半導体素子１２ｐの主電極Ｅに接合され、配線部１３ｐのうち＋Ｙ方向に位置する端部が導体パターン１１４ｃに接合される。他方、配線部１３ｎは、半導体素子１２ｎの主電極Ｅと導体パターン１１４ｂとを電気的に接続する配線である。配線部１３ｎはＹ軸の方向に延在する。配線部１３ｎのうち＋Ｙ方向に位置する端部が半導体素子１２ｎの主電極Ｅに接合され、配線部１３ｎのうち－Ｙ方向に位置する端部が導体パターン１１４ｂに接合される。配線部１３ｐおよび配線部１３ｎは、例えば銅または銅合金等の低抵抗な導電材料で形成されたリードフレームである。
接続導体１４（１４ｐ、１４ｎ、１４ｏ）は、例えば銅または銅合金等の低抵抗な導電材料で形成される。接続導体１４ｐは、半導体素子１２ｐを外部機器（図示略）に電気的に接続するための導電体である。具体的には、接続導体１４ｐは、例えば半田等の接合材（図示略）により導体パターン１１４ａの表面に接合される。すなわち、接続導体１４ｐは、導体パターン１１４ａを介して半導体素子１２ｐの主電極Ｃに電気的に接続される。接続導体１４ｐは、半導体素子１２ｐおよび配線部１３ｐからみて－Ｙ方向に位置する。以上の説明から理解される通り、基準面Ｒからみて－Ｘ方向の空間に、半導体素子１２ｐと配線部１３ｐと接続導体１４ｐとが設置される。
接続導体１４ｎは、半導体素子１２ｎを外部機器に電気的に接続するための導電体である。具体的には、接続導体１４ｎは、例えば半田等の接合材（図示略）により導体パターン１１４ｂの表面に接合される。すなわち、接続導体１４ｎは、導体パターン１１４ｂと配線部１３ｎとを介して半導体素子１２ｎの主電極Ｅに電気的に接続される。接続導体１４ｎは、半導体素子１２ｎおよび配線部１３ｎからみて－Ｙ方向に位置する。以上の説明から理解される通り、基準面Ｒからみて＋Ｘ方向の空間に、半導体素子１２ｎと配線部１３ｎと接続導体１４ｎとが設置される。接続導体１４ｐと接続導体１４ｎとは、相互に間隔をあけてＸ軸の方向に配列する。
接続導体１４ｏは、導体パターン１１４ｃを外部機器に電気的に接続するための導電体である。具体的には、接続導体１４ｏは、例えば半田等の接合材（図示略）により導体パターン１１４ｃの表面に接合される。すなわち、接続導体１４ｏは、導体パターン１１４ｃと配線部１３ｐとを介して半導体素子１２ｐの主電極Ｅに電気的に接続され、かつ、導体パターン１１４ｃを介して半導体素子１２ｎの主電極Ｃに電気的に接続される。
図２に例示される通り、接続導体１４ｐ、接続導体１４ｎおよび接続導体１４ｏの各々は、絶縁基板１１から＋Ｚ方向に突出する柱状の構造体である。各接続導体１４の平面形状は矩形状である。すなわち、接続導体１４は角柱状である。接続導体１４ｐの頂面と接続導体１４ｎの頂面と接続導体１４ｏの頂面とは、半導体ユニット１０の他の要素と比較して高い位置にある。すなわち、Ｚ軸の方向において、各接続導体１４の頂面は、絶縁基板１１、各配線部１３および各半導体素子１２と比較して＋Ｚ方向に位置する。
図１のケース２０Ａは、半導体ユニット１０を包囲する枠形状の構造体である。具体的には、ケース２０Ａの下面は、例えば接着剤により基体部３０の上面の縁部に接合される。絶縁基板１１（絶縁層１１２）の側面がケース２０Ａの内壁面に対して間隔をあけて対向した状態で半導体ユニット１０はケース２０Ａに収容される。なお、ケース２０Ａの内壁面は、平面視でケース２０Ａの中心側を向く壁面（内周面）である。ケース２０Ａは、例えば、ＰＰＳ（polyphenylene sulfide）樹脂、ＰＢＴ（polybutylene terephthalate）樹脂、ＰＢＳ(poly butylene succinate)樹脂、ＰＡ(polyamide）樹脂、またはＡＢＳ（acrylonitrile-butadiene-styrene）樹脂等の各種の樹脂材料により形成される。絶縁材料で形成されたフィラーがケース２０Ａに含まれてもよい。
第１実施形態のケース２０Ａは、図１に例示される通り、側壁２１と側壁２２と側壁２３と側壁２４とを以上の順番で相互に連結した矩形枠状の構造体である。側壁２１および側壁２３は、Ｘ軸の方向に所定の間隔をあけてＹ軸の方向に延在する壁状の部分である。他方、側壁２２および側壁２４は、Ｙ軸の方向に所定の間隔をあけてＸ軸の方向に延在する壁状の部分である。側壁２２および側壁２４は、側壁２１および側壁２３の端部同士を相互に連結する形状である。半導体ユニット１０の接続導体１４ｐおよび接続導体１４ｎは、側壁２２の内壁面から＋Ｙ方向に離間した位置において、当該側壁２２に沿って相互に間隔をあけて配列する。
接続部５０は、半導体ユニット１０を外部機器に電気的に接続するための端子である。図１および図２に例示される通り、接続部５０は、接続端子５１ｐと接続端子５１ｎとを含む。各接続端子５１（５１ｐ、５１ｎ）は、例えば銅または銅合金等の低抵抗な導電材料で形成された薄板状の電極である。また、各接続端子５１は、例えばニッケルまたはニッケル合金等の導電材料により被覆されてもよい。接続端子５１ｐおよび接続端子５１ｎの各々の厚さは、例えば０．２ｍｍ以上、２．５ｍｍ以下であってよい。
接続端子５１ｐは、半導体素子１２ｐを外部機器に電気的に接続するための正極入力端子（Ｐ端子）である。接続端子５１ｎは、半導体素子１２ｎを外部機器に電気的に接続するための負極入力端子（Ｎ端子）である。すなわち、接続端子５１ｐには接続端子５１ｎと比較して高電圧が印加される。接続端子５１ｐと接続端子５１ｎとは相互に電気的に絶縁されている。
図１および図２に例示される通り、接続部５０は、ケース２０Ａの側壁２２をＹ軸の方向に貫通する。具体的には、接続端子５１ｐは、一端が接続導体１４ｐに電気的に接続されており、側壁２２を貫通してケース２０Ａから－Ｙ方向に突出している。また、接続端子５１ｎは、一端が接続導体１４ｎに電気的に接続されており、側壁２２を貫通してケース２０Ａから－Ｙ方向に突出している。本実施形態では、ケース２０Ａから突出した接続端子５１ｐおよび５１ｎを介すことにより、半導体素子１２ｐおよび１２ｎに対して主電流が供給される。
図１に例示される通り、ケース２０Ａの側壁２４には接続端子２６と複数の制御用の端子２７とが設置される。接続端子２６は、側壁２４をＹ軸の方向に貫通する板状の導電体である。接続端子２６のうち側壁２４の内壁面から突出する部分は、接続導体１４ｏの頂面に接合される。すなわち、接続端子２６は、接続導体１４ｏと導体パターン１１４ｃと配線部１３ｐとを介して半導体素子１２ｐの主電極Ｅに電気的に接続され、かつ、接続導体１４ｏと導体パターン１１４ｃとを介して半導体素子１２ｎの主電極Ｃに電気的に接続される。以上の説明から理解される通り、接続端子２６は、各半導体素子１２（１２ｐ、１２ｎ）を外部機器に電気的に接続するための出力端子（Ｏ端子）である。
複数の制御用の端子２７は、各半導体素子１２の制御電極Ｇを外部機器に電気的に接続するためのリード端子である。各端子２７は、例えば複数の配線部材２８により各半導体素子１２（１２ｐ、１２ｎ）の制御電極Ｇに電気的に接続される。各端子２７と接続端子２６と前述の接続部５０とは、例えばインサート成形によりケース２０Ａと一体に形成される。
本実施形態において、複数の制御用の端子２７は、端子台３００Ａに配置される。図１および図２に示すように、ケース２０Ａの側壁２１、２２、２３および２４は、半導体素子１２ｐおよび１２ｎを収容する空間を囲む収容部２０１を構成している。そして、ケース２０Ａは、この収容部２０１の内壁面（具体的には側壁２４の内壁面）から第１の方向Ｖ１である－Ｙ方向に突出した端子台３００Ａを含む。端子２７は、この端子台３００Ａに配置される。
さらに詳述すると、端子２７は、長尺板状の内側端子部２７ａと四角柱状の外側端子部２７ｂとをＬ字形状に連結した導体部材である。ここで、内側端子部２７ａは、長手方向の一部が端子台３００の上面に配置され、残りの部分はケース２０Ａの側壁２４内に埋め込まれている。外側端子部２７ｂは、この側壁２４内の内側端子部２７ａの端部近傍に連結されており、側壁２４内を＋Ｚ方向に延び、側壁２４の上端面から外部に突出している。このように内側端子部２７ａおよび外側端子部２７ｂからなる端子２７は、長手方向の一部がケース２０Ａの側壁２４内に埋め込まれている。側壁２４の上端面から突出した外側端子部２７ｂは、外部機器に電気的に接続される。端子台３００Ａに配置された内側端子部２７ａは、配線部材２８を介して半導体素子１２ｐまたは１２ｎに電気的に接続される。
端子台３００Ａは、図２および図３に示すように、平面視において第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ａを含む。ここで、第１の位置Ｐ１は、内側端子部２７ａの先端部である。第２の位置Ｐ２は、第１の位置Ｐ１からさらに第１の方向Ｖ１（－Ｙ方向）に第１の距離Ｄ１だけ進んだ位置である。第１の距離Ｄ１は１ｍｍ以上の長さである。
本実施形態において、端子台３００Ａは、基体部３０から最も離れた第１の面３１１Ａと、基体部３０に接合される第２の面３１２Ａと、を有する。この第１の面３１１Ａおよび第２の面３１２Ａは、ＸＹ平面に対して平行である。内側端子部２７ａは第１の面３１１Ａの上に配置される。このため、内側端子部２７ａの表面は、第１の面３１１Ａから＋Ｚ方向に突出している。また、張出部３０１Ａは、第１の面３１１Ａと第２の面３１２Ａの間に形成される。
また、張出部３０１Ａは、基体部３０に近づく第２の方向Ｖ２（すなわち、－Ｚ方向）において、第１の面３１１Ａと第２の面３１２Ａとの間に位置する第３の面３１３Ａを有する。第１の面３１１Ａと第２の面３１２Ａと第３の面３１３Ａは略平行である。ここで、略平行とは、各平面が厳密に平行である場合の他、製造誤差の範囲内で傾いている場合も含む意味である。
本実施形態の第１の面３１１Ａ、第２の面３１２Ａおよび第３の面３１３Ａの各々において、第１の方向Ｖ１の端部は当該面の終了位置ｅｎであり、第１の方向Ｖ１の逆方向の端部は当該面の開始位置ｓｔである。張出部３０１Ａは、第１の面３１１Ａの終了位置ｅｎと第３の面３１３Ａの開始位置ｓｔとを接続する接続面３２１Ａを有する。さらに張出部３０１Ａは、第３の面３１３Ａの終了位置ｅｎと第２の面３１２Ａの終了位置ｅｎとを接続する接続面３２２Ａを有する。これらの接続面３２１Ａおよび３２２Ａは、基体部３０に近づく第２の方向Ｖ２（すなわち、－Ｚ方向）に延びている。具体的には接続面３２１Ａおよび３２２Ａは、ＸＺ平面に対して平行である。このように張出部３０１Ａは、第１の面３１１Ａと接続面３２１Ａとからなる段部と、第３の面３１３Ａと接続面３２２Ａとからなる段部と、を有する２段の階段部を備えている。
図２に例示される通り、ケース２０Ａの内壁面には下地膜２５が形成される。このケース２０Ａの内壁面には、収容部２０１の内壁面と、第１の面３１１Ａと、接続面３２１Ａと、第３の面３１３Ａと、接続面３２２Ａとが含まれる。下地膜２５は、このケース２０Ａの内壁面を被覆する膜体である。下地膜２５は、ケース２０Ａの内壁面に対する封止体４０の密着性を向上させるためのプライマーとして機能する。下地膜２５の形成には、ケース２０Ａの材料と封止体４０の材料とに応じた適切な樹脂材料が使用される。具体的には、下地膜２５は、例えばシランカップリング剤により形成される。なお、例えばポリイミド樹脂、ポリアミドイミド樹脂、ポリアミド樹脂、またはそれらの変性物により、下地膜２５を形成してもよい。なお、図１においては下地膜２５の図示が便宜的に省略されている。
以上が本実施形態の詳細である。本実施形態によれば、端子台３００Ａは、平面視において内側端子部２７ａの先端部の第１の位置Ｐ１からさらに第１の方向Ｖ１（－Ｙ方向）に第１の距離Ｄ１だけ進んだ第２の位置Ｐ２まで張り出した張出部３０１Ａを含む。
従って、本実施形態によれば、内側端子部２７ａの先端部の直下に基体部３０に到る壁面がある構成に比べ、基体部３０から内側端子部２７ａの先端部に到る経路の沿面距離を少なくとも第１の距離Ｄ１だけ長くすることができる。従って、封止体４０の剥離が発生した場合における基体部３０および内側端子部２７ａの絶縁耐量を高めることができる。
また、本実施形態によれば、ケース２０Ａの内壁面へのプライマーの塗布およびその確認が容易になるという効果が得られる。以下、この効果について詳述する。
半導体装置１００Ａにおいて、ケース２０Ａの内壁面からの封止体４０の剥離を防止するためには、ケース２０Ａの内壁面に対する封止体４０の密着性を高める必要がある。このため、半導体装置１００Ａの製造工程では、封止体４０をケース２０Ａ内に充填する前に、半導体装置１００Ａの上方からケース２０Ａ内にプライマーを散布することでケース２０Ａの内壁面に下地膜２５を形成する。この工程は、ケース２０Ａの内壁面に対するプライマーの塗布状況をケース２０Ａの上方から目視で確認しながら行われる。ここで、ケース２０Ａの内壁面に対するプライマーの塗布状況は、ケース２０Ａの上方に設置されたカメラにより撮影されてもよい。
ここで、端子台３００Ａにおいて、Ｚ軸方向に沿った側壁面は、プライマーの塗布およびその確認が困難な面となる。この問題は、端子台３００Ａが高いほど顕著になる。基体部３０から内側端子部２７ａの先端部に到る経路の沿面距離を長くするための手段として、端子台３００Ａの基体部３０からの高さを増加させる手段が考えられる。しかしながら、本実施形態ではこの手段を採用せず、端子台３００Ａに第１の方向Ｖ１（－Ｙ方向）に張り出した張出部３０１Ａを設けることにより沿面距離を増加させている。従って、本実施形態によれば、プライマーの塗布およびその確認が困難な面の面積が増えるのを回避し、ケース２０Ａの内壁面へのプライマーの塗布およびその確認を容易にすることができる。
また、本実施形態の端子台３００Ａにおいて、第１の方向Ｖ１における第１の面３１１Ａの終了位置ｅｎから第２の面３１２Ａの終了位置ｅｎまでの区間は、接続面３２１Ａと、第３の面３１３Ａと、接続面３２２Ａとからなる。ここで、第３の面３１３Ａは、ケース２０Ａの上方から見下ろせる面であり、プライマーの塗布およびその確認が容易である。従って、本実施形態によれば、ケース２０Ａの内壁面へのプライマーの塗布およびその確認を容易にすることができる。
また、端子台３００Ａでは、Ｚ軸方向に沿った側壁面である接続面３２１Ａと接続面３２２Ａとの間に第３の面３１３Ａが介在している。すなわち、端子台３００Ａでは、プライマーの塗布およびその確認が困難なＺ軸方向に沿った側壁面に第３の面３１３Ａが割り込むことにより、この側壁面が接続面３２１Ａと接続面３２２Ａに分断されている。このように本実施形態では、端子台３００Ａにおいて、プライマーの塗布およびその確認が困難なＺ軸方向に沿った個々の側壁面の面積が小さくなる。従って、本実施形態によれば、ケース２０Ａの内壁面へのプライマーの塗布およびその確認を容易にすることができる。
＜第２実施形態＞
図４は第２実施形態である半導体装置１００Ｂの端子台３００Ｂを示す断面図である。上記第１実施形態と同様、半導体装置１００Ｂのケース２０Ｂは、収容部２０１の内壁面から第１の方向Ｖ１（－Ｙ方向）に突出した端子台３００Ｂを含む。この端子台３００Ｂは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｂを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。
また、端子台３００Ｂは、基体部３０から最も離れた第１の面３１１Ｂと、基体部３０に接合される第２の面３１２Ｂと、を有する。内側端子部２７ａは第１の面３１１Ｂに配置される。
また、端子台３００Ｂは、基体部３０に近づく第２の方向Ｖ２（－Ｚ方向）において、第１の面３１１Ｂと第２の面３１２Ｂの間に位置する第３の面３１３Ｂおよび３１４Ｂを有する。すなわち、端子台３００Ｂは、第３の面３１３Ｂおよび３１４Ｂからなる複数（この例では２個）の第３の面を有する。ここで、第１の面３１１Ｂ、第２の面３１２Ｂ、第３の面３１３Ｂおよび３１４Ｂは略平行である。
上記第１実施形態と同様、第１の面３１１Ｂ、第２の面３１２Ｂ、第３の面３１３Ｂおよび３１４Ｂの各々において、第１の方向Ｖ１の端部は当該面の終了位置ｅｎであり、第１の方向Ｖ１の逆方向の端部は当該面の開始位置ｓｔである。張出部３０１Ｂは、第１の面３１１Ｂの終了位置ｅｎと第３の面３１３Ｂの開始位置ｓｔとを接続する接続面３２１Ｂを有する。また、張出部３０１Ｂは、第３の面３１４Ｂの終了位置ｅｎと第３の面３１３Ｂの開始位置ｓｔとを接続する接続面３２３Ｂを有する。さらに張出部３０１Ｂは、第２の方向Ｖ２（－Ｚ方向）に隣り合った２つの第３の面、すなわち、第３の面３１３Ｂおよび３１４Ｂを接続する接続面３２２Ｂを有する。具体的には、接続面３２２Ｂは、第３の面３１３Ｂおよび３１４Ｂのうち基体部３０から遠い第３の面３１３Ｂの終了位置ｅｎと基体部３０に近い第３の面３１４Ｂの開始位置ｓｔとを接続する。これらの接続面３２１Ｂ、３２２Ｂおよび３２３Ｂは、いずれも基体部３０に近づく第２の方向Ｖ２（すなわち、－Ｚ方向）に延びている。具体的には接続面３２１Ｂ、３２２Ｂおよび３２３Ｂは、ＸＺ平面（収容部２０１の内壁面）に対して平行である。このように張出部３０１Ｂは、２段の段部を有する第１実施形態の張出部３０１Ａに対して、段部を１段追加した構成となっている。
本実施形態においても上記第１実施形態と同様な効果が得られる。また、本実施形態によれば、上記第１実施形態に比べ、プライマーの塗布が困難な接続面３２１Ｂ、３２２Ｂおよび３２３Ｂの各々のＺ軸方向の長さが短くなる。このため、第１実施形態よりも、プライマーの塗布およびその確認が容易になる。
＜第３実施形態＞
図５は第３実施形態である半導体装置１００Ｃの端子台３００Ｃを示す断面図である。上記第１実施形態と同様、半導体装置１００Ｃのケース２０Ｃは、収容部２０１の内壁面から第１の方向Ｖ１（－Ｙ方向）に突出した端子台３００Ｃを含む。この端子台３００Ｃは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｃを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。
上記第１実施形態と同様、端子台３００Ｃは、第１の面３１１Ｃと、第２の面３１２Ｃと、を有する。また、張出部３０１Ｃは、第１の面３１１Ｃと第２の面３１２Ｃとの間に位置する第３の面３１３Ｃを有する。第１の面３１１Ｃと、第２の面３１２Ｃと、第３の面３１３Ｃは、第１の方向Ｖ１に延びており、ＸＹ平面に対して平行である。
上記第１実施形態と同様、張出部３０１Ｃは、第１の面３１１Ｃの終了位置ｅｎおよび第３の面３１３Ｃの開始位置ｓｔを接続する接続面３２１Ｃと、第３の面３１３Ｃの終了位置ｅｎおよび第２の面３１２Ｃの終了位置ｅｎを接続する接続面３２２Ｃと、を有する。接続面３２１Ｃおよび３２２Ｃは、第２の方向Ｖ２（－Ｚ方向）に延びており、ＸＺ平面に対して平行である。
本実施形態は、次の点において上記第１実施形態と異なる。まず、上記第１実施形態において、第１の面３１１Ａの先端は、内側端子部２７ａの先端部がある第１の位置Ｐ１よりもさらに第１の方向Ｖ１（－Ｙ方向）に進んだ位置にあった。これに対し、本実施形態において、第１の面３１１Ｃの先端は、内側端子部２７ａの先端がある第１の位置Ｐ１にあり、その直下に接続面３２１Ｃがある。すなわち、本実施形態において、第１の面３１１Ｃは、端子台３００Ｃには含まれているが、張出部３０１Ｃには含まれていない。
本実施形態においても、端子台３００Ｃが内側端子部２７ａの先端部の第１の位置Ｐ１から第１の方向Ｖ１に張り出した張出部３０１Ｃを有するので、上記第１実施形態と同様な効果が得られる。
＜第４実施形態＞
図６は第４実施形態である半導体装置１００Ｄの端子台３００Ｄを示す断面図である。上記第１実施形態と同様、端子台３００Ｄは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｄを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。
上記第１実施形態と同様、端子台３００Ｄは、第１の面３１１Ｄと、第２の面３１２Ｄと、を有する。第１の面３１１Ｄと第２の面３１２Ｄは、第１の方向Ｖ１に延びており、ＸＹ平面に平行である。そして、内側端子部２７ａは、第１の面３１１Ｄに配置されている。しかし、張出部３０１Ｄは、第２の方向Ｖ２（－Ｚ方向）において第１の面３１１Ｄと第２の面３１２Ｄとの間に位置する第３の面を有していない。そして、第１の面３１１Ｄの終了位置ｅｎと、第２の面３１２Ｅの終了位置ｅｎは、いずれも第１の位置Ｐ１からさらに第１の方向Ｖ１に進んだ第２の位置Ｐ２にある。この第１の面３１１Ｄの終了位置ｅｎと第２の面３１２Ｅの終了位置ｅｎは、接続面３２１Ｄを介して接続されている。この接続面３２１Ｄは、第２の方向Ｖ２（－Ｚ方向）に延びており、ＸＺ平面に平行である。
本実施形態においても、端子台３００Ｄが内側端子部２７ａの先端部の第１の位置Ｐ１から第１の方向Ｖ１に張り出した張出部３０１Ｄを有するので、上記第１実施形態と同様な効果が得られる。なお、本実施形態の場合、プライマーの塗布およびその確認が困難な第２の接続面３２１ＤのＺ軸方向の長さが、上記第１実施形態の接続面３２１Ａまたは３２２ＡのＺ軸方向の長さのいずれよりも長くなる。従って、ケース２０Ｄの内壁面に対する封止体４０の密着性を高めるためには上記第１実施形態の方が好ましい。
＜第５実施形態＞
図７は第５実施形態である半導体装置１００Ｅの端子台３００Ｅを示す断面図である。上記第１実施形態と同様、端子台３００Ｅは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｅを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｅおよび張出部３０１Ｅの構成は上記第４実施形態と基本的に同様である。端子台３００Ｅは、上記第４実施形態と同様、第１の面３１１Ｅと、第２の面３１２Ｅと、両者の終了位置ｅｎ同士を接続する接続面３２１Ｅと、を有する。
本実施形態と上記第４実施形態との相違点は、次の点にある。上記第４実施形態では、内側端子部２７ａが第１の面３１１Ｄの上に配置されていた。これに対し、本実施形態における内側端子部２７ａの厚み方向（Ｚ軸方向）の半分の部分が第１の面３１１Ｅから端子台３００Ｅ内に埋め込まれている。
本実施形態においても、上記第４実施形態と同様な効果が得られる。また、本実施形態によれば、内側端子部２７ａの厚み方向（Ｚ軸方向）の半分の部分が端子台３００Ｅ内に埋め込まれている。従って、配線部材２８を内側端子部２７ａに接合する際に内側端子部２７ａが端子台３００Ｅから剥がれるのを回避することができる。
＜第６実施形態＞
図８は第６実施形態である半導体装置１００Ｆの端子台３００Ｆを示す断面図である。上記第５実施形態と同様、端子台３００Ｆは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｆを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｆおよび張出部３０１Ｆの構成は上記第５実施形態委と基本的に同様である。端子台３００Ｆは、上記第５実施形態と同様、第１の面３１１Ｆと、第２の面３１２Ｆと、両者の終了位置ｅｎ同士を接続する接続面３２１Ｆと、を有する。
本実施形態と上記第５実施形態との相違点は、次の点にある。上記第５実施形態では、内側端子部２７ａの厚み方向（Ｚ軸方向）の半分の部分が第１の面３１１Ｅから端子台３００Ｅ内に埋め込まれていた。これに対し、本実施形態では、内側端子部２７ａの厚み方向（Ｚ軸方向）の殆どの部分が第１の面３１１Ｆから端子台３００Ｆ内に埋め込まれており、内側端子部２７ａの上面のみが第１の面３１１Ｆから露出している。
本実施形態においても、上記第４および第５実施形態と同様な効果が得られる。また、本実施形態によれば、内側端子部２７ａの殆どの部分が端子台３００Ｆ内に埋め込まれている。従って、配線部材２８を内側端子部２７ａに接合する際に内側端子部２７ａが端子台３００Ｆから剥がれないように保持する力を上記第４および第５実施形態以上に高めることができる。
＜第７実施形態＞
図９は第７実施形態である半導体装置１００Ｇの端子台３００Ｇを示す断面図である。上記第１実施形態と同様、端子台３００Ｇは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｇを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｇおよび張出部３０１Ｇの構成は上記第１実施形態と基本的に同様である。端子台３００Ｇは、上記第１実施形態と同様、第１の面３１１Ｇと、第２の面３１２Ｇと、第２の方向Ｖ２（－Ｚ方向）において第１の面３１１Ｇおよび第２の面３１２Ｇの間に位置する第３の面３１３Ｇと、を有する。第１の面３１１Ｇと、第２の面３１２Ｇと、第３の面３１３Ｇとは、第１の方向Ｖ１に延びており、ＸＹ平面に対して平行である。また、端子台３００Ｇは、第１の面３１１Ｇの終了位置ｅｎおよび第３の面３１３Ｇの開始位置ｓｔを接続する接続面３２１Ｇと、第３の面３１３Ｇの終了位置ｅｎおよび第２の面３１２Ｇの終了位置ｅｎを接続する接続面３２２Ｇと、を有する。接続面３２１Ｇおよび３２２Ｇは、第２の方向Ｖ２に延びており、ＸＺ平面に平行である。
本実施形態と上記第１実施形態との相違点は、次の点にある。上記第１実施形態では、内側端子部２７ａが第１の面３１１Ａの上に配置されていた。これに対し、本実施形態では、内側端子部２７ａの厚み方向（Ｚ軸方向）の殆どの部分が第１の面３１１Ｇから端子台３００Ｇ内に埋め込まれており、内側端子部２７ａの上面のみが第１の面３１１Ｇから露出している。
本実施形態においても、上記第１実施形態と同様な効果が得られる。また、本実施形態によれば、内側端子部２７ａの殆どの部分が端子台３００Ｆ内に埋め込まれている。従って、配線部材２８を内側端子部２７ａに接合する際に内側端子部２７ａが端子台３００Ｆから剥がれるのを回避することができる。
＜第８実施形態＞
図１０は第８実施形態である半導体装置１００Ｈの端子台３００Ｈを示す断面図である。上記第６実施形態と同様、端子台３００Ｈは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｈを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｈは、上記第６実施形態と同様、第１の面３１１Ｈと、第２の面３１２Ｈと、を有する。第１の面３１１Ｈおよび第２の面３１２Ｈは、第１の方向Ｖ１に延びており、ＸＹ平面に対して平行である。また、端子台３００Ｈは、第１の面３１１Ｈの終了位置ｅｎおよび第２の面３１２Ｈの終了位置ｅｎを接続する接続面３２１Ｈを有する。接続面３２１Ｈは、第２の方向Ｖ２に延びており、ＸＺ平面に対して平行である。また、上記第６実施形態と同様、内側端子部２７ａの厚み方向（Ｚ軸方向）の殆どの部分が第１の面３１１Ｈから端子台３００Ｈ内に埋め込まれており、内側端子部２７ａの上面のみが第１の面３１１Ｈから露出している。
本実施形態と上記第６実施形態との相違点は、次の点にある。上記第６実施形態において、張出部３０１Ｆに属する第１の面３１１Ｆは、内側端子部２７ａが埋め込まれた領域を除く全域において平坦な面であった。これに対し、本実施形態では、張出部３０１Ｈに属する第１の面３１１Ｈに凹部３３１Ｈが形成されている。この凹部３３１Ｈは、１ｍｍ以上の幅および深さを有し、Ｘ軸方向に延びた溝状の凹部である。
本実施形態によれば、第１の面３１１Ｈに凹部３３１Ｈが形成されているので、上記第６実施形態に比べ、凹部３３１Ｈの分だけ基体部３０および内側端子部２７ａ間の沿面距離が長くなる。従って、封止体４０の剥離が発生した状態での絶縁耐性が上記第６実施形態よりも高くなるという効果が得られる。また、本実施形態では、第１の面３１１Ｈに凹部３３１Ｈが形成されているので、この凹部３３１Ｈにより封止体４０の密着性が高められる。
＜第９実施形態＞
図１１は第９実施形態である半導体装置１００Ｉの端子台３００Ｉを示す断面図である。上記第１実施形態と同様、ケース２０Ｉの端子台３００Ｉは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｉを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｉは、上記第１実施形態と同様、第１の面３１１Ｉと、第２の面３１２Ｉと、を有する。第１の面３１１Ｉおよび第２の面３１２Ｉは、第１の方向Ｖ１に延びており、ＸＹ平面に対して平行である。内側端子部２７ａは、第１の面３１１Ｉの上に配置されている。ここで、第１の面３１１Ｉは、内側端子部２７ａの先端の第１の位置Ｐ１よりもさらに第１の方向Ｖ１（－Ｙ方向）に進んだ終了位置ｅｎまで延びている。
張出部３０１Ｉでは、上記第１実施形態における第３の面３１３Ａと接続面３２１Ａが、第１の方向Ｖ１（－Ｙ方向）に対して鋭角をなす傾斜面３４１Ｉに置き換えられている。この傾斜面３４１Ｉは、第１の面３１１Ｉの終了位置ｅｎから斜め下方（－Ｙ方向かつ－Ｚ方向）に延びている。具体的には、傾斜面３４１Ｉは、終了位置ｅｎを通過するＸ軸を回転軸とし、ＸＹ平面に平行な面をこの回転軸廻りに所定角度（９０度以下）だけ傾けた面となっている。そして、第１の方向Ｖ１における傾斜面３４１Ｉの先端は、接続面３２１Ｉを介して第２の面３１２Ｉの終了位置ｅｎに接続される。この接続面３２１Ｉは、第２の方向Ｖ２（－Ｚ方向）に延びており、ＸＺ平面に対して平行である。
本実施形態によれば、端子台３００Ｉは、張出部３０１Ｉを含むので、上記第１実施形態と同様、基体部３０から内側端子部２７ａの先端部に到る経路の沿面距離を長くすることができる。従って、封止体４０の剥離が発生した場合における基体部３０および内側端子部２７ａ間の絶縁耐量を高めることができる。
また、本実施形態によれば、上記第１実施形態における接続面３２１Ａに相当するものがない。この接続面３２１Ａは、Ｚ軸方向に沿った面であり、プライマーである下地膜２５の塗布およびこの塗布の確認が困難な領域である。一方、本実施形態において張出部３０１Ｉに設けられた傾斜面３４１Ｉは、プライマーの塗布およびこの塗布の確認が容易な領域である。従って、本実施形態によれば、上記第１実施形態に比べ、ケース２０Ａの内壁面に対するプライマーの塗布およびその確認を容易にすることができる。
＜第１０実施形態＞
図１２は第１０実施形態である半導体装置１００Ｊの端子台３００Ｊを示す断面図である。上記第９実施形態と同様、ケース２０Ｊの端子台３００Ｊは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｊを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｊは、上記第９実施形態と同様、第１の面３１１Ｊと、第２の面３１２Ｊと、傾斜面３４１Ｊと、接続面３２１Ｊと、を有する。第１の面３１１Ｊおよび第２の面３１２Ｊは、第１の方向Ｖ１に延びており、ＸＹ平面に対して平行である。接続面３２１Ｊは、第２の方向Ｖ２に延びており、ＸＺ平面に平行である。傾斜面３４１Ｊは、第１の方向Ｖ１に対して鋭角をなしている。
本実施形態と上記第９実施形態との相違点は、次の点にある。上記第９実施形態において、第１の面３１１Ｉは、内側端子部２７ａの先端の第１の位置Ｐ１よりもさらに第１の方向Ｖ１（－Ｙ方向）に進んだ終了位置ｅｎまで延びていた。これに対し、本実施形態における第１の面３１１Ｊは、第１の位置Ｐ１までしか延びていない。本実施形態では、第１の位置Ｐ１において、第１の面３１１Ｊが傾斜面３４１Ｊに接続される。本実施形態においても、上記第９実施形態と同様な効果が得られる。
＜第１１実施形態＞
図１３は第１１実施形態である半導体装置１００Ｋの端子台３００Ｋを示す断面図である。上記第１０実施形態と同様、ケース２０Ｋの端子台３００Ｋは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｋを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｋは、上記第１０実施形態と同様、第１の面３１１Ｋと、第２の面３１２Ｋと、傾斜面３４１Ｋと、接続面３２１Ｋと、を有する。
本実施形態と上記第１０実施形態との相違点は、次の点にある。上記第１０実施形態において、内側端子部２７ａは、第１の面３１１Ｊの上に配置されていた。これに対し、本実施形態では、内側端子部２７ａの厚み方向（Ｚ軸方向）の半分の部分が第１の面３１１Ｆから端子台３００Ｆ内に埋め込まれている。
本実施形態においても、上記第１０実施形態と同様な効果が得られる。また、本実施形態によれば、内側端子部２７ａの半分の部分が端子台３００Ｋ内に埋め込まれているので、配線部材２８を内側端子部２７ａに接合する際に内側端子部２７ａが端子台３００Ｋから剥がれるのを回避することができる。
＜第１２実施形態＞
図１４は第１２実施形態である半導体装置１００Ｌの端子台３００Ｌを示す断面図である。上記第１１実施形態と同様、ケース２０Ｌの端子台３００Ｌは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｌを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｌは、上記第１１実施形態と同様、第１の面３１１Ｌと、第２の面３１２Ｌと、傾斜面３４１Ｌと、接続面３２１Ｌと、を有する。
本実施形態と上記第１１実施形態との相違点は、次の点にある。上記第１１実施形態では、内側端子部２７ａの厚み方向（Ｚ軸方向）の半分の部分が第１の面３１１Ｋから端子台３００Ｋ内に埋め込まれていた。これに対し、本実施形態では、内側端子部２７ａの厚み方向（Ｚ軸方向）の殆どの部分が第１の面３１１Ｌから端子台３００Ｌ内に埋め込まれており、内側端子部２７ａの上面のみが第１の面３１１Ｌから露出している。
本実施形態においても、上記第１０および第１１実施形態と同様な効果が得られる。また、本実施形態によれば、内側端子部２７ａの殆どの部分が端子台３００Ｌ内に埋め込まれている。従って、配線部材２８を内側端子部２７ａに接合する際に内側端子部２７ａが端子台３００Ｌから剥がれないように保持する力を上記第１０および第１１実施形態以上に高めることができる。
＜第１３実施形態＞
図１５は第１３実施形態である半導体装置１００Ｍの端子台３００Ｍを示す断面図である。上記第１０実施形態と同様、ケース２０Ｍの端子台３００Ｍは、第１の位置Ｐ１から第２の位置Ｐ２まで張り出した張出部３０１Ｍを含む。第１の位置Ｐ１および第２の位置Ｐ２の定義は上記第１実施形態と同様である。端子台３００Ｍは、上記第１０実施形態と同様、第１の面３１１Ｍと、第２の面３１２Ｍと、傾斜面３４１Ｍと、接続面３２１Ｍと、を有する。
本実施形態と上記第１０実施形態との相違点は、次の点にある。上記第１０実施形態では、内側端子部２７ａが第１の面３１１Ｊの上に配置されていた。これに対し、本実施形態では、配線パターン２７ｃが上面に形成されたプリント基板２７ｄが第１の面３１１Ｍの上に配置されている。本実施形態では、このプリント基板２７ｄの配線パターン２７ｃが配線部材２８を介して半導体素子１２ｐまたは１２ｎに電気的に接続される端子として機能する。そして、Ｚ軸方向に延びた外側端子部２７ｂは、ケース２０Ｍ内においてプリント基板２７ｄの配線パターン２７ｃに電気的に接続される。
本実施形態においても上記第１０実施形態と同様な効果が得られる。また、本実施形態では、プリント基板２７ｄの配線パターン２７ｃが端子として機能する。従って、ＸＹ平面内における端子の位置および外側端子部２７ｂの位置に制約がある場合に、配線パターン２７ｃの形状を調整することによりその制約を満たすことができる。
＜他の実施形態＞
以上、この発明の第１～第１３実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
（１）上記第１～第８実施形態（図１～図１０）において、第１の面および第２の面の間の第３の面の枚数を３枚以上にしてもよい。すなわち、第１の位置Ｐ１および第２の位置Ｐ２間に、第１の面または第３の面と接続面とからなる段部を４段以上設けてもよい。
（２）上記第８実施形態（図１０）では、上記第６実施形態（図８）の第１の面３１１Ｆ（図１０では第１の面３１１Ｈ）に凹部３３１Ｈを形成した。しかし、第６実施形態以外の実施形態の第１の面に凹部を形成してもよい。あるいは張出部における第１の面以外の面（例えば第３の面）に凹部を形成してもよい。
（３）上記第１３実施形態（図１５）では、第１０実施形態（図１２）の第１の面３１１Ｊ（図１５では第１の面３１１Ｍ）にプリント基板２７ｄを配置した。しかし、第１０実施形態以外の各実施形態の第１の面にプリント基板２７ｄを配置してもよい。
（４）上記第９～第１３実施形態（図１１～図１５）において、傾斜面３４１Ｉ～３４１Ｍは、基体部３０の上方（＋Ｚ方向）の位置まで延び、接続面３２１Ｉ～３２１Ｍを介して基体部３０に接続された。しかし、傾斜面３４１Ｉ～３４１Ｍを基体部３０まで延ばしてもよい。
１００Ａ～１００Ｍ……半導体装置、２０Ａ～２０Ｍ……ケース、２０１……収容部，３００Ａ～３００Ｍ……端子台、３０１Ａ～３０１Ｍ……張出部、４０……封止体、３０……基体部、１１……絶縁基板、１０……半導体ユニット、１２ｐ，１２ｎ……半導体素子、２７……端子、２７ａ……内側端子部、２７ｂ……外側端子部、２８……配線部材、３１１Ａ～３１１Ｍ……第１の面、３１２Ａ～３１２Ｍ……第２の面、３１３Ａ～３１３Ｃ，３１３Ｇ……第３の面、３２１Ａ～３２１Ｍ，３２２Ａ～３２２Ｃ，３２２Ｇ，３２３Ｂ……接続面、１５……接合材、１１２……絶縁層、１１３……金属層、３４１Ｉ～３４１Ｍ……傾斜面、２５……下地膜、１１４，１１４ａ，１１４ｂ，１１４ｃ……導体パターン、５０……接続部、５１ｐ，５１ｎ……接続端子、１３ｐ，１３ｎ……配線部、２１～２４……側壁。

Claims (11)

  1. 基体部と、
    前記基体部に配置された絶縁基板と、
    前記絶縁基板に配置された半導体素子と、
    前記基体部に接合され、前記半導体素子を収容する空間を囲むケースと、
    前記ケースに囲まれた空間内に充填される封止体と、を有し、
    前記ケースは、前記空間を囲む収容部と、前記収容部の内壁面から第１の方向に突出した端子台とを含み、
    前記端子台には、配線部材を介して前記半導体素子に電気的に接続される端子が配置され、
    前記端子台は、平面視において前記端子の先端部の第１の位置からさらに前記第１の方向に１ｍｍ以上の第１の距離だけ進んだ第２の位置まで張り出した張出部を含む半導体装置。
  2. 前記端子台は、
    前記基体部から最も離れた第１の面と、
    前記基体部に接合される第２の面と、を有し、
    前記端子は前記第１の面に配置され、
    前記張出部は、前記第１の面と前記第２の面の間に形成される請求項１に記載の半導体装置。
  3. 前記端子台は、
    前記基体部に近づく第２の方向において前記第１の面と前記第２の面との間に位置する第３の面を有する請求項２に記載の半導体装置。
  4. 前記第１の面と前記第２の面と前記第３の面が略平行である請求項３に記載の半導体装置。
  5. 前記第１の面、前記第２の面および前記第３の面の各々において、前記第１の方向の端部は当該面の終了位置であり、前記第１の方向の逆方向の端部は当該面の開始位置であり、
    前記端子台は、
    前記第２の方向に延び、前記第１の面の終了位置と前記第３の面の開始位置とを接続する接続面と、前記第２の方向に延び、前記第３の面の終了位置と前記第２の面の終了位置とを接続する接続面とを有する請求項４に記載の半導体装置。
  6. 前記端子台は、
    前記第３の面を複数有し、
    前記第２の方向において隣り合った２つの第３の面のうち前記基体部から遠い第３の面の終了位置と前記基体部に近い第３の面の開始位置とを接続する接続面とを有する請求項５に記載の半導体装置。
  7. 前記張出部は、前記第１の方向に対して鋭角をなす傾斜面を含む請求項２に記載の半導体装置。
  8. 前記張出部に凹部が形成された請求項１～７のいずれか１項に記載の半導体装置。
  9. 前記端子における長手方向の一部が前記ケースに埋め込まれている請求項１～６のいずれか１項に記載の半導体装置。
  10. 前記端子の表面が前記第１の面から突出している請求項２～７のいずれか１項に記載の半導体装置。
  11. 前記端子の形成されたプリント基板が前記端子台に配置された請求項１～７のいずれか１項に記載の半導体装置。
JP2022066195A 2022-04-13 2022-04-13 半導体装置 Pending JP2023156690A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022066195A JP2023156690A (ja) 2022-04-13 2022-04-13 半導体装置
US18/173,912 US20230335448A1 (en) 2022-04-13 2023-02-24 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022066195A JP2023156690A (ja) 2022-04-13 2022-04-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2023156690A true JP2023156690A (ja) 2023-10-25

Family

ID=88307985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022066195A Pending JP2023156690A (ja) 2022-04-13 2022-04-13 半導体装置

Country Status (2)

Country Link
US (1) US20230335448A1 (ja)
JP (1) JP2023156690A (ja)

Also Published As

Publication number Publication date
US20230335448A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
US8373197B2 (en) Circuit device
WO2010147201A1 (ja) 電力変換装置
US10959333B2 (en) Semiconductor device
US9466542B2 (en) Semiconductor device
KR20200011889A (ko) 전자기 차폐 구조물을 갖는 반도체 패키지 및 그 제조 방법
JP2020506551A (ja) パワー半導体モジュール
US12100631B2 (en) Semiconductor device
US11990393B2 (en) Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate
US20240186221A1 (en) Semiconductor device
US10062632B2 (en) Semiconductor device having improved heat dissipation efficiency
JP5172290B2 (ja) 半導体装置
JP2023156690A (ja) 半導体装置
TW202345339A (zh) 功率封裝模組
JP2017038019A (ja) 半導体装置
CN115377040A (zh) 半导体模块
US11417591B2 (en) Semiconductor module
KR20220113142A (ko) 패키지형 전력 반도체 장치
US20240355713A1 (en) Semiconductor device
US20240203929A1 (en) Semiconductor module
US20240203928A1 (en) Metal wiring board
US20240178081A1 (en) Semiconductor module, semiconductor device, and method for manufacturing semiconductor device
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
US20230223314A1 (en) Semiconductor apparatus and vehicle
JP7487411B2 (ja) 電気接点構成、パワー半導体モジュール、電気接点構成の製造方法、およびパワー半導体モジュールの製造方法