JP2020092215A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2020092215A
JP2020092215A JP2018229625A JP2018229625A JP2020092215A JP 2020092215 A JP2020092215 A JP 2020092215A JP 2018229625 A JP2018229625 A JP 2018229625A JP 2018229625 A JP2018229625 A JP 2018229625A JP 2020092215 A JP2020092215 A JP 2020092215A
Authority
JP
Japan
Prior art keywords
storage space
semiconductor device
resin case
opening
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018229625A
Other languages
English (en)
Other versions
JP7225746B2 (ja
Inventor
裕司 市村
Yuji Ichimura
裕司 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018229625A priority Critical patent/JP7225746B2/ja
Priority to CN201911011622.3A priority patent/CN111293043A/zh
Priority to US16/667,243 priority patent/US11640926B2/en
Publication of JP2020092215A publication Critical patent/JP2020092215A/ja
Application granted granted Critical
Publication of JP7225746B2 publication Critical patent/JP7225746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】製造コストを減少することができる。【解決手段】樹脂ケース３の筐体３ａは、半導体チップ１が収納される収納空間３ｄを取り囲んで、側壁に収納空間３ｄから外部空間に通じる注入経路３ｅが形成されている。このような樹脂ケース３の第１開口３ｃに基板２を取り付けて収納空間３ｄに半導体チップ１を収納して（Ｂ）、単に注入経路３ｅから軟化している封止部材を注入して（Ｃ）、封止部材４に固化することで収納空間３ｄ並びに注入経路３ｅを封止部材４で封止することができる（Ｄ）。このため、封止部材４の種類を問わず、また、封止するために大掛かりで精密な金型を必要としないために製造コストを低減することができる。【選択図】図１

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んで、例えば、電力変換装置として利用されている。
このような半導体装置は、リード端子等がインサート成形された端子ケースの収納空間に、半導体チップ及び電子部品等が設置された回路基板を収納して、トランスファー成形を用いて封止部材で封止されて構成されている。この封止の際の封止部材は、例えば、エポキシ樹脂が用いられる。
特開２００４−１１１４３５号公報
ところで、トランスファー成形を行う装置は、大掛かりで精密な金型が必要となり、製造コストが増加してしまう。特に、封止部材の供給口となる金型のゲート部分は、精密であり、また、劣化しやすい。したがって、このような装置の金型寿命は短い。このため、装置のメンテナンスの頻度が高くなり、保守管理のためのコストも増加してしまう。
本発明は、このような点に鑑みてなされたものであり、製造コストを減少することができる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体チップが主面に設けられた基板と、前記半導体チップが収納される収納空間を取り囲む筐体を備え、前記筐体の側壁に前記収納空間から外部空間に通じる注入経路が形成され、前記筐体の底面に前記収納空間から前記外部空間に通じる第１開口が形成された樹脂ケースと、を準備する準備工程と、前記樹脂ケースの前記第１開口に前記基板を取り付けて前記収納空間に前記半導体チップを収納する取り付け工程と、前記注入経路から封止部材を注入して、前記収納空間を封止する封止工程と、を有する半導体装置の製造方法が提供される。
また、本発明の一観点によれば、半導体チップと、前記半導体チップが主面に設けられた基板と、前記半導体チップが収納される収納空間を取り囲む筐体を備え、前記筐体の側壁に前記収納空間から外部空間に通じる注入経路と前記筐体の底面に前記収納空間から外部空間に通じる第１開口とを有する樹脂ケースと、前記樹脂ケースの前記収納空間及び前記注入経路に充填された封止部材と、を有する半導体装置が提供される。
開示の技術によれば、製造コストを減少して、半導体装置を簡便に製造することができる。
第１の実施の形態の半導体装置の製造方法を説明するための図である。 第２の実施の形態の半導体装置の平面図である。 第２の実施の形態の半導体装置の断面図（その１）である。 第２の実施の形態の半導体装置の断面図（その２）である。 第２の実施の形態の半導体装置の断面図（その３）である。 第２の実施の形態の半導体装置に含まれる樹脂ケースの製造方法を説明するための図（その１）である。 第２の実施の形態の半導体装置に含まれる樹脂ケースの製造方法を説明するための図（その２）である。 第２の実施の形態の半導体装置の製造方法の封止工程を説明するための図（その１）である。 第２の実施の形態の半導体装置の製造方法の封止工程を説明するための図（その２）である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置５，７と図３及び図４の半導体装置１０とにおいて、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置５，７と図３及び図４の半導体装置１０とにおいて、上側の方向を表す。「裏面」及び「底面」とは、図１の半導体装置５，７と図３及び図４の半導体装置１０とにおいて、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置５，７と図３及び図４の半導体装置１０とにおいて、下側の方向を表す。図１，３，４以外でも同様の方向性を意味する。したがって、図２では、半導体装置１０のおもて面を図示している。また、「側面」とは、図２の紙面に垂直な面を表す。「おもて面」、「上面」、「上」、「裏面」、「底面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
また、以下の説明において、「平行」及び「垂直」を用いて、２つの相対的な角度関係を表現する場合がある。「平行」とは、必ずしも２つのなす角度が０°の時だけに限定するものではない。「平行」とは、２つのなす角度が、−１５°以上、＋１５°以下であればよい。また、「垂直」とは、必ずしも２つのなす角度が９０°の時だけに限定するものではない。「垂直」とは、２つのなす角度が、７５°以上、１０５°以下であればよい。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１を用いて説明する。図１は、第１の実施の形態の半導体装置の製造方法を説明するための図である。なお、図１（Ａ）〜図１（Ｃ）は、半導体装置の製造方法に含まれる工程を説明するための図である。また、図１（Ｄ），（Ｅ）は、そのような工程を経て製造された半導体装置をそれぞれ示している。
まず、図１（Ｄ）に示す半導体装置５について説明する。半導体装置５は、半導体チップ１と、半導体チップ１が主面に設けられた基板２と、樹脂ケース３と、封止部材４とを有する。樹脂ケース３は、半導体チップ１が収納される収納空間３ｄを取り囲む筐体３ａを備える。筐体３ａは、上下に貫通された収納空間３ｄを有する枠形状からなる枠体であってよい。樹脂ケース３は、筐体３ａの側壁に収納空間３ｄから外部空間に通じる注入経路３ｅを有し、筐体３ａの底面３ｂに収納空間３ｄから外部空間に通じる第１開口３ｃを有する。樹脂ケース３の第１開口３ｃには基板２が配置され、第１開口３ｃは基板２により塞がれている。封止部材４は樹脂ケース３の収納空間３ｄ及び注入経路３ｅに充填され、樹脂ケース３の収納空間３ｄ及び注入経路３ｅは封止部材４により封止されている。また、樹脂ケース３は、底面３ｂに対向する上面に収納空間３ｄから外部空間に通じる第２開口を有する。封止部材４は、さらに、第２開口に充填され、樹脂ケース３の収納空間３ｄ及び注入経路３ｅは封止部材４により封止されている。
このような半導体装置５を製造するにあたって、まず、図１（Ａ）に示す準備工程において、半導体チップ１が主面に設けられた基板２と樹脂ケース３とを用意する。樹脂ケース３は、収納空間３ｄを取り囲む筐体３ａを備える。樹脂ケース３は、筐体３ａの側壁に収納空間３ｄから外部空間に通じる注入経路３ｅが形成され、筐体３ａの底面３ｂに収納空間３ｄから外部空間に通じる第１開口３ｃが形成されている。なお、第１開口３ｃの周囲には、後に基板２が取り付けられる段差を備える基板接合領域が形成されている。また、樹脂ケース３の底面３ｂに対向する上面に収納空間３ｄから外部空間にと通じる第２開口を有していてもよい。
次に、図１（Ｂ）に示す取り付け工程において、樹脂ケース３の基板接合領域に半導体チップ１が主面に設けられた基板２を取り付ける。基板２は、基板接合領域に設けられた段差に図示しない接着剤を介して、取り付けられてもよい。樹脂ケース３の第１開口３ｃは、基板２で塞がれる。この時、半導体チップ１が設けられた、基板２のおもて面が、樹脂ケース３の上側に向かうように取り付けられる。これにより、樹脂ケース３の収納空間３ｄに半導体チップ１が収納される。
次に、図１（Ｃ）に示す封止工程において、注入経路３ｅから軟化している封止部材を注入する。この時、樹脂ケース３の第２開口は、図示しない金型によって塞がれていてもよい。注入経路３ｅは、収納空間３ｄに封止部材を注入するゲートであってよい。注入経路３ｅは、一つでも、複数でもよい。複数の注入経路３ｅにより、封止部材の流動を制御しやすくすることができる。また、注入経路３ｅは、さらに、収納空間３ｄからガスを排出するエアーベントであってもよい。例えば、図１（Ｃ）では、樹脂ケース３の両側の注入経路３ｅから封止部材を注入しているが、一方の長辺の注入経路３ｅをゲートとして封止部材の注入経路とし、一方と反対側にある他方の長辺の注入経路３ｅをエアーベントとしてガスの排出経路としてもよい。これにより、収納空間３ｄは、封止部材で充填され、封止される。そして、図１（Ｄ）に示される半導体装置５が構成される。
このような半導体装置５の製造方法では、樹脂ケース３の筐体３ａは、半導体チップ１が収納される収納空間３ｄを取り囲んで、側壁に収納空間３ｄから外部空間に通じる注入経路３ｅが形成されている。このような樹脂ケース３の第１開口３ｃに基板２を取り付けて収納空間３ｄに半導体チップ１を収納して、単に注入経路３ｅから軟化している封止部材を注入して、収納空間３ｄ並びに注入経路３ｅを封止部材４で封止することができる。このため、封止部材４の種類を問わず、また、封止するために大掛かりで精密なゲートを有する金型を必要としないために製造コストを低減することができる。例えば、封止部材４に耐湿性能が高いエポキシ樹脂からなるタブレット樹脂を利用しても、大掛かりで精密なゲートを有する金型を用いるトランスファー成形を行う必要がないために製造コストを抑えて、耐湿性能が高い半導体装置５を簡便に得ることができる。
また、このようにして製造された半導体装置５は、既述の通り、封止部材４の種類に制限がないために封止部材４に応じて耐湿性能等の性質が向上する。また、半導体装置５では封止部材４が収納空間３ｄに加えて注入経路３ｅを封止している。このため、封止部材４は半導体装置５を強固に封止することができる。
なお、上記では、樹脂ケース３の筐体３ａに半導体チップ１が収納される収納空間３ｄを取り囲んで、側壁に収納空間３ｄから外部空間に通じる注入経路３ｅが形成されていればよく、上記の半導体装置５に限らない。例えば、図１（Ｅ）に示す半導体装置７では、半導体チップ１と、半導体チップ１が主面に設けられた基板２ａとを有する。さらに、半導体チップ１が収納される収納空間６ｄを取り囲む筐体６ａを備え、筐体６ａの側壁に収納空間６ｄから外部空間に通じる注入経路６ｅが形成され、筐体６ａの底面６ｂに収納空間６ｄから外部空間に通じる第１開口６ｃが形成された樹脂ケース６を有する。さらに、封止部材４が樹脂ケース６の収納空間６ｄ及び注入経路６ｅを封止する。このような半導体装置７の製造の取り付け工程では、基板２ａを筐体６ａの上面から収納空間６ｄを通じて第１開口６ｃに取り付ける。基板２ａは、基板接合領域に設けられた段差に図示しない接着剤を介して、取り付けられてもよい。樹脂ケース６の第１開口６ｃは、基板２ａで塞がれる。この時、半導体チップ１が設けられた、基板２ａのおもて面が、樹脂ケース６の上側に向かうように取り付けられる。この後、図１（Ｃ）の封止工程と同様に、注入経路６ｅから軟化している封止部材を注入して、収納空間６ｄを封止するものである。こうした半導体装置７の製造方法及び半導体装置７でも、上記と同様の効果が得られる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態についてより具体的に説明する。このような半導体装置について、図２〜図５を用いて説明する。図２は、第２の実施の形態の半導体装置の平面図であり、図３〜図５は、第２の実施の形態の半導体装置の断面図である。なお、図２では、封止部材の図示を省略している。図３は、図２の一点鎖線Ｘ１−Ｘ１における断面図、図４は、図２の一点鎖線Ｘ２−Ｘ２における断面図、図５は、図２の一点鎖線Ｙ−Ｙにおける断面図をそれぞれ表している。
図２〜図４に示すように、半導体装置１０は、１組の半導体ユニット２０と１組の半導体ユニット２０を収納する１組の樹脂ケース３０とを有している。半導体ユニット２０は、第１半導体チップ２１及び第２半導体チップ２２を６組有している。さらに、１組の第１半導体チップ２１及び第２半導体チップ２２がおもて面にそれぞれ設けられた６つの回路パターン２３と、これらの回路パターン２３がおもて面に形成された絶縁基板２４と、絶縁基板２４がおもて面に設けられた放熱板２５とを有している。なお、このような半導体ユニット２０では、第１半導体チップ２１及び第２半導体チップ２２と第１半導体チップ２１及び第２半導体チップ２２がおもて面に配置された回路パターン２３とを一組として、絶縁基板２４上に絶縁基板２４の長辺と平行に、例えば、６組配列されている。なお、第２の実施の形態では、複数存在する構成は特に断りがない場合には、そのうちの一つを挙げて説明する。
第１半導体チップ２１は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。第１半導体チップ２１がＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、ゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。第１半導体チップ２１がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。上記の第１半導体チップ２１は、その裏面が回路パターン２３上にはんだ（図示を省略）により接合されている。
第２半導体チップ２２は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような第２半導体チップ２２は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の第２半導体チップ２２は、その裏面が回路パターン２３上にはんだ（図示を省略）により接合されている。
回路パターン２３は、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板２５の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。なお、回路パターン２３の形状は一例である。このような回路パターン２３は、絶縁基板２４の一方の面に形成された導電性の板または箔をエッチングして生成され、または、導電性の板を絶縁基板２４の一方の面に貼り合わせて生成される。なお、回路パターン２３の厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。
絶縁基板２４は、熱抵抗の小さいエポキシ、液晶ポリマー等の絶縁樹脂と熱伝導率の高い酸化アルミニウム、酸化珪素の組み合わせによる有機絶縁層とすることができる。あるいは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスで構成される無機絶縁層とすることができる。
放熱板２５は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板２５の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。なお、この放熱板２５の裏面に冷却器（図示を省略）をはんだまたは銀ろう等を介して取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板２５は、このような冷却器と一体化されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板２５の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
回路パターン２３、絶縁基板２４、放熱板２５の組み合わせは、酸化アルミニウム、窒化アルミニウム、窒化珪素等の無機絶縁層の両面に銅箔が接合されたＤＣＢ（Direct Copper Bond）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。
次に、樹脂ケース３０について説明する。樹脂ケース３０は、枠形状の筐体である枠体３１と枠体３１に設けられた外部接続端子であるリード端子３３〜３６と制御ＩＣ（Integrated Circuit）３７とを有している。枠体３１は、半導体ユニット２０が収納される収納空間３２ｂと、枠体３１の底面に収納開口部３２ａと、枠体３１の側面に複数のゲート３８とを備えている。さらに、枠体３１の上面にも収納開口部を有していてもよい。なお、図２では、収納開口部３２ａの位置を破線で示している。また、枠体３１は、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。
収納開口部３２ａは、枠体３１の底面に開口された領域である。収納開口部３２ａにはその周縁部に段差が形成されている。半導体ユニット２０はそのおもて面が収納開口部３２ａの段差に接着剤２６により取り付けられる。収納開口部３２ａは、半導体ユニット２０により覆われ、収納空間３２ｂと外部空間とは半導体ユニット２０により封止されている。収納空間３２ｂは収納開口部３２ａから通じる枠体３１に取り囲まれる空間である。収納空間３２ｂ内の枠体３１の内側に長辺に沿って段差が設けられており、その段差面に第１リード領域３２ｃ及び第２リード領域３２ｄがそれぞれ設定されている。
枠体３１の一方の長辺に複数のリード端子３３〜３５が一列に配列した状態で一体化されている。各リード端子３３の一端は、枠体３１の一方の長辺から外部空間に突出し、他端は、収納空間３２ｂ内の第１リード領域３２ｃに表出している。また、枠体３１の一方の長辺にリード端子３４，３５も複数のリード端子３３に対して一列に配列した状態で一体化されている。リード端子３４，３５の一端は、枠体３１の一方の長辺から外部空間に突出し、他端は、収納空間３２ｂ内の第１リード領域３２ｃに表出して配線されている。そして、制御ＩＣ３７がはんだ（図示を省略）を介して、第１リード領域３２ｃ内のリード端子３５にそれぞれ配置されている。なお、所望の機能を実現するために、制御ＩＣ３７に代わって、例えば、サーミスタ、コンデンサ、抵抗等の電子部品を適宜用いてもよい。また、枠体３１の一方の長辺と反対側にある他方の長辺に複数のリード端子３６が一列に配列した状態で一体化されている。各リード端子３６の一端は、枠体３１の他方の長辺から外部空間に突出し、他端は、収納空間３２ｂ内の第２リード領域３２ｄに表出している。このようにして樹脂ケース３０に収納された半導体ユニット２０において、第１半導体チップ２１と第２半導体チップ２２とリード端子３３〜３６と制御ＩＣ３７との間が適宜ワイヤ（符号省略）等の配線部材により電気的に接続されている。これにより、半導体装置１０において所望の回路が構成される。
複数のゲート３８は、枠体３１の他方の長辺の方に形成されている。すなわち、図４及び図５に示すように、ゲート３８は、リード端子３６と一列に並んで配列して形成されている。ゲート３８は、リード端子３６と交互に並んで配列して形成されていてよい。また、リード端子３６及びゲート３８は、枠体３１の側面に対して垂直に形成されていてよい。ゲート３８は、リード端子３６と同一の断面形状であってもよい。各ゲート３８は、収納空間３２ｂから枠体３１の外部空間に通じている。その上で、半導体ユニット２０が取り付けられた樹脂ケース３０の収納空間３２ｂ及び各ゲート３８が封止部材４０により充填され、封止されている。
次に、このような半導体装置１０の製造方法について説明する。まず、樹脂ケース３０の形成方法について図６及び図７を用いて説明する。図６及び図７は、第２の実施の形態の半導体装置に含まれる樹脂ケースの製造方法を説明するための図である。なお、図６（Ａ）は、リード端子３６を含むリード部品５０、図６（Ｂ）は、リード部品５０に含まれる型取部材５２の側面図、図６（Ｃ）は、枠体３１にインサート成形されたリード部品５０をそれぞれ表している。図７（Ａ）は、型取部材５２の取り外しを、図７（Ｂ）は、型取部材５２を取り外した後をそれぞれ表している。
まず、図６（Ａ）に示されるリード部品５０を用意する。リード部品５０は、複数のリード端子３６と複数の型取部材５２と連係部材５１とが一体化されている。すなわち、リード部品５０は、リード端子３６と型取部材５２とが一列に並んで配列されており、これらの端部が連係部材５１に連係して接続されている。このようなリード部品５０は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。さらに、型取部材５２の少なくとも後述する枠体３１に一体化される領域には、シリコーン等の離型剤が表面に塗布されていることが好ましい。
リード部品５０は、このような材質の板金に対して、精密金型を使って打ち抜き（スタンピング）により得られる。打ち抜きに代わって、薬品腐食によるエッチングを用いてもよい。リード端子３６及び型取部材５２は、棒状であって円筒状、または、柱状のいずれでもよい。リード端子３６は、図６（Ａ），（Ｃ）に示されるように、収納空間３２ｂの方の先端に幅広部を有する。なお、図６（Ａ），（Ｃ）では、幅広部が平面方向に形成された例を示したが、断面方向にあっても構わない。型取部材５２は、図６（Ｂ）に示されるように、連係部材５１が接続されていない方の先端に、先細りになる傾斜面５２ａが形成されている。なお、図６（Ｂ）では、傾斜面５２ａが形成された例を示したが、断面方向にあっても構わない。以上の形状にすることで、リード端子３６は、枠体３１から引き抜けにくくなり、型取部材５２は、引き抜けやすくなる。
図示はしていないものの、枠体３１の第１リード領域３２ｃ側に取り付けられるリード端子３３〜３５の場合には、リード端子３３〜３５のみが一列に配列されており、これらの端部が連係部材に連係して接続されている別のリード部品を用意する。一方で、第１リード領域３２ｃ側に、さらに、収納空間３ｄからガスを排出するエアーベントを形成することができる。この場合には、エアーベントに対応する型取部材５２とリード端子３３〜３５とが一列に並んで配列され、これらの端部が連係部材に連係して接続されている別のリード部品を用意する。
次に、枠体３１の外形に対応する型が内部に形成されたケース金型に、上記のリード部品５０及び別のリード部品をセットして、液化した成形部材をケース金型内に注入して、ケース金型内に充填する。充填した成形部材が固化した後に、ケース金型を分離する。これにより、裏面に収納開口部３２ａと、収納開口部３２ａからおもて面に通じる収納空間３２ｂとが形成され、収納空間３２ｂ内の段差が構成されて第１リード領域３２ｃ及び第２リード領域３２ｄの段差面を備える枠体３１が得られる。また、枠体３１は、図６（Ｃ）に示されるように、リード部品５０が一体化されている。別のリード部品も枠体３１のリード部品５０の反対側に同様に一体化されている。そして、枠体３１に一体化されたリード部品５０から連係部材５１を切り離す。こうして、リード端子３６及び型取部材５２は、個々に枠体３１に接合された状態になる。そして、図７（Ａ）に示されるように、全ての型取部材５２を引き抜く。この際、型取部材５２に離型剤が塗布され、また、傾斜面５２ａが形成されている場合には、型取部材５２の枠体３１からの引き抜きが容易にできるようになる。このようにして引き抜いた後、図７（Ｂ）に示されるように、枠体３１には、型取部材５２の形状に対応した開口が型取られて、ゲート３８がそれぞれ構成される。
このような樹脂ケース３０の収納開口部３２ａに裏面から、事前に構成していた半導体ユニット２０を、第１半導体チップ２１及び第２半導体チップ２２が搭載されたおもて面を収納空間３２ｂ側にして、接着剤２６を介して取り付ける。これにより、半導体ユニット２０の第１半導体チップ２１及び第２半導体チップ２２が収納空間３２ｂに収納される。また、収納開口部３２ａは、半導体ユニット２０により覆われる。そして、第１半導体チップ２１と第２半導体チップ２２と第１リード領域３２ｃのリード端子３３〜３５と制御ＩＣ３７と第２リード領域３２ｄのリード端子３６との間をワイヤ（符号省略）等の配線部材により電気的に接続する。
次に、半導体ユニット２０が取り付けられた樹脂ケース３０に対する封止工程について、図８及び図９を用いて説明する。図８及び図９は、第２の実施の形態の半導体装置の製造方法の封止工程を説明するための図である。
封止工程を実行する封止装置６０は、少なくとも、載置面６１とヒータ６２とポット６３とプランジャ６４とランナ６５とを有している。載置面６１は、封止対象となる半導体ユニット２０が取り付けられた樹脂ケース３０が図８に示されるように、第１半導体チップ２１及び第２半導体チップ２２のおもて面が対向して配置される。樹脂ケース３０が固定部材６６により載置面６１に固定される。固定は、図８及び図９のように、ねじ等の固定部材６６であってもよい。あるいは、固定は、樹脂ケース３０及び半導体ユニット２０を載置面６１及びランナ６５の方に押さえ付けるプレス金型であってもよい。このようにして載置面６１に樹脂ケース３０をセットすると、樹脂ケース３０のゲート３８がランナ６５に対してそれぞれ対応付けられる。
ヒータ６２は、載置面６１の下部に設けられて、ポット６３及びランナ６５の温度を一定温度に維持する。これによりタブレット樹脂４１から軟化された封止部材の固化を防止する。ポット６３は、封止開始前にタブレット樹脂４１がセットされ、封止開始時にはタブレット樹脂４１から軟化した封止部材が貯留する。また、ポット６３は、ランナ６５と下部で接続されている。プランジャ６４は、ポット６３の開口にセットされて押圧されるに伴ってポット６３内の軟化した封止部材をランナ６５に供給する。ランナ６５は、載置面６１に載置された樹脂ケース３０のゲート３８に対応してそれぞれ設けられている。このようなランナ６５は、プランジャ６４から押圧された封止部材がポット６３から流入される。そして、ランナ６５は、流入された封止部材を載置面６１に配置された樹脂ケース３０のゲート３８に供給する。
このような構成を有する封止装置６０では、まず、既述の通り、ポット６３にタブレット樹脂４１をセットする。また、半導体ユニット２０が取り付けられた樹脂ケース３０を第１半導体チップ２１及び第２半導体チップ２２を載置面６１に対向させて載置面６１に配置して、固定部材６６で樹脂ケース３０と載置面６１を固定する。ヒータ６２を発熱させてポット６３のタブレット樹脂４１を軟化させてポット６３に軟化した封止部材を貯留する。そして、図９に示されるように、プランジャ６４を押圧するとポット６３から封止部材４２がランナ６５と樹脂ケース３０のゲート３８とを経由して、樹脂ケース３０の収納空間３２ｂ内に充填される。このようにして樹脂ケース３０の収納空間３２ｂ及びゲート３８に充填された封止部材４２が封止部材４０に固化すると、封止装置６０から図２〜図５に示される半導体装置１０が得られる。
このような半導体装置１０の製造方法では、樹脂ケース３０の枠体３１は、第１半導体チップ２１及び第２半導体チップ２２が収納される収納空間３２ｂを取り囲んで、側壁に収納空間３２ｂから外部空間に通じるゲート３８が形成されている。このような樹脂ケース３０の収納開口部３２ａに半導体ユニット２０を取り付けて収納空間３２ｂに第１半導体チップ２１及び第２半導体チップ２２を収納して、単にゲート３８から軟化された封止部材４２を注入することで、収納空間３２ｂ並びにゲート３８を、固化した封止部材４０で封止することができる。このため、封止部材４０の種類を問わず、また、封止するために大掛かりで精密な金型を必要としないために製造コストを低減することができる。例えば、封止部材４０に耐湿性能が高いタブレット樹脂４１を利用しても、大掛かりで精密な金型を用いるトランスファー成形を行う必要がないために製造コストを抑えて、耐湿性能が高い半導体装置１０を簡便に得ることができる。
また、このようにして製造された半導体装置１０は、既述の通り、封止部材４０の種類に制限がないために封止部材４０に応じて耐湿性能等が向上する。また、半導体装置１０では封止部材４０が収納空間３２ｂに加えてゲート３８を封止している。このため、封止部材４０は半導体装置１０を強固に封止することができる。
また、半導体装置１０は、図８及び図９に示したように、第１半導体チップ２１及び第２半導体チップ２２のおもて面を載置面６１に対向させた状態で封止工程が行われている。このため、半導体装置１０のおもて面は平坦となり、また、マーブル模様、気泡痕が生じることがない。したがって、半導体装置１０は、審美性が向上し、おもて面に対するマーキングコード等の捺印を確実に行うことができるようになる。
１ 半導体チップ
２，２ａ 基板
３，６ 樹脂ケース
３ａ，６ａ 筐体
３ｂ，６ｂ 底面
３ｃ，６ｃ 第１開口
３ｄ，６ｄ，３２ｂ 収納空間
３ｅ，６ｅ 注入経路
４，４０，４２ 封止部材
５，７，１０ 半導体装置
２０ 半導体ユニット
２１ 第１半導体チップ
２２ 第２半導体チップ
２３ 回路パターン
２４ 絶縁基板
２５ 放熱板
２６ 接着剤
３０ 樹脂ケース
３１ 枠体
３２ａ 収納開口部
３２ｃ 第１リード領域
３２ｄ 第２リード領域
３３〜３６ リード端子
３７ 制御ＩＣ
３８ ゲート
４１ タブレット樹脂
５０ リード部品
５１ 連係部材
５２ 型取部材
５２ａ 傾斜面
６０ 封止装置
６１ 載置面
６２ ヒータ
６３ ポット
６４ プランジャ
６５ ランナ
６６ 固定部材

Claims (12)

  1. 半導体チップが主面に設けられた基板と、前記半導体チップが収納される収納空間を取り囲む筐体を備え、前記筐体の側壁に前記収納空間から外部空間に通じる注入経路が形成され、前記筐体の底面に前記収納空間から前記外部空間に通じる第１開口が形成された樹脂ケースと、を準備する準備工程と、
    前記樹脂ケースの前記第１開口に前記基板を取り付けて前記収納空間に前記半導体チップを収納する取り付け工程と、
    前記注入経路から封止部材を注入して、前記収納空間を封止する封止工程と、
    を有する半導体装置の製造方法。
  2. 前記注入経路は、前記筐体において、前記主面と平行に形成されている、
    請求項１に記載の半導体装置の製造方法。
  3. 前記樹脂ケースは、前記底面に対向する上面に前記収納空間に通じる第２開口を有し、
    前記封止工程において、前記上面から前記第２開口を型で覆って、封止部材で前記収納空間を封止する、
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記樹脂ケースは、前記底面に、前記第１開口の周囲に段差を有する基板接合領域を備え、
    前記取り付け工程において、前記基板接合領域に、前記基板を取り付ける、
    請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記準備工程において、
    前記樹脂ケースの外形に対応する型が形成されたケース金型に対して棒状の型取部材を含んで前記ケース金型の内部に、前記樹脂ケースを構成する成形部材を注入し、
    前記成形部材を固化し、
    前記ケース金型を分離し、
    前記型取部材を引き抜いて、前記注入経路を備える前記樹脂ケースを構成する、
    請求項１乃至４のいずれかに記載の半導体装置の製造方法。
  6. 前記樹脂ケースは、前記側壁を貫いて、一端が前記外部空間に、他端が前記収納空間に配置される外部接続端子をさらに備える、
    請求項５に記載の半導体装置の製造方法。
  7. 前記準備工程において、
    前記型取部材と前記外部接続端子とが連係部材により一体化された状態で、前記型取部材と前記外部接続端子を前記ケース金型に含んで前記ケース金型の内部に前記成形部材を注入し、
    前記成形部材を固化し、前記ケース金型を分離し、
    前記筐体と、前記筐体とそれぞれ一体化した前記型取部材及び前記外部接続端子と、を備えた前記樹脂ケースを、前記ケース金型から取り出した後、
    前記連係部材を切断して、前記型取部材を引き抜いて、
    前記樹脂ケースを形成する、
    請求項６に記載の半導体装置の製造方法。
  8. 半導体チップと、
    前記半導体チップが主面に設けられた基板と、
    前記半導体チップが収納される収納空間を取り囲む筐体を備え、前記筐体の側壁に前記収納空間から外部空間に通じる注入経路と前記筐体の底面に前記収納空間から前記外部空間に通じる第１開口とを有する樹脂ケースと、
    前記樹脂ケースの前記収納空間及び前記注入経路に充填された封止部材と、
    を有する半導体装置。
  9. 前記樹脂ケースは、前記底面に対向する上面に前記収納空間から前記外部空間に通じる第２開口を有し、
    前記封止部材は、さらに、前記第２開口に充填されている、
    請求項８に記載の半導体装置。
  10. 前記樹脂ケースは、前記底面に、前記第１開口の周囲に段差を有する基板接合領域を備え、前記基板接合領域に前記基板が配置されている、
    請求項８または９に記載の半導体装置。
  11. 前記樹脂ケースは、前記側壁を貫いて、一端が前記外部空間に、他端が前記収納空間に配置される外部接続端子をさらに備える、
    請求項８乃至１０のいずれかに記載の半導体装置。
  12. 前記樹脂ケースは、前記注入経路と前記外部接続端子とが並んでいる、
    請求項１１に記載の半導体装置。
JP2018229625A 2018-12-07 2018-12-07 半導体装置の製造方法及び半導体装置 Active JP7225746B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018229625A JP7225746B2 (ja) 2018-12-07 2018-12-07 半導体装置の製造方法及び半導体装置
CN201911011622.3A CN111293043A (zh) 2018-12-07 2019-10-23 半导体装置的制造方法及半导体装置
US16/667,243 US11640926B2 (en) 2018-12-07 2019-10-29 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018229625A JP7225746B2 (ja) 2018-12-07 2018-12-07 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020092215A true JP2020092215A (ja) 2020-06-11
JP7225746B2 JP7225746B2 (ja) 2023-02-21

Family

ID=70971164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018229625A Active JP7225746B2 (ja) 2018-12-07 2018-12-07 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US11640926B2 (ja)
JP (1) JP7225746B2 (ja)
CN (1) CN111293043A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
EP4075484A1 (en) * 2021-04-12 2022-10-19 Hitachi Energy Switzerland AG Power semiconductor module comprising molded body and method for producing a power semiconductor module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722561A (ja) * 1993-07-01 1995-01-24 Fuji Xerox Co Ltd 半導体装置用リードフレーム及びこれを用いた半導体装置の製造方法
JP4219448B2 (ja) 1998-08-28 2009-02-04 富士電機デバイステクノロジー株式会社 半導体装置
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
JP4095354B2 (ja) 2002-06-19 2008-06-04 三菱電機株式会社 金属基板とその製造方法
JP4122862B2 (ja) 2002-06-24 2008-07-23 株式会社デンソー 電子装置の放熱構造
JP3884354B2 (ja) 2002-09-13 2007-02-21 株式会社日立製作所 コネクタと電子部品の一体モールド構造を有する電気・電子モジュール
JP5056717B2 (ja) * 2008-10-16 2012-10-24 株式会社デンソー モールドパッケージの製造方法
JP2014093451A (ja) * 2012-11-05 2014-05-19 Denso Corp モールドパッケージの製造方法
JP2016127143A (ja) * 2014-12-26 2016-07-11 株式会社東芝 電子機器
US20190206752A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200185291A1 (en) 2020-06-11
US11640926B2 (en) 2023-05-02
JP7225746B2 (ja) 2023-02-21
CN111293043A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
TWI685075B (zh) 功率轉換電路的封裝模組及其製造方法
CN105684147B (zh) 半导体模块及其制造方法
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
JPWO2007026944A1 (ja) 回路装置およびその製造方法
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
US9466542B2 (en) Semiconductor device
JP2005191071A (ja) 半導体装置
EP2804209A1 (en) Moulded electronics module
CN106298700B (zh) 半导体装置
JP2016181536A (ja) パワー半導体装置
JP7225746B2 (ja) 半導体装置の製造方法及び半導体装置
JP2017123360A (ja) 半導体モジュール
KR20130063832A (ko) 반도체 패키지
JP5341339B2 (ja) 回路装置
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US11177224B2 (en) Method of manufacturing semiconductor device
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7392319B2 (ja) 半導体装置
JP2004281804A (ja) 回路基板
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
US20210176863A1 (en) Semiconductor device and semiconductor device manufacturing method
CN111584441A (zh) 具有改善的散热的电子模块及其制造
JP2005217248A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R150 Certificate of patent or registration of utility model

Ref document number: 7225746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150