KR101574343B1 - 밀봉상태의 회로배열체를 구비한 전력반도체 모듈 및 그 제조방법 - Google Patents

밀봉상태의 회로배열체를 구비한 전력반도체 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR101574343B1
KR101574343B1 KR1020090028914A KR20090028914A KR101574343B1 KR 101574343 B1 KR101574343 B1 KR 101574343B1 KR 1020090028914 A KR1020090028914 A KR 1020090028914A KR 20090028914 A KR20090028914 A KR 20090028914A KR 101574343 B1 KR101574343 B1 KR 101574343B1
Authority
KR
South Korea
Prior art keywords
power semiconductor
layer
connection
semiconductor component
substrate
Prior art date
Application number
KR1020090028914A
Other languages
English (en)
Other versions
KR20090106354A (ko
Inventor
고블 크리스티안
브람 하이코 닥터
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20090106354A publication Critical patent/KR20090106354A/ko
Application granted granted Critical
Publication of KR101574343B1 publication Critical patent/KR101574343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 상면에 회로 배열체가 형성되고 서로 전기적으로 절연된 다수의 도체 트랙을 포함하는 기재를 포함하고 그 위에 배치된 전력반도체 부품을 포함하는 전력반도체 모듈을 설명한다. 전력반도체 부품은 적어도 두 개의 도전층 및 적어도 하나의 절연층이 교대로 층을 이룬 접속장치에 의해 회로와 합치하는 방식으로 연결된다. 이 경우, 상기 기재는 단절되지 않고 상기 회로배열체를 둘러싸는 제 1 실링 부위를 가진다. 또한, 이 실링 부위는 접속층에 의해 접속장치의 한 층 상의 지정된 제 2 실링 부위에 연결된다. 본 발명에 따르면, 이 전력반도체 모듈은 기재, 전력반도체 부품 및 접속장치에 압력을 인가함에 의해 만들어진다.
전력반도체, 접속장치, 도체 트랙(conductor track), 절연층, 도전층

Description

밀봉상태의 회로배열체를 구비한 전력반도체 모듈 및 그 제조방법{Power semiconductor module with hermetically tight circuit arrangement and production method therefor}
본 발명은 전력반도체 모듈 및 그 제조방법에 관한 것으로서, 전력반도체 모듈의 회로배열체는 주위환경에 대하여 밀봉상태로 실링된다. 특히 자동차나 그 외의 거친 환경에서의 용도로 전기구동장치를 사용할 때, 전력반도체 모듈을 특별한 방법으로 구현하는 것이 유리하다. 본 실시예는 특히 수분과 관련된 고온 변동의 영향에 대하여 전력반도체 모듈의 회로배열체를 보호하여야 한다.
전력반도체 모듈은 DE 196 17 055 C1에 따라서 알려졌는데, 여기서는 전력반도체 모듈의 내부 절연을 위한 소위 프리프레그(prepreg)가 개시되어 있다. 여기서 그리고 이하에서 프리프레그는 압력 및/또는 온도를 인가함에 의해 경화되어 적어도 하나의 접속 대상물과 점착성 접속부를 형성하는 플라스틱 모재 및 절연재료로 구성된 다양한 구성의 반제품을 의미하는 것으로 이해되어야 한다.
마찬가지로 예를 들어 DE 10 2004 021 927 A1에서는 전력반도체 모듈의 내부 절연을 위해 다양한 방법으로 배치된 겔형 절연재가 알려져 있다. 종래 기술에 따르면, 이들 전력반도체 모듈은 부하단자 및 보조단자용 외부 리드단자요소를 구비한 플라스틱 하우징을 갖는다.
예를 들어, DE 103 55 925 A1은 전력반도체 모듈의 회로배열체의 회로합치 접속부를 위한 도전층 및 절연층이 교대로 순서를 이루어 구성된 접속장치를 개시한다. 이런 타입의 접속장치들은 전력반도체 모듈의 컴팩트한 구성에 특히 적합하다.
디스크 셀도 마찬가지로 오랜 시간동안 알려져 왔는데, 이들은 주위환경에 대하여 밀봉상태로 실링된 하나 또는 다수의 전력반도체 부품을 내부에 갖는다. 이런 타입의 디스크 셀은 통상적으로 플라스틱 하우징을 구비한 전력반도체 모듈에서 알려진 것같이 3상 브릿지회로 등의 복잡한 회로배열체를 갖는다.
본 발명은 전력반도체 모듈의 회로배열체가 주위환경에 대하여 밀봉상태로 실링되고 동시에 회로배열체가 단순 생산성과 관련하여 유연한 구조로 접근할 수 있는 전력반도체 모듈 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적은 청구항 1의 특징을 포함하는 전력반도체 모듈에 의해 그리고 청구항 6에 따른 제조방법에 의해 본 발명에 따라서 달성될 수 있다. 바람직한 실시예들은 종속항에 설명되어 있다.
본 발명의 출발점은 상면에 도체 트랙이 배치된 기재, 그 위에 배치된 전력반도체 부품과 이에 대하여 배치된 접속장치를 포함하는 전력반도체 모듈의 회로배열체에 있다. 이 경우, 회로배열체는 전기적 기능에 필요한 반도체 부품 및 도체 트랙 전부를 통합적으로 의미함을 이해하여야 한다. 적어도 두 개의 도전층과 적어도 하나의 절연층이 교대로 층을 이루어 접속장치로서 기능한다. 회로배열체의 도체 트랙은 기재 상에 형성되어 서로 전기적으로 절연된다. 도체 트랙은 전력반도체 부품을 지지하며 전력반도체 부품의 회로합치 접속부의 일부를 형성한다. 이 회로합치 접속부는 접속장치에 의해 이루어진다. 이를 위해, 도전층 중의 적어도 하나가 기본적으로 구성되어 접속 트랙을 형성한다. 마찬가지로 여러 가지 도전층 사이에 통공이 마련되는 것이 바람직할 수 있다.
본 발명에 따르면, 기재는 단절되지 않고 회로 배열체를 둘러싸는 제 1 실링 부위를 갖는다. 상기 실링 부위는 회로 배열체 주위의 프레임으로서 구성되고 일예로서 도체 트랙과 유사하게 금속층으로서 또는 기재 상의 자유부위로서 형성될 수 있다. 이 제 1 실링 부위는 접속층에 의해 금속층 또는 절연층 상의 접속장치의 지정된 제 2 실링 부위에 밀봉상태로 접속된다. 이 접속부는 바람직하게는 가압소결 접속부(pressure sintering connection)로서 이루어진다.
여기서 그리고 이하에서 가압소결 접속부라는 용어는 두 개의 금속을 소결금 속으로 접속하는 공지의 접속부 뿐만 아니라 소결금속대신에 프리프레그에 의한 전기절연 접속부로서도 이해하여야 하는데, 접속부의 형성 중에 온도 및 압력 조건은 소결금속에 의한 공지의 가압소결접속의 조건과 일치한다.
이런 타입의 전력반도체 모듈을 형성하기 위한 본 발명에 따른 방법은 다음과 같은 필수 단계를 특징으로 한다.
·기재의 지정된 도체 트랙 상에 전력반도체 부품을 배치하는 단계, 여기서 각 전력반도체 부품과 도체 트랙 상의 지정된 부위 사이에 소결금속층을 배치하는 것이 바람직하다;
·제 1 실링 부위 상에 예를 들어 소결금속층 또는 프리프레그로서 구현되는 접속층을 배치하는 단계;
·접속장치를 전력반도체 부품의 상부에, 제 1 실링 부위의 상부에 그리고 기재의 도체 트랙의 상부에 배치하는 단계, 여기서 제 2 실링 부위도 접속층에 대하여 그리고 제 1 실링 부위에 대하여 배향된다는 것은 말할 필요도 없다;
·압력 그리고 바람직하게는 온도도 함께 기재, 전력반도체 부품 및 접속장치에 인가하는 단계, 여기서 제 1 실링 부위와 제 2 실링 부위 사이에 가압소결접속부가 형성된다.
여기서 전력반도체 부품의 배치 후에, 겔형 절연재 예를 들어 실리콘 겔이 전력반도체 부품 주위로 완전히 배치되고 기재로부터 떨어진 주 부위의 에지주변으로 배치되는 것이 특히 바람직할 수 있다.
본 회로 배열체의 특히 바람직한 개발형태는 각 예시적 실시예의 설명에서 언급한다. 본 발명의 해결수단은 예시적 실시예 및 도 1 내지 도 8에 의거하여 보다 상세하게 더 설명한다.
본 발명에 따른 전력반도체 모듈의 회로배열체가 주위환경에 대하여 밀봉상태로 실링되고 동시에 회로배열체가 단순 생산성과 관련하여 유연한 구조로 접근할 수 있는 효과가 있다.
도 1은 종래기술에 따른 접속장치(4)를 갖는 전력반도체 모듈로부터 발췌한 측면도를 나타낸다. 하우징의 도시와 필요한 외부부하 및 보조단자요소의 도시는 여기서는 생략하고 이후의 모든 도면에 도시한다. 여기서 도면은 흔히 DCB(direct copper bonding) 또는 IMS(insulated metal substrate) 기재로 얼려진 것 같은 기재(2)를 보여주지만, 이는 이런 기재에 한정된다는 것을 의미하는 것은 아니다. 기재(2)는 그 위에 배치되어 서로 전기적으로 절연된 도체 트랙(22a, 22b)을 구비한 절연층(20)을 갖는다. 상기 도체 트랙 중의 하나(22a)는 팩키지되지 않은 반도체 부품(3), 예를 들어 3상 모터를 구동하는데 사용되는 것 같은 전력트랜지스터를 지지한다.
반도체 부품(3)을 지지하는 제 1 도체 트랙(22a)과 반도체 부품(3)의 제 1 주요부위 상의 지정된 접촉 부위(32) 사이에는 소결금속층(52)이 전기적으로 도전 접속되도록 배치되어 있다. 제조 중의 가압소결공정 후에 상기 소결금속층(52)은 극히 신뢰할만한 전기적 도전 접속부를 나타낸다.
반도체 부품(3)의 제 2 주요부위는 두 개의 접촉부위(34, 36), 즉 대면적의 제 1 에미터 단자부위(34)와 소면적의 게이트 단자부위(36)를 갖는다. 소결금속층은 결국 에미터 단자부위(34) 상에 배치된다. 상기 소결금속층은 에미터 단자부위(34)를 접속장치(4)에 전기적으로 접속시키는 기능을 한다.
여기서 접속장치(4)는 바람직하게는 소결 접속부(50, 52)의 영역에 귀금속이 코팅된 구리로 만들어진 금속박(40)으로 구현된다. 이 금속막(40)의 두께는 종래기술에 따른 와이어본딩 접속부와 동일한 전류전송능력을 갖도록 선택된다.
이 접속장치(4)는 반도체 부품(3)의 에미터 단자부위(34)와 기재(2)의 제 2 도체트랙(22b) 사이의 전기적 도전접속부를 구성한다. 제 2 도체트랙(22b)에 대한 접속장치(4)의 접속부는 마찬가지로 가압소결접속부로 구현된다. 금속막(40)은 바람직하게는 두 개의 접촉부위 사이에 아치형의 경로(420)를 갖는다.
접속장치(4)의 아치형 경로(420), 기재(2) 및 반도체 부품(4)에 의해 형성되는 체적영역 속에는 절연재(6)가 배치된다. 상기 절연재는 접속장치(4)에 의해 나중에 덮여지는 영역에 제조공정 중에 적용된다. 이런 구성의 경우, 반도체 부품(3)의 측방에지(30) 및 상측에지(38)의 외측부를 따라서 있는 영역이 그것이다(도 2 참조).
사용 절연재(6)는 바람직하게는 미터링법 또는 캐스팅법에서 반도체 부품(3)의 에지에 적용되어 자외선 노광에 의해 가교되는 다성분 실리콘 화합물이다. 따 라서, 먼저 어느 정도의 인성을 갖는 절연재(6)가 제공되며, 다음으로 이런 실리콘 화합물은 회로 배열체를 대응하는 고전압용으로 설계한 경우에 내부절연에 적합하다.
도 2는 종래기술에 따른 접속장치를 구비한 전력반도체 모듈로부터 발췌한 평면도를 나타낸다. 여기서 도면은 도 1에 대하여 설명한 것과 동일한 회로 배열체의 부품을 보여준다.
여기서 도면은 도체트랙(22b)을 구비한 접속장치의 접촉부위(500, 540)와 반도체 부품(3) 또는 에미터 단자부위(34) 사이의 영역 그리고 접속장치(4)를 따라서의 영역에 있는 절연재(6)의 면적범위를 보여준다.
본 도면에 따르면, 절연재(6)는 먼저 도면의 지면 방향으로 가압소결 접속부와 관련하여 압력이 지역적으로 도입되는 경우에 계면들 사이에서 압력을 균일하게 분배하는 준정수 요소(quasi hydrostatic element)로서 작용하며, 따라서 압력의 인가 중에 반도체 부품의 손상을 방지한다. 다음으로, 절연재는 이미 설명한 본 발명에 따른 전력반도체 모듈의 회로 배열체의 전기절연용으로 작용한다.
도 3은 본 발명에 따른 전력반도체 모듈의 제 1 구성에서 발췌한 측면도를 보여준다. 기재(2)의 기본적인 구성과 도체 트랙(22) 상에 배치된 전력반도체 부품(3)의 기본적인 구성은 도 1에 대하여 설명한 것과 동일하다. 그러나, 여기서 접속장치(4)는 적어도 3층으로 구성된 다른 구성을 갖는데, 층의 순서는 기재(2)로부터 보아서 제 1 절연층(44) 및 도전층(42)의 전에 오는 제 1 도전층(40)으로 시작된다. 여기서 접속장치(4)는 전체회로 배열체에 걸쳐서 그리고 제 1 실링부 위(200) 너머까지 연장된다(도 6 참조).
본 발명에 따르면, 기재(2)는 회로 배열체의 주변으로만 형성된 실링 부위(200)를 가지며, 상기 실링 부위는 도체 트랙(22)과 유사하게 형성된 금속층(24)에 배치된다. 이런 타입의 전력반도체 모듈을 제조하기 위한 본 발명에 따른 방법에 따르면, 제 1 금속 실링 부위(200)에는 소결금속층(60)이 배치되고, 상기 소결금속층은 가압소결법으로 접속장치(4)의 제 1 도전층(40) 상에 배치된 제 2 실링 부위(400)에 연결된다. 이런 소결접속부를 형성하기 위해서는 접속상대물, 즉 귀금속 코팅을 구비한 제 1 실링 부위(200) 및 제 2 실링 부위(400)를 제공하는 것이 물론 바람직하다. 특히 바람직한 것은 다수의 소결접속부를 한 작업 단계로 동시에 형성하는 것, 즉 두 개의 실링 부위(200, 400)의 소결접속부 및 전력반도체 부품(3)의 소결접속부, 즉 지정된 도체 트랙(22) 그리고 접속장치(4)의 제 1 도전층(40)에 대한 접속부를 형성하는 것이다.
이 도면은 또한 각 전력반도체 부품(3)의 주위에는 유리하게는 제 1 실링 부위(200)까지 겔형 절연재(6)가 배치된다. 상기 절연재는 그 외측에지(30)에서 전력반도체 부품(3)을 둘러쌀 뿐만 아니라 상기 주부위의 에지(38)에서 기재로부터 떨어진 상기 부품의 주 부위를 덮는다.
도 4는 본 발명에 따른 전력반도체 모듈의 제 2 구성에서 발췌한 측면도를 보여준다. 전력반도체 부품(3)의 실시예와 접속장치(4)의 구성은 도 3에 대하여 설명한 것과 실질적으로 동일하다. 그러나, 여기서 접속장치는 예를 들어 외부 부하용 단자요소 및 보조 단자에 연결되도록 전력반도체 부품(3)으로부터 떨어진 측 에서 제 1 실링 부위(200)를 지나서 적어도 어느 정도는 돌출한다.
그러나, 제 1 실링 부위(200)처럼, 기재(2)는 금속층을 갖지 않고 오로지 회로 배열체를 완전히 둘러싸는 기재(2)의 기본체(20)의 오목부, 즉 DCB 기재의 경우는 세라믹 상의 영역을 갖는다.
여기서 소결금속은 다시 접속층(60)으로서 사용될 수 있는데, 그러나 이 경우 각 실링 부위(200, 400) 상에는 귀금속 코팅이 피착되어야 할 것이다. 다른 방법으로서 그리고 바람직하게는, 여기서 접속층(60)으로서는 프리프레그가 사용되는데, 상기 프리프레그는 프레임 방식으로 회로 배열체 주위로 배치되므로 회로 배열체를 완전히 둘러싼다(도 6 참조). 전력반도체 부품(3)의 소결접속부와 관련하여 동시에 제 1 실링 부위(200) 및 제 2 실링 부위(400)에 대한 프리프레그의 접속도 이루어지는데, 제 2 실링 부위(400)는 접속장치(4)의 제 1 도전층(40)의 일부 부위이다.
도 5는 본 발명에 따른 전력반도체 모듈의 제 3 구성에서 발췌한 측면도를 보여준다. 이 구성은 제 2 실링 부위(400)가 접속장치(4)의 제 1 절연층(44)의 일부 부위라는 점에서 도 4에 따른 제 2 구성과 다르다. 여기서 접속층(60)은 유리하게는 프리프레그로서 구현된다.
도 6은 본 발명에 따른 전력반도체 모듈의 기재(2)의 평면도를 보여준다. 여기서 이 도면은 3개의 도체 트랙(22)과 상기 도체 트랙 중의 두 개에 배치된 전력반도체 부품(3)을 포함하는 회로 배열체를 구비한 기재(2)를 보여준다. 이 도면은 역시 기재(2) 상의 제 1 실링 부위(200)와 접속장치(4) 상의 제 2 실링 부위(400)와 합치하는 접속장치(4)을 개략적으로 보여준다.
전력반도체 부품(3)의 상호간의 회로합치 접속부(circuit-conforming connection) 또는 다른 도체 트랙(22)에 대한 회로합치 접속부는 접속장치(4)에 의해 이루어지는데, 그 외형만이 도시되어있다. 여기서 주위환경에 대하여 회로 배열체의 밀봉 시일을 이루기 위해 본 발명에 따른 상기 장치는 전체 회로 배열체 및 제 1 실링 부위(200) 위로 돌출하는 것이 분명하다.
도 7은 본 발명에 따른 전력반도체 모듈의 제 1 접속장치(4)에서 발췌한 도면을 보여준다. 이 도면은 단절된(422) 제 2 도전층(42)으로부터 절연층(44)의 절제부(442)를 통하여 제 1 도전층(40)까지의 통과접점접속부(404)를 보여준다. 이는 와이어본딩 접속부(404)로 구현된다. 이 도면은 역시 예를 들어 전력반도체 부품의 에미터 단자 및 게이트 단자용의 상호 절연된 두 개의 접속 트랙을 제조하기 위한 제 1 도전층(40)의 단절부(402)를 보여준다(도 3 내지 도 5 참조).
회로 배열체를 밀봉상태로 실링하기 위해서는 주변의 제 1 및 제 2 실링 부위를 서로 접속할 뿐만 아니라 도전층(40, 42)의 개구(402, 422) 사이의 거리(x)를 제공할 필요가 있을 수 있다. 따라서 이런 타입의 두 개의 개구(40, 42)가 도전층(40, 42) 사이에 배치된 절연층(44)의 두께(d)의 적어도 10배를 포함하는 거리(x)만큼 서로 떨어지는 경우가 특히 바람직하다.
도 8은 본 발명에 따른 전력반도체 모듈의 제 2 접속장치(4)에서 발췌한 도를 보여준다. 이 도면은 3개의 도전층(40, 42, 46)과 그 사이에 각기 배치된 두 개의 절연층(44, 48)을 포함하는 접속장치를 보여준다. 제 1 및 제 2 도전층(40, 42)은 회로합치 접속부를 위해 통공(406)을 가지는 한편, 제 3 도전층(46)은 단절되지 않으며 예를 들어 회로 배열체를 스크리닝하는 기능을 할 수 있다.
이 접속장치의 각 층, 특히 단절되지 않은 제 3 도전층(46)이 제 2 실링 부위(400)를 그 위에 배치하는데 적합하다.
도 1은 종래기술에 따른 접속장치를 구비한 전력반도체 모듈에서 발췌한 측면도.
도 2는 종래기술에 따른 접속장치를 구비한 전력반도체 모듈에서 발췌한 평면도.
도 3은 본 발명에 따른 전력반도체 모듈의 제 1 구성에서 발췌한 측면도.
도 4는 본 발명에 따른 전력반도체 모듈의 제 2 구성에서 발췌한 측면도.
도 5는 본 발명에 따른 전력반도체 모듈의 제 3 구성에서 발췌한 측면도.
도 6은 본 발명에 따른 전력반도체 모듈의 기재의 평면도.
도 7은 본 발명에 따른 전력반도체 모듈의 제 1 접속장치에서 발췌한 도면.
도 8은 본 발명에 따른 전력반도체 모듈의 제 2 접속장치에서 발췌한 도면.
<도면의 주요 부분에 대한 부호의 설명>
2: 기재 3: 전력반도체 부품
4: 접속장치 6; 겔형 절연재
22: 도체 트랙 40, 42, 46: 도전층
44, 48: 절연층 60: 접속층
200: 제 1 실링 부위 400: 제 2 실링 부위

Claims (10)

  1. 상면에 회로 배열체가 형성되고 서로 전기적으로 절연된 다수의 도체 트랙(22)을 포함하는 기재(2)를 포함하고, 그 위에는 적어도 두 개의 도전층(40, 42, 46) 및 적어도 하나의 절연층(44, 48)이 교대로 층을 이룬 접속장치(4)에 의해 회로와 합치하는 방식으로 연결된 전력반도체 부품(3)이 배치되는 전력반도체 모듈에 있어서,
    상기 기재(2)는 단절되지 않고 상기 회로배열체를 둘러싸는 제 1 실링 부위(200)를 가지며, 상기 제1 실링 부위(200)는 접속층(60)에 의해 접속장치(4)의 한 층 상의 지정된 제 2 실링 부위(400)에 연결되는 것을 특징으로 하는 전력반도체 모듈.
  2. 제 1 항에 있어서,
    상기 제 1 실링 부위(200)는 금속층(24) 상에 배치되며 가압소결접속부에 의해 상기 접속장치(4)의 도전층(40, 42, 46)에 밀봉상태로 연결되는 것을 특징으로 하는 전력반도체 모듈.
  3. 제 1 항에 있어서,
    상기 제 1 실링 부위(200)는 금속층 상에 형성되거나 기재(2)의 절연층으로서 형성되며 접속층(60)으로서의 프리프레그에 의해 상기 제 2 실링 부위(400)에 밀봉상태로 연결되는 것을 특징으로 하는 전력반도체 모듈.
  4. 제 1 항에 있어서,
    상기 제 2 실링 부위(400)는 도전층(40, 42, 46) 상에 또는 접속장치(4)의 절연층(44, 48) 상에 형성되는 것을 특징으로 하는 전력반도체 모듈.
  5. 제 1 항에 있어서,
    상기 각 전력반도체 부품(3) 주위에는 겔형 절연재(6)가 배치되는 것을 특징으로 하는 전력반도체 모듈.
  6. 제 1 항에 따른 전력반도체 모듈의 제조방법에 있어서,
    기재(2)의 지정된 도체 트랙(22) 상에 전력반도체 부품(3)을 배치하는 단계;
    제 1 실링 부위(200) 상에 접속층(60)을 배치하는 단계;
    전력반도체 부품(3)의 상부에, 제 1 실링 부위(200)의 상부에 그리고 기재(2)의 도체 트랙(22)의 상부에 접속장치(4)를 배치하는 단계; 및
    기재(2), 전력반도체 부품(3) 및 접속장치(4)에 압력을 인가하는 단계를 포함하는 것을 특징으로 하는 전력반도체 모듈 제조방법.
  7. 제 6 항에 있어서,
    상기 전력반도체 부품(3)의 배치 후에, 기재(2)로부터 떨어진 부위의 에지(38)를 덮는 방식으로 측방에지(30)의 주위로 겔형 절연재(6)가 배치되는 것을 특징으로 하는 전력반도체 모듈 제조방법.
  8. 제 6 항에 있어서,
    각 전력반도체 부품(3)을 지정된 도체 트랙(22)과 접속장치(4)의 금속층(40, 42, 46)에 접속하는 것은 소결접속부에 의하여 이루어지는 것을 특징으로 하는 전력반도체 모듈 제조방법.
  9. 제 6 항에 있어서,
    상기 접속층(60)은 소결금속층이며, 금속으로 형성된 제 1 실링 부위(200)와 접속장치(4)의 금속층(40, 42, 46) 상의 지정된 제 2 실링 부위(400)에 대한 점착성 접속부는 도체 트랙(22)과 접속장치(4)의 제 1 금속층(40)에 대한 전력반도체 부품(3)의 소결접속부와 동시에 형성되는 것을 특징으로 하는 전력반도체 모듈 제조방법.
  10. 제 6 항에 있어서, 접속층(60)은 프리프레그이며, 제 1 실링 부위(200) 및 접속장치(4)의 지정된 제 2 실링 부위(400)에 대한 점착성 접속부는 도체 트랙(22)과 접속장치(4)의 제 1 금속층(40)에 대한 전력반도체 부품(3)의 소결접속부와 동시에 형성되는 것을 특징으로 하는 전력반도체 모듈 제조방법.
KR1020090028914A 2008-04-05 2009-04-03 밀봉상태의 회로배열체를 구비한 전력반도체 모듈 및 그 제조방법 KR101574343B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008017454A DE102008017454B4 (de) 2008-04-05 2008-04-05 Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102008017454.8 2008-04-05

Publications (2)

Publication Number Publication Date
KR20090106354A KR20090106354A (ko) 2009-10-08
KR101574343B1 true KR101574343B1 (ko) 2015-12-03

Family

ID=40886253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090028914A KR101574343B1 (ko) 2008-04-05 2009-04-03 밀봉상태의 회로배열체를 구비한 전력반도체 모듈 및 그 제조방법

Country Status (6)

Country Link
US (1) US8324717B2 (ko)
EP (1) EP2107604B1 (ko)
JP (1) JP5537825B2 (ko)
KR (1) KR101574343B1 (ko)
CN (1) CN101552255B (ko)
DE (1) DE102008017454B4 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008017454B4 (de) 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102009024385B4 (de) * 2009-06-09 2011-03-17 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung
DE102010038731B3 (de) * 2010-07-30 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Submodul und Leistungshalbleitermodul
DE102010039824B4 (de) 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
DE102013102828B4 (de) * 2013-03-20 2018-04-12 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
DE102014214057A1 (de) * 2014-07-18 2016-01-21 Zf Friedrichshafen Ag Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben
DE102014114097B4 (de) 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
DE102014114093B4 (de) 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
US10056319B2 (en) * 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
DE102017215039A1 (de) * 2017-08-29 2019-02-28 Siemens Aktiengesellschaft Leistungsmodul und Verfahren zur Herstellung eines solchen Leistungsmoduls
JP6939542B2 (ja) * 2017-12-28 2021-09-22 株式会社オートネットワーク技術研究所 電気接続装置
JP7255245B2 (ja) 2019-03-08 2023-04-11 セイコーエプソン株式会社 電子時計、ムーブメントおよびモーター制御回路
US11348875B2 (en) * 2020-02-27 2022-05-31 Micron Technology, Inc. Semiconductor devices with flexible connector array
DE102020121033A1 (de) * 2020-08-10 2022-02-10 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung
DE102022125597A1 (de) 2022-10-05 2024-04-11 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung und Leistungshalbleitermodul hiermit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006067021A1 (de) 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Anordnung eines halbleitermoduls und einer elektrischen verschienung
JP2007103948A (ja) 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1594165A1 (de) * 1966-01-12 1971-02-04 Metallgesellschaft Ag Haftmittel fuer die Bindung von Kautschuk auf Werkstoffen
JPH04139737A (ja) * 1990-09-29 1992-05-13 Toshiba Lighting & Technol Corp 半導体チップの実装方法
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
DE10314172B4 (de) * 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
US7023078B2 (en) * 2003-05-06 2006-04-04 Seiko Instruments Inc. Packages for communication devices
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
WO2005096374A1 (de) * 2004-03-15 2005-10-13 Siemens Aktiengesellschaft Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses
DE102004021927B4 (de) * 2004-05-04 2008-07-03 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
JP4598687B2 (ja) * 2006-02-09 2010-12-15 株式会社日立製作所 金属超微粒子使用接合材及びそれを用いた半導体装置
DE102007006706B4 (de) * 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102008017454B4 (de) 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006067021A1 (de) 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Anordnung eines halbleitermoduls und einer elektrischen verschienung
JP2007103948A (ja) 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
DE102008017454B4 (de) 2010-02-04
US20100090328A1 (en) 2010-04-15
EP2107604B1 (de) 2014-09-10
DE102008017454A1 (de) 2009-12-31
CN101552255A (zh) 2009-10-07
EP2107604A3 (de) 2010-11-03
CN101552255B (zh) 2012-11-14
JP2009253280A (ja) 2009-10-29
EP2107604A2 (de) 2009-10-07
US8324717B2 (en) 2012-12-04
KR20090106354A (ko) 2009-10-08
JP5537825B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
KR101574343B1 (ko) 밀봉상태의 회로배열체를 구비한 전력반도체 모듈 및 그 제조방법
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
CN105765716B (zh) 功率半导体模块和复合模块
JP3960230B2 (ja) 半導体モジュールおよびその製造方法並びにスイッチング電源装置
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
JP2008288610A (ja) 回路モジュールの製造方法
JP2018152585A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
CN107204300A (zh) 用于制造芯片复合结构的方法
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
CN110268519A (zh) 功率半导体模块
CA2716920C (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
CN110783302A (zh) 具有重叠的导电区域的半导体封装及其制造方法
KR101672548B1 (ko) 전력 반도체 모듈의 제조방법, 및 접속장치를 포함하는 전력 반도체 모듈
US8836131B2 (en) Semiconductor module with edge termination and process for its fabrication
CN107079583B (zh) 用于在污染的介质中使用的变速器控制模块、用于在这种变速器控制模块中使用的tcu组件和用于制造这种变速器控制模块的方法
JPS6394645A (ja) 電子装置
JP2013033874A (ja) パワーモジュール
CN205319149U (zh) 半导体封装体
CN115132669A (zh) 外壳、半导体模块及其生产方法
JPH10242385A (ja) 電力用混合集積回路装置
JP2008147432A (ja) 電子回路装置及び電力変換装置及び電子回路装置の製造方法
CN102150259B (zh) 半导体装置以及用于制造半导体装置的方法
JP4150508B2 (ja) 電力用半導体装置
US20190214340A1 (en) Power module
CN204011406U (zh) 半导体装置和搭载了半导体装置以及电子部件的应用板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 5